應用於 X 頻段之鎖相迴路與頻率合成器之設計與實現

全文

(1)國立臺灣師範大學應用電子科技學系碩士論文指導教授：蔡政翰博士應用於 X 頻段之鎖相迴路與頻率合成器之設計與實現 Design and Implementation of Phase-Locked Loop and Frequency Synthesizer for X-band Applications. 研究生：施宏達撰中華民國 101 年 07 月.

(2) 1.

(3) 應用於 X 頻段之鎖相迴路與頻率合成器之設計與實現學生：施宏達. 指導教授：蔡政翰. 國立臺灣師範大學應用電子科技學系碩士班. 摘. 要. 隨著通訊產業發展蓬勃，在講求高資料傳輸速率的時代，許多應用已經都被發展到高頻段上，然而在這些高頻段應用的通訊系統皆需要一個穩定且純淨的振盪源，因此，鎖相迴路扮演了一個關鍵的角色。本論文使用了 TSMC CMOS 0.18-µm 製程實現可操作在 X 頻段上的鎖相迴路與頻率合成器。在這次設計的過程中，我們使用電流再利用技術與變壓器回授型態的壓控振盪器來達到節省功耗之效果。本論文依序實現了壓控振盪器、除頻器、鎖相迴路與頻率合成器，分別在第三章、第四章、第五章與第六章呈現。四個電路主要都是設計在 X 頻段上。第五章設計了一個操作在 X 頻段上的鎖相迴路，整體的功率消耗約為 38 mW，其相位雜訊為-94 dBc/Hz @ 1 MHz。在第六章整合了第三章、第四章與第五章實現出了一個低電壓且操作在 X 頻段上的頻率合成器，並且具有一組 2bits 的控制線，可切換三個頻道，其功率消耗為 36.76 mW。相位雜訊在 In-band 為-75 dBc/Hz @ 100 kHz 且在 out-band 為-120 dBc/Hz @ 10 MHz。關鍵字：X 頻段、CMOS、變壓器回授之壓控振盪器、除頻器、鎖相迴路與頻率合成器. I.

(4) Design and Implementation of Phase-Locked Loop and Frequency Synthesizer for X-band Applications Student：Hung-Da Shih. Advisors：Dr. Jeng-Han Tsai. Institute of Applied Electronics Technology National Taiwan Normal University. ABSTRACT. With the rapid growth of communication system, the demand for high data-rate is required. Many applications have been developed to high frequency band for broad spectrum. However, the communication for applications in high band require source oscillator which are stable and pure. Therefore, phase-locked loop plays a critical role. In this thesis, a phase-locked loop and a frequency synthesizer in X-band are presented by using TSMC CMOS 0.18-µm process. This thesis implement a voltage controlled oscillator, divider, phase-locked loop and frequency synthesizer in chapter 3, chapter 4, chapter 5 and chapter 6, respectively. The four work main design in X-band. In chapter 5, a X-band phase-locked loop is presented, which power consumption is 38 mW and measured phase noise is -94 dBc/Hz at 1 MHz offset. The frequency synthesizer with a 2 bits control line is presented in chapter 6. The power consumption and the phase noise of the frequency synthesizer are 36.76 mW and -75 dBc/Hz at 100 KHz offset, respectively.. Keywords: X-band, CMOS, Transformer feedback VCO, Divider, Phase-locked loop and frequency synthesizer. II.

(5) 誌. 謝. 碩班的生涯即將結束，心中縱然有千言萬語，卻也無法形之以筆墨。這一路以來遇到的許多貴人相助，若沒有你們，我想我很難撐過來。首先，感謝我的指導教授蔡政翰博士，在學業及研究上給予了極大的幫助，猶如明燈般，引領著我，並且授予許多專業知識，同時在與老師相處的這些日子以來，學到許多做人做事的態度。感謝黃天偉教授以及張鴻埜教授撥冗擔任我的碩士班學位的口詴委員，並且提供了許多的寶貴意見，使得此論文更加完備。感謝臺灣大學博士班的葉景富、郭彥宏學長，感謝景富學長每次不厭其煩的幫助我借探針以及預約量測，可以感覺到你是一位非常細心的學長，感謝彥宏學長在無塵室協助量測，並指導我如何使用儀器，與學長幾次的相處，發現學長人挺幽默；感謝臺灣大學碩士班已畢業的周偉宏、林盈達、簡瑞德學長，謝謝你們在我駐點臺大時候對我的照顧，也謝謝你們教我許多模擬軟體的使用方式；感謝臺灣大學的林祐亘同學，謝謝你願意花時間與我討論電路以及模擬方法，若沒有你的幫助，我想碩士班這一條路會走得更為艱辛；感謝臺灣大學的吳翊銘同學，謝謝你與我分享量測上的經驗以及討論電路，若沒有你的分享，量測不會如此順利。在此，也要感謝 MSIC Laboratory 已畢業的賴宏璟、施登耀學長謝謝你們在在我剛進入師大時，對我的照顧，並且不時給予我一些建議與幫助，你們真的是非常優秀的人才；感謝江哲豪學長，謝謝你與我分享學業以外的其他技能，你真的是一個非常有趣的學長；感謝林煒閔，謝謝你在我剛進入師大的時候，協助我建立實驗室網頁，以及在數位系統課程上給予了我極大的幫助，沒有你的幫助，課程不會進行的這麼順利；感謝系辦的黃士恆、葉嘉安學長，謝謝你們在實驗課 III.

(6) 給予的協助；感謝系辦的鄭琇文學姐，謝謝你教我如何報帳，並且很有耐心跟我講一遍流程；感謝蘇婷節、鄧琼姿助教，謝謝你們在我碩班生涯一些課務文件申辦的協助，你們真的都非常 Nice。感謝 RF 好夥伴益璋，教了我許多 RF 相關知識還有和我一起討論電路，有你當我的同學真好；感謝像神一般的述立，因為你使得 LAB514 更加活潑有朝氣；感謝正恩，謝謝你教我使用 Office 的小技巧，不會忘記每次與你下線買消夜的日子，回想起來真的很棒；感謝講話一針見血的英豪，雖然句句見血，但句句中肯，希望改天有機會能和你一起討論股票；還有同屆的劉適豪、陳冠憲、柯閎翔與王裕智，很開心認識你們，不會忘記我們一起打球的日子。另外要感謝碩班學弟林繼揚、周健平與鍾懿威，謝謝你們幫忙分擔實驗室的瑣碎事務，使得實驗室能順利運作；感謝林翰江、馬瑜傑、王冠勳、方文蓁、黃昶暘、張欽德、張懷霈、嚴致珺、張嘉玲與郭胤廷在你們身上我學到很多事情，也謝謝你們願意與我嬉鬧，讓苦悶的研究生活多一點樂趣；也要感謝黃紹緯、歐陽弘文、趙家祥、張瑞安、柯信誠、杜昱璇、林珈慧、謝澤毅、林政言、許敬易、林孙恆、陳俊忠，謝謝你們在我需要幫忙時候總是義不容辭出手，以及帶給實驗室許多青春洋溢的氣息。此外，特別感謝郁萱，謝謝你在我之前準備研究所考詴對我的激勵與照顧。最後要要感謝我的家人，謝謝梁恩琪表姐在我人生最遇到困難時，總是站在我前面替我撐著，讓我能心無旁鶩的專注在我的學業上。謝謝我的父親施敏鴻先生與母親王瓊珠女士，能把我養育成人，默默支持我做的任何決定，使我能無後顧之憂的往前進。謹以本論文獻給我愛及關心我的人，所有的榮耀與喜悅願與你們一同分享。施宏達 2012.08.28 師大科技學院 515. IV.

(7) 目. 錄. 第一章緒論 ...................................................................................................................1 1.1 研究背景與動機 ...................................................................................................1 1.2 論文架構 ...............................................................................................................1 第二章鎖相迴路的基本觀念 .......................................................................................3 2.1 相位頻率偵測器 ...................................................................................................3 2.2 充電泵 .................................................................................................................8 2.3 迴路濾波器 .........................................................................................................14 2.4 除頻器 .................................................................................................................14 2.5 壓控振盪器 .........................................................................................................15 2.6 鎖相迴路分析 .....................................................................................................16 第三章使用變壓器回授之低電壓壓控制振盪器設計 .............................................23 3.1 壓控振盪器簡介 .................................................................................................23 3.2 相位雜訊定義 .....................................................................................................25 3.3 LC 振盪器設計重點 ..........................................................................................27 3.4 LC 振盪器分析 .....................................................................................................28 3.5 在 LC 壓控振盪器的被動元件 .........................................................................30 3.5.1. 電感 ............................................................................................................30. 3.5.2 變容器 ..........................................................................................................33 3.6 使用變壓器回授之壓控震盪器設計 .................................................................37 3.6.1 變壓器與變容器的模擬 ..............................................................................37 3.6.2 變壓器回授壓控振盪器模擬結果 ..............................................................40 3.6.3 變壓器回授壓控振盪器量測結果 ..............................................................42 V.

(8) 3.7 結果與討論 .........................................................................................................46 第四章應用於頻率合成器之 7-12 GHZ 的除頻器設計與實現 ................................49 4.1 除頻器簡介 .........................................................................................................49 4.2 適用於高頻的除頻器之基本元件 ...................................................................50 4.2.1 注入鎖定除頻器 ..........................................................................................51 4.2.2 米勒除頻器 ..................................................................................................51 4.2.3 靜態除頻器 ..................................................................................................52 4.3 7-12 GHZ 多模除頻器設計 ................................................................................55 4.3.1 可除四的預除頻器 ......................................................................................55 4.3.2 可除四或除五的除頻器 ..............................................................................56 4.3.3 非同步四位元漣波計數器與數位控制邏輯 ..............................................57 4.3.4 模擬結果 ......................................................................................................57 4.4 量測結果 .............................................................................................................60 4.5 結果與討論 .........................................................................................................62 第五章應用於 X-BAND 鎖相迴路之設計與實現 ......................................................65 5.1 簡介 .....................................................................................................................65 5.2 架構與電路設計 .................................................................................................66 5.2.1 使用變壓器回授之壓控振盪器與除頻器設計 ...........................................67 5.2.2 相位頻率偵測器、充電泵與濾波器 ..........................................................68 5.2.3 鎖相迴路系統 ..............................................................................................70 5.3 模擬結果 .............................................................................................................71 5.3.1 變壓器回授之壓控振盪器 ..........................................................................71 5.3.2 相位頻率偵測器與充電泵 ...........................................................................74 5.3.3 除頻器 ..........................................................................................................74 VI.

(9) 5.3.4 鎖相迴路系統模擬 ......................................................................................76 5.4 應用於 X-BAND 鎖相迴路的量測結果 ................................................................79 5.5 結果與討論 .........................................................................................................83 6.1 簡介 .....................................................................................................................84 6.2 架構與電路設計 .................................................................................................85 6.3 模擬結果 .............................................................................................................86 6.3.1 變壓器回授之壓控振盪器 ..........................................................................86 6.3.2 相位頻率偵測器與充電泵 ...........................................................................88 6.3.3 除頻器 ..........................................................................................................89 6.3.4 鎖相迴路系統模擬 ......................................................................................90 6.4 應用於 X-BAND 鎖相迴路的量測結果 ................................................................94 6.5 結果與討論 .........................................................................................................98 第七章結論 .............................................................................................................. 100 參考文獻…………………………………………………………………………….102 作者簡歷…………………………………………………………………………….109 學術成就……………………………………………………………………………111. VII.

(10) 圖. 目. 錄. 圖 2-1 電流幫浦型的鎖相迴路方塊圖 ..........................................................................3 圖 2-2 理想相位偵測器的特性曲線 ..............................................................................4 圖 2-3 理想相位偵測器的時序圖 ..................................................................................5 圖 2-4 三態相位頻率偵測器的狀態圖 ..........................................................................5 圖 2-5 理想相位頻率偵測器之特性曲線 ......................................................................6 圖 2-6 傳統相位頻率偵測器與時序圖 ..........................................................................7 圖 2-7 相位頻率偵測器的死區(DEAD ZONE)與鎖相迴路的抖動(JITTER)之關係.8 圖 2-8 (A)電壓式充電泵 (B)電流式充電泵 .................................................................9 圖 2-9 基本電流是充電泵架構(A)開關在汲極端 (B)開關在閘極端 (C)開關在源極端 ...............................................................................................................................10 圖 2-10 充放電電流不匹配的問題 .............................................................................11 圖 2-11 (A)通道電荷注入效應 (B)時脈饋入效應 .....................................................12 圖 2-12 電荷分享效應 .................................................................................................13 圖 2-13 被動型式濾波器：(A)一階濾波器 (B)二階濾波器 (C)三階濾波器 ........14 圖 2-14 理想壓控震盪器轉移曲線 .............................................................................15 圖 2-15 鎖相迴路的線性模型 .....................................................................................17 圖 2-16 二階迴路濾波器 .............................................................................................17 圖 2-17 三階鎖相迴路的開迴路轉移函數 .................................................................19 圖 2-18 三階迴路濾波器 .............................................................................................22 圖 3-1 接收機系統架構圖 ............................................................................................23 VIII.

(11) 圖 3-2 環形振盪器 ........................................................................................................24 圖 3-3 傳統 LC 振盪器 ................................................................................................25 圖 3-4 訊號相量偏移量 ...............................................................................................26 圖 3-5 (A)理想上(B)實際上振盪器的功率頻譜圖 .....................................................27 圖 3-6 (A)理想 LC 電路(B)實際 LC 電路(C)並聯等效電路 .....................................29 圖 3-7 交叉耦合對 .......................................................................................................29 圖 3-8 在平面電感裡的基底電流 ...............................................................................32 圖 3-9 在平面電感裡的渦流電流 ...............................................................................33 圖 3-10 NMOS 變容器 (A)剖面圖 (B) 電容值對控制電壓的變化曲線 ................35 圖 3-11 PMOS 變容器 (A)剖面圖 (B)電容值對控制電壓的變化曲線 ...................35 圖 3-12 反轉模式 MOS 變容器 (A)剖面圖 (B)電容值對控制電壓的變化曲線 ....36 圖 3-13 累增模式 MOS 變容器 (A)剖面圖 (B)電容值對控制電壓的變化曲線 ....36 圖 3-14 變壓器回授的壓控振盪器電路圖 .................................................................37 圖 3-15 (A)變壓器架構圖(B)變壓器以 2.5D 方式呈現 .............................................38 圖 3-16 變壓器等效模型 .............................................................................................38 圖 3-17 變壓器模擬(A)變壓器感值 (B)變壓器 Q 值 (C)LD 與 LS 的互感值 (D)K-FACTOR ..............................................................................................................39 圖 3-18 可變電容的模擬(A)可變電容容值 (B)可變電容 Q 值 ................................40 圖 3-19 變壓器回授之壓控振盪器調變頻率範圍模擬結果 .....................................41 圖 3-20 變壓器回授之壓控振盪器相位雜訊模擬結果 .............................................41 圖 3-21 變壓器回授之壓控振盪器(A)晶片佈局圖 (B)晶片微影圖 ........................42 IX.

(12) 圖 3-22 在供應電壓源為 0.7 V 時的壓控振盪器調變範圍 ......................................43 圖 3-23 在供應電壓源為 0.7 V 時的相位雜訊量測圖 ..............................................44 圖 3-24 在供應電壓源為 0.65 V 時的壓控振盪器調變範圍 .....................................44 圖 3-25 在供應電壓源為 0.65 V 時的相位雜訊量測圖 ............................................45 圖 3-26 變壓器回授之壓控振盪器輸出頻譜量測圖 .................................................45 圖 3-27 變壓器回授之壓控振盪器的調變範圍 (A)模擬修正前 (B)模擬修正後 ..47 圖 4-1 頻率合成器的方塊圖 ........................................................................................50 圖 4-2 (A)注入額外相位 LC 振盪器 (B)LC 電路的開迴路特性 .............................51 圖 4-3 米勒除頻器的示意圖 .......................................................................................52 圖 4-4 靜態除頻器(A)電路方塊圖 (B)時序圖 ..........................................................52 圖 4-5 D-LATCH 電路圖 .............................................................................................53 圖 4-6 由 YUAN 與 SVENSSON 所提出的 TSPC ....................................................54 圖 4-7 可除 256/260/264/268 多模除頻器架構圖 .....................................................55 圖 4-8 CML 除頻器電路圖 ..........................................................................................56 圖 4-9 改良後的 D 型正反器電路圖 ..........................................................................57 圖 4-10 第一級與第二級除頻器的輸入靈敏度模擬結果 .........................................58 圖 4-11 第一級與第二級除頻器暫態模擬結果 ..........................................................58 圖 4-12 這次所設計的除頻器輸入靈敏度 .................................................................59 圖 4-13 這次所設計的除頻器的暫態模擬 ..................................................................59 圖 4-14 這次所設計的除頻器晶片佈局圖 ..................................................................60 圖 4-15 輸入靈敏度之量測結果 .................................................................................61 X.

(13) 圖 4-16 應用於頻率合成器之 7-12 GHZ 除頻器的晶片微影圖 ...............................61 圖 4-17 在不同除數下的輸出波形量測結果 (A)除 256 (B)除 260 (C)除 264 (D)除 268 .................................................................................................................................62 圖 4-18 輸入靈敏度之模擬與量測 .............................................................................63 圖 5-1 低雜訊降頻器系統架構圖 ...............................................................................66 圖 5-2 本次鎖設計的鎖相迴路架構 ...........................................................................66 圖 5-3 具疊接除頻器之壓控振盪器 ...........................................................................67 圖 5-4 靜態相位頻率偵測器[6] ..................................................................................69 圖 5-5 充電泵電路架構 ...............................................................................................69 圖 5-6 三階迴路濾波器 ...............................................................................................70 圖 5-7 變壓器模擬(A)變壓器感值 (B)變壓器 Q 值 (C)K-FACTOR (D)LD 與 LS 的互感值 ...........................................................................................................................72 圖 5-8 變壓器回授之壓控振盪器調變頻率範圍模擬結果 .......................................73 圖 5-9 變壓器回授之壓控振盪器相位雜訊模擬結果 ................................................73 圖 5-10 相位頻率偵測器與充電泵的模擬 .................................................................74 圖 5-11 第一級 CML 除頻器與第二級 CML 除頻器之輸入靈敏度 .......................75 圖 5-12 由 TSPC 組成的除 8 除頻器 .........................................................................76 圖 5-13 開迴路轉移函數的頻率響應 .........................................................................77 圖 5-14 使用 SIMULINK 模擬之鎖相迴路的鎖定圖 ...............................................77 圖 5-15 鎖相迴路鎖定時間之模擬 .............................................................................78 圖 5-16 鎖定後的輸出頻譜圖 .....................................................................................78 XI.

(14) 圖 5-17 鎖相迴路的晶片佈局圖 .................................................................................79 圖 5-18 鎖相迴路的晶片微影圖 .................................................................................80 圖 5-19 穩壓電容的模擬結果 .....................................................................................81 圖 5-20 鎖定在 10.6GHZ 時的輸出頻譜量結果 .......................................................82 圖 5-21 鎖定頻率在 10.6GHZ 的相位雜訊量測結果 ...............................................82 圖 6-1 以鎖相迴路為基礎的頻率合成器系統架構圖 ...............................................84 圖 6-2 這次所設計的頻率合成器系統架構圖 ...........................................................85 圖 6-3 三階迴路濾波器與元件的值 ...........................................................................86 圖 6-4 變壓器回授之壓控振盪器調變頻率範圍模擬結果 ........................................87 圖 6-5 變壓器回授之壓控振盪器相位雜訊模擬結果 ................................................88 圖 6-6 相位頻率偵測器與充電泵的模擬 ...................................................................89 圖 6-7 除頻器的輸入靈敏度 .......................................................................................90 圖 6-8 開迴路轉移函數的頻率響應 ...........................................................................91 圖 6-9 使用 SIMULINK 模擬之鎖相迴路的鎖定圖(N=256) ...................................91 圖 6-10 使用 SIMULINK 模擬之鎖相迴路的鎖定圖(N=268) .................................92 圖 6-11 鎖相迴路鎖定時間之模擬(N=256) ...............................................................92 圖 6-12 鎖相迴路鎖定時間之模擬(N=268) ...............................................................93 圖 6-13 應用於 X-BAND 頻率合成器的晶片佈局圖 ...............................................94 圖 6-14 鎖定在 9.342 GHZ 的輸出頻譜圖 ................................................................95 圖 6-15 鎖定在 9.636 GHZ 的相位雜訊量測結果 ....................................................96 圖 6-16(A) 除頻器設定在/256 的輸出頻譜圖 ...........................................................96 XII.

(15) 圖 6-16(B) 除頻器設定在/260 的輸出頻譜圖 ...........................................................97 圖 6-16(C) 除頻器設定在/264 的輸出頻譜圖 ...........................................................97 圖 6-17 頻率合成器的晶片微影圖 .............................................................................98 圖 7-1 鎖相迴路與訊號產生器的相位雜訊 .............................................................101. XIII.

(16) 表. 目. 錄. 表 2-1 相位邊限與 Γ 值的關係 ...................................................................................20 表 3-1 模擬與量測數據比較表 ...................................................................................47 表 3-2 壓控振盪器文獻比較表 ...................................................................................48 表 4-1 不同架構除頻器比較表 ...................................................................................54 表 4-2 模擬與量測數據比較表 ...................................................................................63 表 4-3 除頻器文獻比較表 ...........................................................................................64 表 5-1 應用於 X-BAND 鎖相迴路的系統規格表 ........................................................71 表 5-2 比較表 ...............................................................................................................83 表 6-1 應用於 X-BAND 頻率合成器的系統規格表 ....................................................86 表 6-2 鎖定範圍 ...........................................................................................................99 表 6-3 比較表 ................................................................................................................99. XIV.

(17) 第一章緒論. 1.1 研究背景與動機在講求高速與高資料傳輸的時代，許多應用已被發展到高頻段上，例如，衛星通訊、光纖通訊與雷達系統。一些在 10 GHz 以上的衛星通訊與光纖通訊也都被發表[1]-[3]。在這些通訊系統中，鎖相迴路是一個關鍵的元件，因為鎖相迴路可以提供一個穩定且純淨的訊號源使得時脈不失真且同步以避免系統誤動作，因此，在許多收發器中，鎖相迴路已經廣泛被作為作為混頻器的本地振盪源。在過去幾年，收發器都是由離散元件所組成的，因此體積較大，成本較高且需要較大功率消耗。近幾年，許多電子產品為了縮小產品的體積大小與降低功率消耗，將許多不同功能的子電路整合在一顆晶片中。降低功率消耗不但可以延長電子產品的使用時間且可以增加電池的壽命亦可降低發電過程中所產生的二氧化碳，此外，節能減碳也是近年來列入國家重要研究的一個熱門議題。很幸運，隨著深次微米(deep-submicron)CMOS 技術發展成熟，CMOS 製程擁有低成本與高整合度的優點。因此，可以藉由 CMOS 技術來達到系統整合晶片(system on chip, SOC)，將收發器前端整合在一個晶片之中。. 1.2 論文架構本論文總共分為七個章節，第一章主要描述本論文的動機。第二章介紹了鎖相迴路裡面的子元件以及分析系統。第三章更進一步探討壓控振盪器，並且利用變壓器取代傳統的電感實現一個壓控振盪器。第四章為一個除頻器介紹與實現。第五章設計一個鎖相迴路並且利用電流再利用技術達到節省功率消耗之效能。第六章整合了第三章、第四章與第五章，並且實現了一個操作在低電壓的頻率合成. 1.

(18) 器。最後，第七章則是本論文之結論。. 2.

(19) 第二章鎖相迴路的基本觀念. 圖 2-1 為電流幫浦型的鎖相迴路 (Charge-pump PLLs) 系統方塊圖，此系統是由相位頻率偵測器(phase frequency detector)、充電泵(charge pump)、低通濾波器 (low pass filter)、壓控振盪器(voltage controlled oscillator)與除頻器(frequency divider)所組成。藉由負回授機制來達到頻率與相位之鎖定。由於是負回授系統，因此必頇考慮到穩定性問題，確保系統可以收斂。 Fref PFD. CP. LPF. VCO. Fout. FD 圖 2-1 電流幫浦型的鎖相迴路方塊圖. 由於鎖相迴路為一非線性的系統，若要探討其電路的行為與穩定性，頇先了解各個子元件的行為模型，且在鎖定及小角度的運作形況下，鎖相迴路可以用線性系統來趨近。. 2.1 相位頻率偵測器相位偵測器(phase detector)是用來判別兩輸入訊號的相位與頻率之差值，並反應出其差異量，圖 2-2 為理想相位偵測器方塊圖，兩個訊號相的相位差為∆Ф，經過相位偵測器後產生一個訊號 Vout 送至充電泵，當兩訊號相位差越大時，輸出電壓 Vout 的脈波寬度越大，其相位偵測器輸入與輸出的關係式為. Vout  K PD   其中 KPD 為相位偵測器的增益(單位為 V/rad)。 3. (3-6).

(20) Vout KPD. Phase detector. ∆Φ. t ∆Φ. 圖 2-2 理想相位偵測器的特性曲線. 不過相位偵測器只能偵測相位的誤差卻無法偵測頻率，另一種廣泛使用於鎖相迴路的偵測器為相位頻率偵測器(phase frequency detector, PFD)，此偵測器可以偵測週期性時脈的相位差與頻率差，其時序圖如圖 2-3 所描述，圖 2-3(a)說明當兩個訊號 Fref 與 Ffb 為相同頻率且 Fref 訊號的相位領先 Ffb 訊號的相位，在輸出端 UP 會產生一脈衝(pulse)訊號，其脈衝寬度為兩時脈訊號的相位差，另一輸出端 DN 則維持在低電壓位準。可以用狀態圖來描述相位頻率偵測器的行為，如圖 2-4，此為相位頻率偵測器的全部狀態圖，因為得知有三種狀態又稱之三態相位頻率偵測器。假設初始狀態為 State0，此時輸出訊號 UP=DN=0，當輸入訊號 Fref 正緣(rising edge)先出現時，狀態會由 State0 變至 State1，輸出訊號 UP 由 0 變為 1，DN 則維持在 0，這時候相位頻率偵測器處在 State1 狀態下，若下一個正緣訊號是 Ffb 先出現時則狀態會由 State1 變回 State0，否則繼續保持在 State1。其它狀態的轉態同理可知。在圖 2-3(b)的情況可以驗證三態相位頻率偵測器的狀態圖不只能偵測相位上的誤差，亦可檢測出頻率上的差異。當兩個訊號有頻率上的差異時，每一個時脈週期對應到的相位差為. 。. (. ). 4.

(21) Phase frequency detector. Fref. Fref. Ffb. Ffb. UP. UP. DN. DN (a). (b). 圖 2-3 理想相位偵測器的時序圖. Phase frequency detector. Fref. Fref. Ffb. Fref Up=0 Dn=1. Up=0 Dn=0. State2. Up=1 Dn=0. State0 Ffb. State1 Ffb. 圖 2-4 三態相位頻率偵測器的狀態圖. 圖 2-5 為理想相位頻率偵測器的特性曲線，在相位差+2π~-2π 可以得到線性對應輸出，若相位大於 2π，則以 2π 的整數倍呈線性變化，因此，相位頻率偵測器的特性曲線與原點對稱且呈現鋸齒波型。 5.

(22) Vout. -2π +2π. ∆Φ. 圖 2-5 理想相位頻率偵測器之特性曲線. 圖 2-6 為一個典型相位頻率偵測器的實例與時序圖，此相位頻率偵測器是由兩個具有重置功能的 D 型正反器(D-flip flop)與一個 AND 邏輯閘所組成，將 D 型正反器的輸入訊號 D 接至 VDD，參考訊號 Fref 與回授信號 Ffb 分別作為兩個 D 型正反器的時脈，當正緣觸發時，輸出訊號 Q 會變為高位準，換而言之，輸出訊號 UP 與 DN 會因為 Fref 與 Ffb 各自觸發皆會變為高電位，當 Fref 與 Ffb 同時為高電位時，會使 AND 閘也產生一個高電位去觸發 D 型正反器的 Reset，因此輸出訊號 UP 與 DN 也同時變回低電位。由於在實際電路中，AND 閘會有延遲時間，輸出訊號 UP 與 DN 會有一個短暫導通時間(short time)。. 6.

(23) D. Fref. Q. UP. Clk. Fref. Reset Q. Ffb UP Reset Q. Ffb. DN. Clk. D. Q. DN. 圖 2-6 傳統相位頻率偵測器與時序圖. 相位頻率偵測器設計主要考量為最高操作頻率與死區(dead zone)的大小，死區是用來衡量可偵測相位差的最小值，當兩個訊號相位誤差很小時，相位頻率偵測器將無法判斷出差異量，圖 2-7 為相位頻率偵測器的死區與鎖相迴路的抖動(jitter) 之關係圖，PFD 的死區大小也會反應在鎖相迴路的抖動(jitter)上，其關係如(2-1) 式所示[4]，因此為了減少抖動在設計鎖相迴路時，應採用最小死區的相位頻率偵測器。與圖 2-2 的理想 PFD 特性曲線相比一下，實際的 PFD 在相位誤差很小時，增益是趨近為零或為零，即為死區。. 7.

(24) Tperiod. Vout. Fref ∆Φ. Ffb. Phase error of PLL (rad). Dead zone of PFD (s). 圖 2-7 相位頻率偵測器的死區(dead zone)與鎖相迴路的抖動(jitter)之關係. Minimum phase errorp- p  2. Tdead zone Tperiod. (2-1). 2.2 充電泵充電泵在鎖相迴路中所扮演的角色是將相位頻率偵測器的數位訊號轉換成類比訊號，一般而言，可分為電壓式與電流式的充電泵兩種，如圖 2-8 所示，相位頻率偵測器的輸出訊號 UP 與 DN 饋入至充電泵，用來控制充電泵的兩個開關。電壓式充電泵是使用一組電壓源，藉由開關切換去控制升壓與降壓。電流式充電泵則是使用兩個大小相同的電流源對電容充放電，去控制輸出電壓的上升或下降。電壓式充電泵其優點為架構簡單但卻容易受到電壓源的變化而產生輸出電壓的偏差，電流式充電泵可藉由電流鏡提供一個固定充、放電電流源，穩定性較佳，不過相對電壓式充電泵架構，電流式充電泵架構較為複雜。. 8.

(25) Icp UP. UP Vctrl. Vctrl. DN. DN Icp. (a). (b). 圖 2-8 (a)電壓式充電泵 (b)電流式充電泵. 幾種基本的電流式充電泵架構可分為開關在電流鏡的汲極端(switch in drain)、開關在電流鏡的閘極端 (switch in gate) 與開關在電流鏡的源極端 (switch in source)[5]。圖 2-9(a)為開關在電流鏡的汲極端架構，當 DN 關閉時，電晶體 M1 的汲端電壓將被降低至地(ground)，當 DN 導通時，電晶體 M1 的汲極端電壓將會上升至 Vctrol，然而，在這過程中，電晶體 M1 會先操作在線性區，直到電晶體 M1 的汲極端電壓高於閘極端一個 Vt 後來會進入飽和區。類似情況也會發生在 PMOS 那邊。不過開關在電流鏡的汲極端架構有下列缺點：(1)當開關關閉時，由於電晶體 M1 與 M2 仍然導通，電晶體 M2 汲極端的寄生電容會被充電至 VDD 電壓，一旦 UP 導通時，電晶體 M2 的 D 端寄生電容的電荷會對輸出節點 Vctrol 充電，此種現象稱為電荷注入(charge injection)，這會造成瞬間電流峰值過大，此峰值電流會隨著 Vctrol 而改變，且充、放電的峰值電流難以匹配。(2)由於相位頻率偵測器的輸出訊號 UP 與 DN 是數位訊號，可能會經由開關的寄生電容影響到輸出端電壓。圖 2-9(b)為開關在電流鏡的閘極端架構，當. 關閉時，電晶體 M2 的 VSG. 與電晶體 M4 的 VSG 相同，此時電晶體 M2 的汲極端電流會等於 IUP 並對 Vctrol 充電，當. 導通時，電晶體 M2 的閘極端會上升至 VDD，使電晶體 M2 截止，類 9.

(26) 似情況也會發生於. 導通或關閉。此開關在電流鏡的閘極端架構有下列缺點：(1). 電晶體 M1 與 M2 操作在截止區與飽和區間，需要較長的時間讓電晶體 M1 與 M2 重新導通，故不適合在高速上操作。(2)開關的尺寸上的選擇，需要選擇較大的尺寸，使得電晶體 M1 與 M2 的閘極端電壓能迅速充放至最高電位與最低電位，確保電晶體 M1 與 M2 可以完全關閉，沒有漏電流，但因為寄生電容太大，限制了操作速度。圖 2-9(c)為開關在電流鏡的源極端架構，UP 導通時，電晶體 M2 的汲極端電流為 IUP，並且對 Vctrol 充電，類似情況也發生於發生於. 導通。雖然相較. 於開關在電流鏡的汲極端架構，此種架構比較不易受到開關雜訊的干擾，不過卻有電荷分享(charge sharing)的缺點，通常會加上複製開關(dummy)，使電荷分享至複製開關的寄生電容，以減少輸出電流的突波大小。 UP M4. IDN. M2. UP. M4. IDN. M2. M4. IDN. M2. UP Vctrol. Vctrol. Vctrol. DN IUP. M1. M3. IUP. M1. M3. IUP. DN. (a). (b). M1. M3. DN. (c). 圖 2-9 基本電流是充電泵架構(a)開關在汲極端 (b)開關在閘極端 (c)開關在源極端. 除了開關位子的考量外，在設計充電泵還有幾個設計考量：(1)最大輸出擺幅、 (2)充電電流與放電電流的匹配、(3)電荷注入(charge injection)與時脈饋入(clock feed-through) 與(4)電荷分享(charge sharing)。 (1)最大輸出擺幅最大輸出擺幅是指電流鏡還能在飽和區的電壓範圍。 (2)充放電電流的不匹配如何在相同的脈波下得到相同的充放電電流，一直以來都是充電泵的問題之一。如圖 2-10 所示，充電泵是由兩個電流源與開關所組成。當鎖相迴路穩定後， 10.

(27) 假設電路中存在不匹配的電流∆I，則會產生一相位誤差，此現象可由(2-2)式解釋，這裡 ts 是指在鎖相迴路鎖定後的 UP 與 DN 脈波的寬度，為了降低相位誤差，∆I 與 ts 應該被降低。. IUP IUP ID. UP Vout. DN. N. ICP ID. ICP CL. Vout. N. 圖 2-10 充放電電流不匹配的問題. Q  ( IUP  I DN )  t S  ( IUP  IUP  I )  t s  I  t s. (2-2). (3)電荷注入與時脈饋入電荷注入只是開關關閉時，通道內的部分電荷會流向輸出節點 Vout，影響了輸出電壓，其示意圖如圖 2-11(a)所示。. 11.

(28) VC K. CKup. 0. Vout Vin. CKdn. Vout. CH. CH. (a). (b). 圖 2-11 (a)通道電荷注入效應 (b)時脈饋入效應. 通道的電荷可由(2-3)式表達，其中 W 為開關 MOS 的寬度，L 為開關 MOS 的通道寬度，Cox 為閘極氧化層電容，VGS 為開關 MOS 的汲極端到源極端之間的跨壓， VTH 為 MOS 的臨界電壓(threshold voltage)。假設從通道往兩邊流的電荷分佈是相同，則造成輸出端電壓的變化可用(2-4)式表示，但實際上，電荷往兩邊流向的比例，帶有許多複雜的函數[6, 7]。. Qch  WLCox (VGS  VTH ). (2-3). WLCox (VGS  VTH ) 2CH. (2-4). V . 時脈饋入是在閘極端電壓切換時，訊號會藉由閘極端到源極端與閘極端到汲極端的重疊電容影響汲極端與源極端的電壓，如圖 2-11(b)所示。此電壓的誤差為. V  VCK. WCov WCov  CH. Cov 為重疊電容，在這裡假設為常數。 12. (2-5).

(29) (4)電荷分享圖 2-12 為充電泵電路圖，當 CKUP 為高電位時，此時 VX 電位接近 VDD，當 CKUP 切換為低電位時，即開關導通，CX 儲存的電荷會流向 CH，換句話說，CX 與 CH 會重新分佈電荷做一個平衡動作，因而造成輸出電壓位準上的偏移，造成誤差。. CX. VX CKup Vout CKdn VY. CH. CY. 圖 2-12 電荷分享效應. 一般而言，在設計充電泵式鎖相迴路(charge pump phase locked loop)時，充電泵與相位頻率偵測器是同時考慮的，其兩者的關係式為. I out  I cp .  2. (2-6). 其中 Iout 為充電泵輸出電流，Icp 為充電泵的充放電電流源，在此假設充電電流等於放電電流等於 Icp，∆Ф 為相位頻率偵測器的兩輸入訊號的相位誤差。值得注意的是，(2-6)式為一個近式值，由於充電泵是屬於離散時間的系統，所以在設計鎖相迴路時會將迴路頻寬設計小於參考頻率的 1/10 以上，此時(2-6)式可以近似成連續時間的系統[8]。. 13.

(30) 2.3 迴路濾波器迴路濾波器(loop filter)是將充電泵的輸出電流轉換成電壓，以控制壓控振盪器的輸出頻率，且迴路濾波器主窄了鎖相迴路的穩定度與雜訊抑制能力。最簡單的迴路濾波器就是單一顆電容，但是一顆電容的濾波器存有穩定性問題，進而發展出了在電容上方串聯一顆電阻增加一個零點，以補償相位邊界(phase margin)不足，其電路圖如圖 2-13(a)所示。但一階濾波器抑制雜訊的功能不佳且在 ICPR1 電壓值過大時，鎖相迴路可能會有嚴重的漣波(ripple)產生，這種效應稱為 Granular[9]，為了消除這種現象可以在並聯一個電容 C2 來改善情況，此為二階濾波器，其電路圖如圖 2-13(b)。為了壓抑壓控振盪器鎖定後所產生的突波，可在加入一個極點 ωP2 即增加濾波器的階數，形成三階濾波器，其電路圖如圖 2-13(c)，其極點 ωP2 所在位置的設計規則文獻[10]中有詳細探討，ωP2 位置必頇放置低於輸入參考頻率，去衰減鎖定後所造成突波，但至少要高於迴路頻寬的五倍，否則可能造成迴路不穩定。 ICP. Vctrol. ICP. ICP. Vctrol. Vctrol R2. R1. R1. R1 C2. C1. (a). C2. C1. C3. C1. (b). (c). 圖 2-13 被動型式濾波器：(a)一階濾波器 (b)二階濾波器 (c)三階濾波器. 2.4 除頻器在鎖相迴路系統中，除頻器並非必要電路，但隨著通訊系統發展蓬勃，頻段的應用上也逐漸提高，美國聯邦通信委員會(Federal Communication Commission, 14.

(31) FCC)開放了 71 到 76 GHz、81 到 86 GHz 與 92 到 95 GHz 這些頻段提供給無線通訊上的應用，然而在這些高頻系統上，一個穩定且純淨的本地振盪源 (local oscillator)是很重要的，因此可藉由鎖相迴路來提供一個純淨的訊號作為本地振盪源，但必頇使用除頻器來達到倍頻之功能，如圖 2-1 所示，假設除頻器(frequency ，. divider, FD)的除數為 N，在鎖相迴路鎖定之後，輸出訊號的頻率. 其中 Fref 為參考訊號的頻率。另外，若將單一除數的除頻器替換成多模除數的除頻器除了可以提供倍頻之功能還可以藉由除數的改變，使得輸出頻率也跟著變化。除頻器可分為除整數倍與除小數倍兩種。除整數倍除頻器電路設計簡單，但可能限制了鎖相迴路系統的頻寬且頇在通道間距與相位雜訊間做一個取捨，反之，除小數倍除頻器電路設計較為複雜，但可有較窄的通道間距與較佳的相位雜訊。除頻器的設計重點主要包含操作頻率與功率消耗，其細部細節與基本電路架構探討於本論文第四章節會更進一步探討。. 2.5 壓控振盪器 Fout ω2 Vctrol. Voltage Controlled Oscillator. KVCO. ωout ω1 ω0 V1. V2. Vctrol. 圖 2-14 理想壓控震盪器轉移曲線. 一個理想的壓控振盪器輸出對輸入的特性轉移曲線如圖 2-14 所示。其關係式為 15.

(32) out  0  1  0  KVCO Vctrol. (2-7). 其中 ωout 為壓控振盪器輸出頻率，ω0 為壓控振盪器初始振盪頻率，KVCO 為壓控振盪器之增益，Vctrol 為壓控振盪器之輸入電壓。從(2-7)式可以觀察到壓控振盪器輸出頻率 ωout 會隨 Vctrol 變化，若 Vctrol 是一個定值時，則壓控振盪器的輸出頻率會為一個定值。又頻率對時間的積分可以得到相位，因此，壓控振盪器的輸出相位為 t.     dt  0 KVCO  Vctrol dt  0 out. . VCO. (2-8). 這裡 ϕ0 是一個常數可以被歸納到壓控振盪器的初始相位。在分析鎖相迴路時，壓控振盪器被假設是一個線性非時變系統，且對 (2-8) 式做拉式轉換 (Laplace transform)可得. out ( s) KVCO  Vctrol ( s) s. (2-9). 由(2-9)式可以得知壓控振盪器在鎖相迴路系統裡扮演著積分器的腳色，且 ϕout 可視為比載波訊號超前或落後的相位，意味著改變控制電壓 Vctrol 來改變操作頻率，經過積分器後，可改變壓控振盪器的相位使得壓控震盪器的訊號可以與參考訊號同步。在本論文第三章會針對壓控振盪器做進一步探討。. 2.6 鎖相迴路分析在探討完鎖相迴路內部的各個子元件後，且在迴路頻寬小於參考頻率 10 倍的情況下，可以將鎖相迴路系統近似為線性模型，如圖 2-15，並且分析其特性，如穩定性與鎖定時間等等。其中 ϕref 是輸入相位，ϕfb 是回授相位，ϕe 是 ϕref 與 ϕfb 的相位誤差，ϕout 是鎖相迴路的輸出相位，. 16. 是相位頻率偵測器與充電泵的增益，.

(33) 是壓控振盪器的增益，N 則是為除頻器的除. F(s)是迴路濾波器的轉移函數，數。 PFD Φref. CP Φe. + -. Kd . Loop Filter. VCO. F(s). KVCO s. I cp 2. Φfb. Φout. Divider. 1 N 圖 2-15 鎖相迴路的線性模型. 根據圖 2-15 的鎖相迴路線性模型，可以推導出開迴路增益(open loop gain)與閉迴路增益(close loop gain)分別為(2-10)式與(2-11)式。. G( s) . K d F ( s) KVCO sN. (2-10). G(s) N 1  G( s). (2-11). H (s) . 在這裡採用二階迴路濾波器做一次系統分析，如圖 2-16 為二階迴路濾波器，其轉移函數為(2-12)式[10] ICP. Vctrol R1 C2 C1. 圖 2-16 二階迴路濾波器. 17.

(34) F ( s) . 1 1  s( R1C1 )  C1  C2 s[1  s( R1C1C2 )] C1  C2. (2-12). 將(2-12)式改寫成. 1. F (s) . s. 1 z  K  z  F s C1  C2 s(1  s ) s(1  ). p. 其中. s. 1. (2-13). p. 。將(2-13)式代入(2-10)式整理後可得. 1. G(s) . s. K d KVCO K F z  s N s 2 (1  ). (2-14). p. 而開迴路的相位響應為      tan 1    180   z   p .  ( )  tan 1 . (2-15). 其零點 ωz 與極點 ωp 分別如下. 1 R1C1. (2-16). C1  C2 C   z (1  1 ) R1C1C2 C2. (2-17). z . p . 當迴路頻寬為 ωc 時，相位邊限(phase margin)為    c   tan 1  c    z   p . PM (c )  tan 1 . (2-18). 整個三階鎖相迴路的開迴路響應，如圖 2-17 所示。由於迴路頻寬 ωc 為除頻器除數 N 的函數，當除數改變將會造成迴路頻寬的變化，為了使鎖相迴路的暫態行為 18.

(35) 在除數改變的情況下幾乎不會改變，將(2-18)式對 ωc 微分並相等為 0，可求得滿足最大相位邊限的迴路頻寬. G(s). 0dB. Frequency. ∠G(s) -90°. Frequency ɸPM. -180°. ωz ω c ω p. 圖 2-17 三階鎖相迴路的開迴路轉移函數. c  z   p. (2-19). 若將迴路頻寬 ωc 設定在零點 ωz 與極點 ωp 的幾何平均數，則相位邊限將會最大。在此定義一個新變數 γ[11]為. . c  p   z c. 且相位邊限與 γ 值關係如表 2-1. 19. (2-20).

(36) 表 2-1 相位邊限與 γ 值的關係. γ. Phase margin. 1. 0°. 2. 36.9°. 3. 53.1°. 4. 61.9°. 5. 67.4°. 6. 71°. 決定 γ 與迴路頻寬 ωc 後，將(2-20)式代回(2-16)式與(2-17)式，並由|G(jωc)|=1 推導求得迴路濾波器上的電阻與電容值為 C1  C2 ( 2  1). R1 . (2-21).  C1  c. (2-22). I cp KVCO 1  2 C2  2    c 2  N 1  ( 1 ) 2. (2-23). . 一般來說，考量到鎖相迴路系統的穩定性，相位邊限會設定在 60°以上，換句話說，γ至少為 4，代入(2-21)式後可得電容 C1 必頇等於或大於電容 C2 十五倍以上。另一種分析鎖相迴路系統的方法是使用閉迴路轉移函數 H(s). 20.

(37) 1. s. z s s 2 (1  ) p G(s) N H (s)   s 1  G ( s) 1 K K K z 1  d VCO F  s N s 2 (1  ) p K d KVCO K F . 由於. 可近似. (2-24). ，並代入(2-20)式整理後得. I K  I K N   cp VCO s  cp VCO  NC1   NC1 z H ( s)  I K I K 1 3 2 s  s  s cp VCO  cp VCO p NC1 z NC1. (2-25). 其中，閉迴路系統的自然頻率 ωn(natural frequency)與阻尼因素 ζ(damping factor) 為. n .  . R1 2. I cp  KVCO N  C1. I cp  KVCO  C1 N. (2-26). (2-27). 阻尼因素的大小影響了系統增益的峰值與鎖定時間，過大的阻尼因素會使系統反應變慢，因此增加鎖定時間，而過小的阻尼因素會造成峰值過大，可能造成系統損壞，也因 setting time 時間拉長，導致系統鎖定時間也增加，因此，一般設計鎖相迴路時阻尼因素的值約選取在 0.8 至 1.1 左右。值得注意的是，此處自然頻率 ωn 與迴路頻寬 ωc 並不相等，其關係式如下. n  c z. 21. (2-26).

(38)  . 1 c 2 z. (2-27). 為了能抑制鎖相迴路系統鎖定後所產生的參考頻率 spur，設計系統時，迴路濾波器可以採用三階迴路濾波器，如圖 2-18 所示，其轉移函數為(2-28)式 ICP. Vctrol R2 R1 C2. C3. C1. 圖 2-18 三階迴路濾波器. F ( s) . R1  C1  K F  ( s   z )  1  1 1  2  C1   z  K F s3     C1  K F  1   s   1    p1   p 2  p 2   p2   p1  . 2. (2-28). 其中 ωp2 可由(2-29)式[11]反推而得，如(2-30)式。.    2  ATTEN  10log  ref   1   p 2  .  p2 . ref 10 ATTEN /10  1. (2-29). (2-30). 在文獻[10]有詳細探討加入極點 ωp2 的設計規則，為了有效抑制輸入訊號所產生的突波，額外加入的極點必頇要比參考頻率低，但是必頇高於迴路頻寬的五倍，否則可能會使系統不穩定。另外，多加入一個極點 ωp2 會使迴路頻寬稍微降低，因此迴路頻寬的選擇需要略大於期望的迴路頻寬。. 22.

(39) 第三章使用變壓器回授之低電壓壓控制振盪器設計. 本章將介紹壓控振盪器並且利用台積電標準 CMOS 0.18-µm 製程(TSMC standard CMOS 0.18-µm process)實現。這次壓控振盪器(voltage-controlled oscillator) 是採用變壓器(transformer)回授之架構，且供應電壓僅需 0.65 V。. 3.1 壓控振盪器簡介隨著時代科技發達，無線收發器系統架構不斷演變，但無論哪一種架構都需要一個振盪器作為本地振盪器，一個簡單的接收器系統如圖 3-1 所示，天線接收到一射頻訊號(RF signal)，經過低雜訊放大器將訊號饋入混頻器射頻端口(RF port)，與本地端口(LO port)的振盪器產生的訊號混頻輸出一個中低頻訊號，再交給基頻做數位訊號的處理，因此一個穩定的本地振盪源在收發器系統中扮演了一個重要的角色。 Antenna 天線 Down Mixer 降頻器 0110 Baseband 基頻. LNA 低雜訊放大器. VCO 電壓控制振盪器. 圖 3-1 接收機系統架構圖. 壓控震盪器的架構主要分為兩種，一是環形振盪器(Ring Oscillator)，二是 LC 23.

(40) 振盪器，並對此兩種做重點式的優缺點分析。環形振盪器是由多級的反相放大器(inverter)組成，電路架構顯示在圖 3-2，其振盪器本身只有 MOS 元件，因此主要優點為面積較小，但相位雜訊表現較差。. 圖 3-2 環形振盪器. LC 振盪器主要是由電感和電容組成的共振器及 MOS 元件所構成的，其振盪頻率為 1/. LC，相位雜訊如(3-1)式[12]，其中. F 是 MOS 的雜訊指數，k = 1.38 * 10-23. J/K 是波茲曼常數(Boltzmann constant)，T 是絕對溫度，Ps 是振盪器的輸出功率， Q 是共振器的品質因素，ω0 是振盪頻率，∆ω 是偏移頻率(frequency offset)。因此適當設計共振器的品質因素(Q-factor)可以得到較佳的相位雜訊，在高頻中電感的 Q 值會表現較低頻佳，但電感所佔的面積較大。在高頻振盪器的設計中，LC 振盪器擁有較佳的相位雜訊，所以在高頻的接收器系統大部分都採用 LC 振盪器做為本地振盪源。圖 3-3 為傳統 LC 振盪器架構。.  2 FkT L{}  10  log   Ps. 24.  0     2Q . 2.   . (3-1).

(41) 圖 3-3 傳統 LC 振盪器. 本次目標是實現在 X-band 之壓控振盪器，經由上面比較分析後決定使用相位雜訊較佳的 LC 振盪器作為這次架構。. 3.2 相位雜訊定義在振盪器中最常見的雜訊來源有電阻、電感、電容及電晶體等內部元件的雜訊，即熱雜訊(thermal noise)、散射雜訊(shot noise)、閃爍雜訊(flicker noise)。當振盪器受到溫度變化或雜訊干擾時，訊號在振幅、相位及頻率上會產生改變即所謂的振幅調變(amplitude modulation, AM)、相位調變(phase modulation, PM)和頻率調變(frequency modulation, FM)。圖 3-4 說明一個振盪器的輸出訊號 Accos(ωct+θ) 因為溫度變化或雜訊干擾使其訊號的振幅或相位產生改變，由原來的 Accos(ωct+θ) 改變至 A’ccos(ωct+θ’)[13]。. 25.

(42) Accos(ωct+θ). A’ccos(ωct+θ’) 圖 3-4 訊號相量偏移量. 一般而言，振盪器的輸出振幅對溫度變化或雜訊干擾的影響不大，且在短時間內趨於穩定，因此可以將振幅調變忽略，將振幅的變動視為常數，進而將輸出訊號表示成：. S (t )  Ac cos ct   n (t ). (3-2). 其中 θn(t)表示相位變動，即相位雜訊。若|θn(t)|<<1 rad，則(3-2)式可近似為(3-3) 式。. S (t )  Ac cos ct   Ac n (t )sin ct . (3-3). 其中 Acθn(t)sin(ωct)為相位雜訊，會在載波 Accos(ωct+θ)附近以裙帶狀形成雜訊分佈，如圖 3-5(b)所示，圖 3-5(a)為理想情況的頻譜。. 26.

(43) Actual Oscillator Output Power. Output Power. Ideal Oscillator. ωc. ω. L(∆ωm). ωc ωc+∆ωm. (a). ω. (b) 圖 3-5 (a)理想上(b)實際上振盪器的功率頻譜圖. 而相位雜訊定義為. L( ) . noise power in a 1Hz bandwidth at offset m from carrier c carrier power. (3-4). 3.3 LC 振盪器設計重點正如前所述，壓控振盪器在接收器系統中扮演了一個重要角色，未來若要結合相位頻率偵測器(phase frequency detector)、充電泵(charge pump)、迴路濾波器 (loop filter)及除頻器(divider)組成鎖相迴路(phase locked loop)，壓控振盪器設計需更仔細考量，其設計重點如下： a. 相位雜訊(phase noise)：做為收發器的本地振盪源，其訊號一定要夠穩定，而相位雜訊這項指標是評估此訊號的穩定度，本地振盪源訊號若不穩定會影響接收訊號或發射訊號的品質。 b. 功率消耗(power consumption)：一般而言，鎖相迴路的功耗是由壓控震盪器及除頻器所主宰，在節能的要求下，低功耗也成為設計的考量之一。 c. 調變範圍(tuning range)：調變範圍影響是否能操作在期望的頻率內，製作在積體電路上，不免有製程及外在環境溫度上的變異，若調變範圍太小容易因製程. 27.

(44) 及溫度變異導致頻率無法在我們期望內。 d. 增益(Kvco)：較高增益可使調變範圍較大，但附帶的是使鎖相迴路的相位誤差較大，因此設計時要有所取捨。振盪器的設計方法有許多種，主要有巴克豪森條件(Barkhausen ’s criteria)和負電阻分析法兩種，本次設計方法採用負電阻分析法，其原因是 LC 振盪器架構，採用此方法具有較直觀的定性說明。. 3.4 LC 振盪器分析如圖 3-6(a)為一個理想電感 L1 與理想電容 C1 的並聯電路，其共振頻率在 0  1/ L1C1 ，在此頻率下電感的阻抗值 jωL1 和電容的阻抗值 1/ jωC1 會相等但相. 反，因此可以產生一個無限大的阻抗，讓電路持續振盪，但實際情況並非如此，因為電感與電容均會有不理想的寄生效應，因此電路的品質因素 Q(Q-factor)並不是無限大，例如電感的金屬導線會有串聯的寄生電阻如圖 3-6(b)所示，其電路等效阻抗為：. Zeq( s) . R s  L1s 1  L1C1s 2  RsC1s. (3-5). 由(3-5)式可推導出| Zeq |的振幅在 0  1/ L1C1 附近時會達到峰值，但真實的共振頻率與 Rs 有關。為了能更值觀分析和設計電路，可以將圖 3-6(b)等效為圖 3-6(c)，當圖 3-6(b)與圖 3-6(c)虛線部份阻抗相等又電感 Q 值定義為 L  可以推導出 1. Rs. L p  L1 (1 . Rs 2 1 )= L (1  ) 1 L12 2 Q2. R p =R s (1  Q 2 ) 28. (3-6). (3-7).

(45) 且 Cp=C1。因為有寄生電阻 Rp，電感和電容間的能量轉換被電阻以熱的形式消耗掉，導致電路無法振盪，若這時候可以提供一個負電阻與 Rp 並聯且負電阻絕對值必頇大於 Rp，電路將會持續振盪。. L1 C1. L1. C1. Cp. Lp. Rp. Rs (a). (b). (c). 圖 3-6 (a)理想 LC 電路(b)實際 LC 電路(c)並聯等效電路. 交叉耦合對可以產生一個負電阻，在兩邊的汲極端(drain)加入一測詴電壓源 V，如圖 3-7 所示，假設 M1 和 M2 的 gm 相同，由下列推導得知，汲極端看入電阻 Zin 為-2/gm I. V Zin. M1. M2. 圖 3-7 交叉耦合對. Vgs1  Vgs 2  V. (3-8). I  g mVgs1   g mVgs 2. (3-9). 29.

(46) . I I  V gm gm. (3-10). V 2  I gm. (3-11). Z in . 3.5 在 LC 壓控振盪器的被動元件在 LC 振盪電路設計中，LC 諧振器是非常重要的部份。振盪頻率是由電感與電容決定，且諧振器的品質因素 Q (quality) 會影響 LC 振盪器的相位雜訊。LC 諧振器的品質因素表示於(3-12)式. QLC tan k  QC / /QL. (3-12). 其中 QC 是指可變電容的品質因素，QL 是指電感的品質因素，在 CMOS 製程中，QL 相對 QC 來的小，所以 LC 諧振器的品質因素是由電感的品質因素決定，換句話說，LC 振盪器的相位雜訊之優劣，電感的設計佔了一席之地。對電抗元件而言，(3-13)式為元件之品質因素 Q 的定義[14]，Q 是用以衡量此元件儲能的能力，當 Q 值越大表示該元件儲能能力越佳。. Q  2. energy stored energy loss in one oscillation cycle. (3-13). 3.5.1 電感上述曾提過電感的品質因素是影響相位雜訊優劣之一參數。通常電感的品質因素可用(3-14)式[15]表示. Q.  LS  substrate loss factor  self-resonance factor RS 30. (3-14).

(47) LS 表示螺旋電感感值，可藉由 Green-house[16]求得，RS 表示為電感的寄生串聯電阻。 substrate loss factor 是指在矽基底的能量損失。Self-resonance factor 描述隨著頻率增加，最大電能會降低 Q 值，且在自振頻率時，Q 值會消失。因此，當 Self-resonance factor 為零時可求得自振頻率。在低頻時，substrate loss factor 與 Self-resonance factor 會趨近於一，此時 Q 可以表示為 ωLS/RS，當頻率增加時，因為受到矽基底損耗與自振的影. 響，Q 值會下降。一般而言，在設計電感時，電感值不能超過 Q 值最大時的頻率 fQmax，因為超過 fQmax 磁能會因為電能提升而下降，電感值將會呈現嚴重變動不再穩定。電感的品質因素大略受限於三個部份，第一部份為電感金屬本身的電阻，與金屬的長度、寬度、厚度還有其導電系數有關，第二部份為電感對地的電容性耦合損耗，會使高頻電流流入基底造成能量損失，第三部份為電磁性耦合損耗，是由集膚效應 (skin effect)與渦漩電流 (eddy current)所造成。集膚效應是指當操作頻率上升，其電流不再均勻分佈在導體金屬內，而會集中在金屬表面流動，其集膚深度(skin depth)可表示為(3-15)式。 1  f . . (3-15). 其中 f 表示操作頻率，µ 與 σ 分別為金屬的磁性參數 (magnetically permeability) 與導電性 (conductivity)。而集膚效應的金屬其電阻 RS 可表示為(3-16)式. RS . 1. . .  f . (3-16). 金屬的電阻會與頻率成正比，即頻率上升電阻會隨著頻率開根號而增加。因為 CMOS 製成的基底是具有導電性且因馬克斯威爾(Maxwell)方程式得知一個時變的磁場會使鄰近的導體感應出電流，如圖 3-8 所示[17]。. 31.

(48) -Iind. Bind(t). Iind. Oxide. Isub. -Isub. P-subtrate. 圖 3-8 在平面電感裡的基底電流. 金屬導線電流 Iind 從右方流入，左方流出，產生了一個向上磁場 Bind ，依據冷次定律(Lenz’s law)會在基底感應一個與電流 Iind 相反的電流 Isub，來抵抗磁場的變化，此感應電流稱為渦流電流。渦流電流將會在基底流動造成能量損耗，且會減少淨磁通量造成電感值下降。渦流電流會使電感內圈的電阻隨著頻率提升而快速增加，如圖 3-9 所示，導體內電流 Iind 會感應出一時變磁場 Bind ，依據冷次定律，為了抵抗磁通之改變，會感應出一個與 Iind 反向的渦流電流 Ieddy，進而再感應出一個 Beddy. 與 Bind 是呈相反方向且越遠離電感中心磁場越小，因此，渦流電流. Beddy. Beddy. ，. 大部. 分都是集中於內圈且與導體內的電流 Bind 相反，這會導致渦流電流抵消了外側導線的電流，使得流經導線上的截面積變小且電阻變大，Q 值變差。. 32.

(49) Beddy Bind. Ieddy. Iind Iind. Iind. 圖 3-9 在平面電感裡的渦流電流. 根據上述對電感的分析，可以歸納出三點設計電感的準則： a. 金屬導線線寬不可太寬：因為集膚效應，過寬的金屬導線內部將不留過電流，導致電感的損耗變大，Q 值降低。 b. 線圈面積不可過大：在高頻時，電感的磁場會在基底感應一個電流源導致會有額外的損耗產生。 c. 製作電感應避免在電感中央佈線：在高頻時，因為會產生渦流電流，在內圈的金屬導線能量會迅速衰減且電感值會變小，整體的 Q 值會惡化。現今常見的電感架構有螺旋電感與對稱電感，為了在有限面積內增加電感值，有文獻提出了推疊 (stacked) 電感 [18]與 3D 電感 [19]，為了減少金屬的損耗，文獻[20]提出了多重金屬平行並聯 (multiple metal parallel shunting) 電感與選擇式金屬平行並聯 (selective metal parallel shunting) ，還有變壓器架構也被提出 [21]其好處可以節省面積。. 3.5.2 變容器在電壓控制振盪中，變容器(varactor)已廣泛被使用來調整頻率，在射頻電路裡的 VCO 中，常用的變容器有兩種，一個為二極體變容器，另一個為 MOS 變容 33.

(50) 器 [22]，但由於氧化矽閘極的介電性質較 p-n 接面來的佳，且多晶矽閘極與接腳金屬比 P+-diffusion 有較低的電阻，因此，近年的 VCO 設計大多採用 MOS 變容器作為電容器的選擇。在這一小節，也著重於 MOS 變容器的分析。 MOS 電容器在實際製作上是將 MOS 電晶體的汲極(drain)和源極(source)相連接在一起，利用閘極(gate)與源極間的偏壓來控制電容值。隨著製程技術不斷進步，當元件尺寸不斷縮小，閘極氧化層也逐漸變薄，其電容值隨著氧化層變薄而增加，且因通道長度縮短，寄生電阻值也會減少，故 MOS 變容器也會有較佳的品質因素。MOS 變容器可以分為 PMOS 與 NMOS 兩大類，PMOS 的雜訊表現比 NMOS 來的好，通常都會用 PMOS 來實現振盪器中變容器。圖 3-10(a)為 NMOS 變容器之剖面圖，將 D 端與 S 端相互連接，B 端連接至最低的電位，圖 3-10(b)為電容值對控制電壓的變化曲線。圖 3-11(a)為 PMOS 變容器之剖面圖，將 D 端、S 端與 B 端相互連接，其電容值變化與 VBG 相關，如圖 3-11(b) ，此元件在反轉區 (inversion) 與累增區 (accumulation)操作時，元件的電容值可近似為 COX .  OX S t OX. ，這裡 S 是通道面積，. tOX 是二氧化層之厚度。對於 VBG 可再進一步分為三個區域：中反轉區(moderate inversion)、弱反轉區(weak inversion)以及空乏區(depletion)。在此區域有少數或更少數電荷載子分佈於氧化層表面，導致 MOS 元件之電容值 Cmos 衰退，亦即 Cmos 小於 COX。. 34.

(51) Cmos D=S. G. B COX. p+. p+. COX. n+. VSG P-substrate Strong inversion Depletion Moderate inversion. (a). Accumulation Weak inversion. (b). 圖 3-10 NMOS 變容器 (a)剖面圖 (b) 電容值對控制電壓的變化曲線. 觀察圖 3-11(b)，為了增加調變的範圍，將 PMOS 的 B 端接至最高電壓，這樣可使電晶體不會操作在累增區，如圖 3-12(a)所示，被稱為反轉模式 MOS 變容器(inversion-mode MOS varactor)。 Cmos D=S=B. G COX. p+. p+. n+. N-well VBG P-substrate Accumulation Depletion Strong inversion Weak inversion Moderate inversion. (a). (b). 圖 3-11 PMOS 變容器 (a)剖面圖 (b)電容值對控制電壓的變化曲線. 35.

(52) D=S. G. VDD. Cmos. COX +. +. p. p. +. n. N-well P-substrate VBG (a) (b). 圖 3-12 反轉模式 MOS 變容器 (a)剖面圖 (b)電容值對控制電壓的變化曲線. 圖 3-13(a)為累增模式 MOS 變容器(accumulation-mode MOS varactor)，類似反轉模式 MOS 變容器的構想，將元件操作於空乏區與累增區，使元件可以有較大的可調範圍與較低的電阻值[23][24]。此種架構變容器的 Q 值會比上述幾種變容器來的佳，因此若想設計較佳的相位雜訊壓控振盪器，選擇累增模式 MOS 變容器為較佳的選擇。 D=S=B. G. n+. Cmos. n+ N well P-substrate VG_D&S (a). (b). 圖 3-13 累增模式 MOS 變容器 (a)剖面圖 (b)電容值對控制電壓的變化曲線. 36.

(53) 3.6 使用變壓器回授之壓控震盪器設計利用之前所述的設計原理來實現一個低功耗且低相位雜訊的壓控震盪器且製作在 TSMC 0.18-µm 製程上，架構如圖 3-14 所示，有別於傳統 LC 振盪器架構，這次振盪器的設計在源極端(source)多串聯一組電感 Ls，目的是為了增加輸出訊號擺幅，但四個電感在晶片中非常佔面積，將電感以變壓器模式實現，其好處除了可以降低面積外，還可以提升 Q 值，使振盪器的相位雜訊較佳。. Ld. Vctrl. Ld. M4. M3 M2. M1. Ls. Ls. 圖 3-14 變壓器回授的壓控振盪器電路圖. 3.6.1 變壓器與變容器的模擬變壓器的設計和電感設計方式相同，不論在金屬長度、寬度及厚度上考量都是一致，利用電感設計概念去實現一個變壓器，其架構如圖 3-15(a)，圖 3-15(b) 為變壓器 2.5D 立體圖。參考[11]的螺旋電感等效模型，可以推演出電壓器等效模型如圖 3-16，其中 Ld/2 與 Ls/2 分別為主線圈與副線圈的電感值；Rd/2 與 Rs/2 是線圈的寄生電阻；Cf 代表電感的兩個輸入端點間的寄生電容；Cox、Csub 及 Rsub 分別各自為氧化層寄生電容、基底寄生電容和電阻。. 37.

(54) GND. Ld Ls Ls Ld. (a). (b). 圖 3-15 (a)變壓器架構圖(b)變壓器以 2.5D 方式呈現. D+. Rdsub1. S+. Rssub1. Cinter Cdox1 Cdsub1. Rd/2. Rs/2. Csox1 Cssub1. K Ld/2. Ls/2. Cdf. Csf Ld/2. Ls/2 K. Cdsub2 Cdox2. Rd/2. Rs/2. Cssub2 Csox2. Cinter Rdsub2. D-. S圖 3-16 變壓器等效模型. 38. Rssub2.

(55) 利用電磁模擬軟體將變壓器萃取出 S 參數並使用 ADS 進行模擬和分析。模擬結果如圖 3-17，在 12 GHz 時，Ld 為 619.061 pH，其 Q 值是 6.1；Ls 為 252.781 pH，附帶的 Q 值為 6.1，兩線圈的互感量 Lmutual_M 為 198.09 pH，k-factor 為 0.5。 800. 8. indutance_Ld indutance_Ls. 6. 600. 5 500. Quality. Inductance (pH). Quality_Ld Quality_Ls. 7. 700. 400. 300. 4 3 2. 200. 1. 100. 0 0. 2. 4. 6. 8. 10. 12. 14. 16. 18. 20. 0. 2. 4. 6. Frequency (GHz). 8. 10. 12. 14. 16. 18. 20. 14. 16. 18. 20. Frequency (GHz). (a). (b). 400. 1.0 0.9. Coupling Coefficient k. Mutual (pH). 350. 300. 250. 200. 150. 0.8 0.7 0.6 0.5 0.4 0.3 0.2 0.1. 100. 0.0 0. 2. 4. 6. 8. 10. 12. 14. 16. 18. 20. 0. Frequency (GHz). 2. 4. 6. 8. 10. 12. Frequency (GHz). (c). (d). 圖 3-17 變壓器模擬(a)變壓器感值 (b)變壓器 Q 值 (c)Ld 與 Ls 的互感值 (d)K-factor. 如之前所述，累增模式 MOS 變容器擁有較佳的 Q 值且電容變動量也較平緩，因此這次變壓器回授之壓控振盪器採用此元件作為變容器。此次變容器的尺寸挑選為 B(branch)=1，G(grounp)=10，模擬結果如圖 3-18 所示。. 39.

(56) 40. 140. Capacitance-11GHz Capacitance-11.5GHz Capacitance-12GHz. Capacitance-11GHz Capacitance-11.5GHz Capacitance-12GHz. 130. Capacitance (fF). Capacitance (fF). 35. 120. 110. 30. 25. 100. 20. 90 0.0. 0.2. 0.4. 0.6. 0.8. 1.0. 1.2. Vctrol (V). 0.0. 0.2. 0.4. 0.6. 0.8. 1.0. 1.2. Vctrol (V). (a). (b). 圖 3-18 可變電容的模擬(a)可變電容容值 (b)可變電容 Q 值. 3.6.2 變壓器回授壓控振盪器模擬結果本次變壓器回授之壓控振盪器的設計是使用台積電標準 CMOS 0.18-µm 製程 (TSMC standard CMOS 0.18-µm process)，電路驗證與分析是使用 Advanced Design System(ADS)作為模擬軟體，在電路裡的寄生電阻、電容與電感效應皆使用電磁模擬 Sonnet 萃取後，再帶回 ADS 進行模擬。此次壓控振盪器設計在低電壓，供應電壓為 0.7 V，直流功率消耗為 4.795 mW。壓控振盪器在控制電壓 0 至 1.2 V 時的調變範圍(tuning range)為 11.6 GHz 到 12.4 GHz，壓控振盪器的增益 KVCO 是 675 MHz/V，模擬結果如圖 3-19 所示。圖 3-20 是在不同頻率下的相位雜訊模擬結果，在頻率偏移(frequency offset)1 MHz 時候，相位雜訊皆約為-110 dBc/Hz。圖 3-21(a)為晶片佈局圖。. 40.

(57) 12.6. Frequency (G Hz). 12.4. 12.2. 12.0. 11.8. 11.6. 11.4 0.0. 0.2. 0.4. 0.6. 0.8. 1.0. 1.2. V ctrol (V). Phase noise (dBc/Hz). 圖 3-19 變壓器回授之壓控振盪器調變頻率範圍模擬結果. -110 dBc/Hz @ 1MHz. Frequency offset (Hz). 圖 3-20 變壓器回授之壓控振盪器相位雜訊模擬結果. 41.

(58) (b). (a). 圖 3-21 變壓器回授之壓控振盪器(a)晶片佈局圖 (b)晶片微影圖. 3.6.3 變壓器回授壓控振盪器量測結果一個操作在低電壓的變壓器回授之壓控振盪器已經被實現在台積電標準 CMOS 0.18-µm 製程(TSMC standard CMOS 0.18-µm process)。本次量測採用 on wafer 方式量測，射頻訊號(RF signal)採用 G-S-G RF 探針，供應電壓與控制偏壓則採用直流探針 P-G-P。量測儀器部分，使用電源供應器 Agilent E3617A 提供直流電壓給電路的供應電壓與控制偏壓，藉由頻譜分析儀 Agilent E4440A 量測電路的頻譜以確定可工作，在藉由訊號源分析儀 (Signal Source Analyzer) Agilent E5052B 測量電路的相位雜訊(phase noise)與調變範圍(tuning range)。這次的變壓器回授之壓控振盪器晶片的微影圖如圖 3-21(b)所示，包含測詴 Pad 的整體面積為 0.393×0.6 mm2。在電壓源 VDD 為 0.7 V 時，壓控震盪器的消 42.

(59) 耗功率為 12~14 mW。圖 3-22 顯示了壓控振盪器的調變範圍，此次調變範圍可從 11.2 到 11.96 GHz。在頻率偏移 1 MHz 時，相位雜訊約為-98 dBc/Hz，其量測結果如圖 3-23 所示。由於此次量測得到的總電流過大，與預期相差甚遠，因此我們將電壓源調降至 0.65 V 後，在進行一次量測。在調降電壓源至 0.65 V 後，所對應的功率消耗約為 5.85 至 9 mW。此時，壓控震盪器的調變範圍約 11.24 至 12.08 GHz。相位雜訊為-85.3 dBc/Hz @ 1 MHz，其量測結果分別顯示在圖 3-24 與 3-25。圖 3-26 為控制電壓為 1 V 時的振盪器輸出頻譜。. Tuning Range (GHz). 12.0. 11.8. 11.6. 11.4. 11.2 0.0. 0.2. 0.4. 0.6. 0.8. 1.0. Vtune (V) 圖 3-22 在供應電壓源為 0.7 V 時的壓控振盪器調變範圍. 43. 1.2.

(60) 圖 3-23 在供應電壓源為 0.7 V 時的相位雜訊量測圖. 圖 3-24 在供應電壓源為 0.65 V 時的壓控振盪器調變範圍. 44.

(61) 圖 3-25 在供應電壓源為 0.65 V 時的相位雜訊量測圖. 圖 3-26 變壓器回授之壓控振盪器輸出頻譜量測圖 45.