輸入匹配架構

除了散佈式與並聯回授式兩種架構外，利用LC 帶通濾波器當做 cascode LNA 的寬頻輸入匹配阻抗是另外一種新的架構[16][17] [18]，

這是一種將cascode 放大器當做整個輸入匹配的 LC 帶通濾波器的一部 份的架構，這種架構在小功率消耗時會有不錯的效能，但由於在輸入 匹配電路上使用了 LC 濾波器為主要架構，所以可能會導致要使用較大 的區域做為電路佈局且雜訊指數的表現上會比較不好，Figure 2.1.4 是 使用LC 匹配電路形成寬頻放大器的架構圖。

Figure 2.1.4 輸入匹配架構寬頻放大器的架構圖

在[16][18]中在 0.18um CMOS 製程中使用了 inductively degenerated 共源極組態這種常見的窄頻電路設計搭配三階 Chebyshev 濾波器所形 成的寬頻響應輸入匹配電路，讓整個電路的頻率響應分別在 2.4G

~9.5GHz 以及 2G~10.1GHz 的寬頻帶，且功率消耗只有 9mW 與 7.2 mW，但是雜訊指數是偏高的 4dB 與 3.68dB，且增益只有 9.3dB 與 10.2dB；另一篇論文研究[17]則是使用 SiGe 製程，雖然可以得到較好 的增益(21dB)，且雜訊指數為 2.5~4dB，但是功率消耗卻達到 30mW，

而不適合於小功率的應用。

所以在此架構下的電路雖然可以獲得比較寬頻的特性，且功率消耗 上比前兩種架構小，但是整個的增益在使用0.18um CMOS 製程下不會 超過10.6dB。

2.4 跳頻式架構

整個Ultra-Wideband 所定義的整個頻帶是由 5 個 Group,14 個頻寬

達528MHz 的頻道所組成，MB-OFDM 的調變方式也是由 IEEE 所規定 使用的方式之一，利用由real-time 的跳頻概念[2]，如 Figure 2.1.5，所 形成的跳頻式放大器也是可以達到MB-OFDM 的目的，整個的使用跳 頻式LNA 的接收機方塊圖可以如 Figure 2.1.6 所示。

Figure 2.1.5 Real-time 跳頻 3D 概念圖

Figure 2.1.6 使用跳頻式 LNA 的接收機方塊圖

整個的方塊圖是由天線接收到信號開始，接收到信號經過一個BPF 來濾除不在頻帶內的信號，在經過跳頻式的LNA 處理後，送到 Active balum 將 single-end 的信號變成 differential signal，再送入混頻器做降頻 的動作，而 LNA 所需要工作的頻帶與 LO 的頻率則由一個跳頻式的 synthesizer 來控制。由於 MB-OFDM 的每個信號頻寬為 528MHz 且會

在整個3.1~10.6 GHz 的 UWB 頻帶中跳動，所以在整個跳頻式架構中，

LNA 的增益響應是會隨著 UWB 所定義的 14 個次頻道來跳頻改變的，

且 LNA 的中心頻率也會符合 UWB 中的 14 個頻道的中心頻率，所以 雖然跳頻式LNA 所要涵蓋的頻帶可以符合 3.1~10.6 GHz 的要求，但在 一個時間點上，LNA 的響應只會是符合一個次頻帶的 528MHz 頻寬。

所以在LNA 的設計上除了要考慮 noise figure 外，要再考慮擁有寬 頻的輸入阻抗，使得通過BPF 後 3.1~10.6GHz 的訊號都能進入 LNA，

以及具有能在14 個次頻帶中跳頻的特性，整個 LNA 的輸出特性不需 要為寬頻，而是只需要528MHz 的窄頻輸出，由參考論文研究[2]利用 0.18um CMOS 製程，可以模擬得到在 7.6GHz 頻率中有最大 17dB 的功 率增益以及在整個3.4G~4.7GHz 與 5.1G~7.6GHz 頻帶中有 16±1.5dB 的 功率響應，另一篇論文參考[27]也是利用跳頻的架構來達到在 3G-5GHz 之間跳頻的功能，整個增益可達16.2dB，所以跳頻式的放大器在功率 增益會比傳統散佈式的架構高，更由於不需使用到多個電感來，所以 整個的晶片尺寸也會比散佈式架構來的小，整個功率消耗也僅比輸入 匹配架構大的10.8mW 與 12mW。高增益輸出，低消耗功率以及節省 空間的電路佈局便成為了本論文採用跳頻式架構來設計LNA 的原因。

Table 2.1.1 是將相關技術所提出的效能做個比較

Table 2.1.1 UWB LNA 相關技術比較表

(mW) Topology

[6] 0.8um

第三章

跳頻式低雜訊放大器 的分析與設計

3.1. 電路結構

本電路所使用的 UWB Frequency Hopping 低雜訊放大器與緩衝 器，線路如Figure 3.1.1 所示，供給電壓為 1.8V，並且所有元件皆使用 on-chip 元件，在前端輸入電路，我們採用 Chebyshev L-C 帶通濾波器 架構進行輸入端匹配，再經過我們進一步改良電路中過於繁複的輸入 級元件，將原先與 L2並聯電容的效應降低，最後能夠將其忽略，並且 使 用 M1 的 閘 級 電 容 取 代 原 先 與 L3 所 串 聯 的 電 容 ， 以 期 望 在 3.1-10.6GHz 的頻寬範圍內依然有良好的低反射係數，以達成我們的第 一個目標，就是能將整個UWB 的信號能接收到 LNA 中；為了達到低 耗能的要求，我門使用單一電壓供給的 source inductive degeneration 疊 接放大器架構[16]，同時也可以達到降低米勒效應且獲得較低之 Noise Figure 以及較高的 reverse isolation 的結果；在 switch 部份使用 NMOS 與電容串接,用五個 NMOS 開關控制電容，與 Ld的電感形成 LC 諧振，

使得output gain 直接工作於所需的頻帶，當全部的 switch on 時產生的 C₅~ C₉電容並聯的結果再與 L_d諧振，使得增益輸出的響應產生於UWB 的低頻段，而當M₉ on 且 M₅~ M₈off 時則會形成 C₉與M₅~ M₈的C_gd電 容並聯再 L_d產生諧振頻率於 UWB 的高頻段互產生，利用五個 switch 相互搭配的結果，使得電路將 S21 的響應分別 Hopping 於 7 個 channel，

如此就可cover UWB 從 3 GHz~7GHz 的頻帶，並可達到我們所需要的，

就是增益輸出的頻率能靠 5 個 switch 控制以達到 Hopping 的目的，且 輸出增益會因為能量集中的關係而在我們所控制輸出的channel 有比較 好的增益表現；使訊號能夠完整由放大器輸出而進入緩衝器；並且經 由緩衝器自身特性，使電路最終的輸出端能夠具有低輸出阻抗以及大 電流的特性，來足以驅動下一級的電路；L_S2則作為為緩衝器的電流源，

來達到輸出阻抗的匹配，以及維持較大的增益。特別注意的是，回授 電路的使用可以令增益減緩變化趨勢，但是爲了達到寬頻阻抗匹配，

電路必須是具有low Q 的特性，但是卻會因此增加 Noise Figure ，並 且有電路振盪的可能性，所以並不採用回授電路。在偏壓部份，採用 外加式DC 偏壓，將使用 on wafer DC 針來提供偏壓，並且可依據實際 量測狀況調整M₁工作點，以期能使電路發揮更好的特性。最後再利用

V_bias1與V_bias2電壓的變化來調整輸出響應的頻率點。

Figure 3.1.1 MB LNA 與 Buffer 架構

3.2. 輸入匹配網路

本論文中所使用的輸入匹配網路需要達到寬頻的目的並能將工作 頻帶以外的訊號加以濾除，所以便以寬頻微波帶通濾波器為匹配線路 的設計方向，微波濾波器為一個雙埠網路，主要功能為：若信號的頻 率在其通帶中，信號可以通過；若信號的頻率在其截止帶中，則訊號 會被衰減，而我們利用了介入損失參數法設計出一低通濾波器的原 型，再利用轉換公式轉換成帶通濾波器的線路，已達到我們所需要的 系統要求[19]。

考慮含有R1與 R2的Double terminal 双埠網路，如 Figure 3.2.1 所

示[20]，並定義出包含輸出/輸入轉移函數 H(s)與損耗 α 以及相位 β 的 (3-2-1)，以及(3-2-2)

Figure 3.2.1 Double terminal 双埠網路

1

就是當波源與負載相匹配時，|S₂₁|的倒數

我們使用 Chebyshew response 來表示 N 階低通濾波器的介入損失 (3-2-7)，其中 TN(x)在|x|≦1 時，會在±1 之間震盪，所以在通帶中會有 大小為 1+k²的漣波，但是在通帶的外緣會得到比Butterworth 較快速的 衰減，這也是本電路選擇 Chebyshew response 的因素，Figure 3.2.2 為Chebyshew 與 Butterworth 的頻率響應圖

⎟⎟⎠

Figure 3.2.2 Chebyshew與Butterworth濾波器頻率響應圖(N=3)

(a)

(b)

Figure 3.2.3 低通濾波器原型的n階電路及各元件編號，(a)是以並聯為開始的原型 電路，(b)是以串聯為開始的原型電路

Table 3.2.1 Chebyshew低通濾波器原型的各元件值 (0.5dB漣波) N g1 g2 g3 g4

1 0.6986 1.0000

2 1.4029 0.7071 1.9841

3 1.5963 1.0967 1.5963 1.0000

使用 Figure 3.2.3(a)(b)的 n 階低通濾波器的原型電路並參考 table

Table 3.2.2 低通與帶通濾波器電路的轉換

而對一個inductively degenerated transistor 來講[17]，他的小信號等效電 路會如 Figure 3.2.5 所示，也就是由一個串聯的 RLC 電路所組成，如 (2-3-11)

Figure 3.2.5 Inductively degenerated transistor 與小信號等效電路

( ) (

)

gs s

T

in S L L

C L S

Z =ω + 1 + + _(3-2-11)

其中 C_gs是 M₁的 gate-source capacitance[18]，而 ω_T=g_m/C_gs，而所形成 的等效電路可以與我們所需要的 chebyshew 濾波器架構中的第 3 階相 結合而形成Figure 3.2.6，其中 C₃’可完全由 C_gs所取代而不需要額外的 電容，而與 L₂’並聯的 C₂’則可以完全忽略，L₃’則被 L_s與 L_g所取代，

而整個輸入網路擁有要低的反射係數與較簡單實現的電路架構。

Figure 3.2.6 輸入阻抗線路圖

3.3. 頻率切換開關電路

在微波電路的架構中[19]，開關的功能是在不同的元件之間做信 號或者是能量的導引，PIN 二極體可用為電子式的開關，方便與平面電 路做結合，也可作為高速的切換；另外MOS 也可以當作另一型式的開 關架構，Figure 3.3.7(a)主要是由 MOS 跟電容所組成的簡單採樣開關電 路，如Figure 3.3.7(b)，它可在無電流時開啟且源極與汲極電壓不會受 到閘極電壓所控制[14]。

(a) (b)

Figure 3.3.7 (a)簡單採樣開關電路 (b)利用MOS元件組成開關

而依照 Figure 3.3.7 的採樣開關電路來進一步了解如何對輸入信號 進行採樣開關，其中當閘極的控制開關 CK 在t=t₀時會變高，假設在

t0

t≥ 時Vin=0，如 Figure 3.3.8 所示，且電容有一初始電壓 VDD，所以在 t0

t = 時，M1量測到閘極-源極電壓為 VDD，而汲極電壓也是 VDD，因此 電晶體會工作於飽和區，且從電容中引出一電流(3-3-12)，當 Vout下降 時，在 Vout=VDD-VTH時會驅使 M1進入三極管區，然而元件持續對 CH

進行放電直到 Vout趨近為 0，其中當 Vout<<2(VDD-VTH)時，電晶體可被 視為電阻，如(3-3-13)。

Figure 3.3.8 採樣開關電路在Vin=0時輸入位準與初始狀況之響應

( )

⎦

⎢ ⎤

⎣

⎡ ⎟ − −

⎠

⎜ ⎞

⎝

= _{n OX}⎛ _{DD in TH}

ON V V V

L C W

R μ (3-3-14)

依照上述的分析我們可以得到兩個結論，(a)一個 MOS 開關僅需要 交換源極與汲極端的角色即可以引導電流在任意方向，(b)當開關開啟 時，V_out 會遵循 V_in，而當開關關閉時，V_out 維持不變，因此電路在高 CK 時會追蹤信號，而當 CK 變低時電路則會凍結跨在 C_H上的 V_in瞬間 值，如Figure 3.3.10。

Figure 3.3.10 採樣開關電路的追蹤與維持能力

除了可以利用MOS 作為簡單的開關之外，MOS 本身的四個端點中 也都會有元件電容存在[14]如 Figure 3.3.11 所示，每兩個端點間都會存 在著電容，且每個電容值都和電晶體的狀態有關，如果元件為關閉時，

C_GD=C_GS=C_OVW，而閘極-基板電容由閘極氧化層與空乏區電容串聯而

成，如(3-3-15)，其中

F sub si d

N WL q

C = Φ

4

ε 。

Figure 3.3.11 MOS電容

( )

(

)

GB WLC C

C C WLC

= + (3-3-15)

而當元件工作於飽和區時，MOS 的 CGD=WCOV，而閘極和通道間 的電位差為由源極端的VGS到截止點的VGS-VTH，導致再沿著通道間之

而當元件工作於飽和區時，MOS 的 CGD=WCOV，而閘極和通道間 的電位差為由源極端的VGS到截止點的VGS-VTH，導致再沿著通道間之