T/H
Digital Encoder Vip
Vin
Digital
. . . Code
Reference
. . .
圖3-1 快閃式類比數位轉換器架構圖
3.2 追蹤與保持電路
圖3-2 為追蹤與保持電路架構，其基本的操作方式為當取樣信號為邏輯 1 時，則開 關關閉形成導通狀態，將輸入信號與輸出相連，並將取樣到的電壓值同時存入取樣電容 內，待取樣信號轉為邏輯0 時，將開關打開形成斷路狀態，使輸出與輸入形成斷路，並 把最後所取樣到的電壓信號穩住並輸出，即是直接輸出最後儲存在取樣電容內的電壓 值。
圖3-2 追蹤與保持電路架構圖
在一般的情況下，由於追蹤與保持電路必須將取樣到的信號傳送至多組的比較器，
如圖 3-3，始能將取樣信號做量化轉換，因此若僅有取樣開關與電容二者，當要輸出取 樣信號時，會有驅動能力不足的情況發生，所以必須加入輸出緩衝級（output buffer）來
C1 C2 C3 C4 的現象產生[8-12]，如圖 3-4(a)，在高速信號轉換中，此種情形會更容易出現。此時，再 將產生氣泡錯誤的溫度計碼做二進制的轉換的話，則會造成取樣錯誤，進而造成轉變為
能，其示意圖如圖3-5 所示。
圖3-5 差模輸出之 Track-and-Hold 電路
由上述亦可得知，在實際的操作環境中，電路會因元件本身的物理特性、外來雜訊 或一些非理想效應，而降低電路本身的效能，在此將分為整體追蹤與保持、取樣開關
（sampling switch）與輸出緩衝級三個部分，分別闡述在設計追蹤與保持電路時會遇到 的情況。
3.2.1 整體追蹤與保持電路：
1. 當追蹤與保持電路在取樣模式下，會發生頻寬不足的情況，即是最高輸入信號的頻 率不到Nyquist Frequency。從圖 3-6 可看出，當操作於取樣模式時，取樣開關可視為 一個電阻，因此可與取樣電容與輸出緩衝級的雜散電容合併為一個低通的充電電 路，故可得到極點頻率表示式，如式3.1。而對於輸出緩衝級而言，頻率響應亦屬低 通形式，式3.2 為源極追隨器（source follower）的極點頻率表示式。因此要達成所 需的頻寬，則必須將兩者納入考量。此外，當輸入信號頻率接近取樣頻率的一半時，
會出現連續兩個取樣週期分別取樣到最低和最高的輸入信號值，因此必須確定輸出
緩衝級的 5 倍充電時間常數至少要小於一個取樣週期，所以對於高速用途而言，在 設計上的難度也隨之提升。
圖3-6 追蹤與保持電路取樣模式等效電路圖
( )
sw
on P BUF
1
R C C
ω = + (3.1)
m BUF
L,tot
g
ω =C (3.2)
2. 一般來說，時脈產生器所提供的取樣時脈信號必有時脈抖動（Jitter）的現象產生，
由圖3-7 可看出，當有 Jitter 產生時，會造成信號取樣誤差，對於在輸入信號變化很 大的部份，誤差量更大，所以會使量化誤差提升，轉而造成量化雜訊變大，使ENOB 降低。由圖3-8 可看出，當所要求的 ENOB 越高時，則所要求的時脈抖動量就要越 低，因此時脈抖動對於追蹤與保持電路的影響亦必須考量入內。
t
V sin2πfBWt
圖3-7 時脈抖動之影響
圖3-8 時脈抖動量對應解析度之要求
由式3.3 可看出當所需的規格訂出之後，可藉此找出最低要求的取樣時脈抖動量。
在式 3.3 中，fBW為信號輸入頻率，M 為取樣倍率，即是輸入信號頻率與取樣頻率之倍 數，N 則為所需的位元數。當計算出所需的最差時脈抖動量[3,7,27]時，則必須與式 3.4 做互相確認是否有超過量化雜訊的大小，若大於量化雜訊則失真度會大大提升。
rms N
BW
1 2
t M
2 f 2π 3
= (3.3)
BW rms
N
2 f t 1
M 3
2 2 π <
⋅ (3.4)
3.2.1 取樣開關：
1. 電荷注入（charge injection）[29]的情形時常發生在使用電晶體作為開關時，當取樣 信號為邏輯 1，則電晶體操作在三極體區，因此電晶體內的電荷會形成通道，如圖 3-9(b)，使汲極與源極相通，而當取樣信號由邏輯 1 轉為邏輯 0 時，此時通道內的電 荷會往汲極與源極兩邊散去，則會有將近一半的電荷量注入至取樣電容內，使其與 原來的信號產生電壓差，進而造成取樣失真，如圖3-9(a)所示。由圖 3-9(a)來看，可 由注入取樣電容的電荷量來計算出所造成的電壓差，如式3.5 所示。
n+ n+
Vin Vout
Vclk
p-sub
channel
圖3-9 (a)電荷注入效應 (b)電晶體通道
( )
ox
DD in th
P
V WLC V V V
Δ = 2C − − (3.5)
為消除電荷注入效應的影響，可在電路中加入一個仿製電晶體（dummy cell），使其 為電晶體電容組態（transistor capacitor），而閘極端則接到反相的取樣信號，如此，當取 樣信號由邏輯1 轉為邏輯 0 時，則仿製電晶體會導通而形成一個小型電容，吸收流向源 極的多餘電荷，使取樣電容不受到影響，如圖 3-10 所示。若仿製電晶體太大時，非但 無法消除電荷注入效應，反而會過度吸收原本存在取樣電容內的電荷，因而產生反效 果。由上述的電壓差公式可看出，若要使用仿製電晶體來吸收開關注入的電荷，其尺寸 大約為電晶體開關的一半即可。
圖3-10 使用仿製電晶體消除電荷注入效應
除了加入仿製電晶體的方式之外，亦可使用互補式傳輸閘（CMOS Transmission Gate）來作為取樣開關，由圖 3-11 可看出，取樣信號由邏輯 1 轉為邏輯 0 時，NMOS 所流出的為電子，而PMOS 則為電洞，假若兩者的量為相等，亦可達到電荷相消的效果 [29]。
圖3-11 使用互補式傳輸閘為取樣開關
2. 當使用電晶體做為取樣開關時，其通道的電荷量可由式 3.6 表示，因而可以得到輸出 表示式（式 3.7），將輸出的結果與原本輸入信號相比，如圖 3-12，可看出電晶體開 關會產生固定的增益誤差以及偏移量誤差。
圖3-12 電晶體開關輸出
( )
WLC WLC
V V 1 V V 時脈饋入現象（clock feed-through）[28,29]，可由圖 3-13 導出電壓差表示式，其為 取樣信號分壓於儲存電容的影響量，如式3.8 所示。
Clk
Vin Vout
Clk
CP
圖3-14 使用仿製電晶體消除時脈饋入現象
而先前所提到的使用互補式傳輸閘方式，由圖 3-11 可看出當取樣信號切換時，
NMOS 和 PMOS 所接受的控制信號互為相反，因此亦會產生信號相反但大小一樣的干 擾，消除對於取樣電容的影響。
4. 在取樣模式下，電晶體開關可視為一個電阻，如圖 3-15，因此可以計算出元件本身 雜訊對於輸出的影響，其頻率響應表示式如式3.9。將式 3.9 在與熱雜訊表示式相乘，
即可得到雜訊頻率對於輸出的影響，如式3.10。再將式 3.10 對於所有的頻段積分，
即可得到輸出時受到雜訊影響量的大小[2-4,7,27,28]，如式 3.11，由此可知當取樣電 容越大，則輸出時受到雜訊的影響量越低，但是電路頻寬也隨之降低。
CP
Vin Vout
Ron
圖3-15 取樣模式等效電路
( )
out
in on P
V 1
V s =1 sR C
+ (3.9)
out
( )
2 2 2 2 on PS f 4kTR 1
4 R C fπ 1
= + (3.10)
n,out 0 2 2 2 2
on P P
1 kT
P 4kTR df
4 R C fπ 1 C
= ∞ =
∫
+ (3.11)3.2.3 輸出緩衝級：
1. 一般對於輸出緩衝級而言，大多使用源極追隨器作為輸出級，其可分為使用 NMOS 與PMOS 兩種類型，如圖 3-16。對於源極追隨器來說，至少要讓輸出與輸入兩端相 差一個門檻電壓值，電晶體才能正常運作，因此輸入與輸出存在著偏移量誤差，且 偏移量接近於一個門檻電壓值。一般而言，只要改變參考電壓的範圍即可解決此類 問題。但是無論是採用NMOS 或 PMOS 其中一種，其輸出信號的操作範圍會偏低或 偏高，所以可用的解析範圍會因此而變小。此外，源極追隨器的電壓轉換速率相較 於推挽式輸出級來說較差。因此亦可採用[21]的方式，使其輸出共模電位與輸入一 樣，且電路增益趨近於1 倍。
圖3-16 (a) NMOS 源極追隨器 (b) PMOS 源極追隨器
2. 由於電晶體本身存在著基體效應，由於在成本上的考量，因此所選用的製程中，其 NMOS 無法將基極與源極相接，因此基體效應較大，由使用 NMOS 之源極追隨器的 增益表示式可看出，如式3.12，其增益很難達到 1 倍，假若採用 PMOS 形式，其有
獨立的基底，因此可以將基極與源極相接，因此增益可以達到趨近 1 倍的效果，但 從電晶體的剖面來看，如圖3-17，輸出端會額外增加一個雜散電容，為 N-Well 所形 成的電容，所以整體電路的頻寬會因此而較小，對於高速設計而言，此種形式較難 達到要求。
圖3-17 PMOS 剖面圖
m V
m mb
g 1
A =g +g =1+η (3.12)
3. 對於源極追隨器而言，由於信號僅靠一個電晶體來做轉換，以 NMOS 為例，當輸入 信號電壓值很低時，則電晶體的gm會降低，反之則變高，因此假若輸入信號的電壓 範圍很大時，則電路增益會產生非線性的情況[2,19]，如圖 3-18 所示，輸入信號在不 同的電壓範圍，電路會有不同的增益表現，會使信號產生失真，由[19]的研究可看出，
當輸出緩衝級有非線性輸出的現象產生時，會造成輸出信號的ENOB 大大的降低。
圖3-18 源極追隨器增益
3.2.4 追蹤與保持電路設計：
由上述可發現到追蹤與保持電路中的雜訊來源分別為時脈抖動、量化雜訊與熱雜 訊，其表示式分別如下[2,3,7,27,28]：
π σ
因此將失真與雜訊部份相加，再與正弦波之大小相除即可得到訊號對失真與雜訊的 比例，所以可由預先訂下的目標來求出所需之取樣電容大小。