當取樣信號送至比較器陣列時，即可轉換出取樣信號的量化值，量化的結果為由一 連串連續的邏輯 0 與邏輯 1 所組成的數位信號，一般稱為溫度計碼（Thermometer Code），與常用的二進制碼不同，因此需要數位編碼器將量化結果轉換成常用的二進制 碼。在實際的情況中，量化出的溫度計碼時常會有氣泡錯誤的產生[8-12,27]，錯誤來源
分別為比較器的偏移誤差超過 0.5LSB、比較器的取樣時脈抖動以及比較器的輸出傳遞 延遲三種。由於蒙地卡羅分析的模擬結果有小於 0.5LSB，因此受偏移誤差影響較低，
且有使用追蹤與保持電路，所以受時脈抖動的影響亦非常低。而在傳遞延遲方面，在信 號傳送至編碼器之前，先用數位閂鎖器來同步量化輸出結果，以降低傳遞延遲的影響。
除了氣泡錯誤會影響數位編碼器之外，當比較器輸出亞穩態結果時，亦會使數位變碼器 輸出錯誤的結果。
一般常見的數位編碼器有唯讀記憶體式編碼器（ROM Based Encoder）[9,12,53,54]、
華倫式樹狀編碼器（Wallace Tree Encoder）[54-56]、腓特樹狀編碼器（Fat Tree Encoder）
[55,57]、二進制轉換編碼器（Binary Code Encoder）[58]以及格雷碼編碼器（Gray Code Encoder）[55]。對於唯讀記憶體式編碼器而言，必須先由反及閘阻來轉換溫度計碼，因 此相較於原本的溫度計碼，其轉換的結果僅剩一個邏輯1 存在，因此，唯讀記憶體式編 碼器收到信號時，僅有出現邏輯1 之橫列中的電晶體會導通，所以有電晶體導通的直行 會出現邏輯0 的信號，反之則為邏輯 1，會由類似於查表的方式來轉換出對應的二進制 碼。唯讀記憶體式編碼器雖較容易設計，但雜散電容太大，因此較不適合用於高速用途 上。而對於華倫式樹狀編碼器來說，其為使用統計的方式來計算出溫度計碼中出現邏輯 1 的個數，雖具有克服一階的氣泡錯誤，但要採用計數的方式則必須使用多個加法器來 實現，而對於位元數多的加法器而言，電路的主要路徑（critical path）較長，因此編碼 的延遲時間也隨之提升，所以華倫式樹狀編碼器亦不適合用於高速設計。而腓特樹狀編 碼器、二進制轉換編碼器，兩者雖可使用少數的數位邏輯閘組成，但是當有亞穩態現象 出現時，由於每個輸出端皆有共同的輸入信號，因此假使特定的輸入端收到亞穩態信 號，則所有的輸出會受到影響，造成輸出結果不正常。
格雷碼編碼器為先將溫度計碼轉換成格雷碼，再將格雷碼轉換成二進制碼，雖然需 要兩次轉換步驟，但由其編碼轉換式可看出，其每個輸出之間並無關係，即是不共用輸
為格雷碼編碼器的等效數位電路。
3 8
G =T (3.87)
____
2 4 12
G =T T (3.88)
___ ____
1 2 6 10 14
G =T T +T T (3.89)
___ ___ ____ ____
0 1 3 5 7 9 11 13 15
G =T T +T T +T T +T T (3.90)
圖3-55 格雷碼編碼器
由於常見的數位系統大多是採用二進制碼的資料格式來運算，因此必須再將格雷碼 轉換成二進制碼。由格雷碼轉換二進制碼的邏輯運算式可看出，其輸出為輸入端彼此做 互斥或運算所得之結果，圖3-56 為其數位電路，由此可知，對於 B0而言，其必須得到
B1的輸出信號才能開始運算，因此整體電路的最長傳輸延遲路徑為3 個邏輯閘的延遲時 間（Gate Delay）。
3 3
B =G (3.91)
2 3 2
B =G ⊕G (3.92)
1 3 2 1
B =G ⊕G ⊕G (3.93)
0 3 2 1 0
B =G ⊕G ⊕G ⊕G (3.94)
圖3-56 格雷碼轉二進制碼編碼器
假若將 B0之互斥或運算式稍加改變，使 G0先和 G1作互斥或運算，此時 G2和 G3
亦是如此，因此只要將兩者的結果再做一次互斥或運算即可得到B0，其運算式改成如下 所示，則可以發現僅需要兩個邏輯閘的延遲時間就可得到輸出結果，但是相較於原來的 架構，則會需要多一個互斥或閘，電路如圖3-57 所示。
0 2 1 0
B =B ⊕G ⊕G (3.95)
由於所設計的取樣頻率為 5GHz，但格雷碼編碼器的編碼速度並無法達到要求的目 標，因此可以在電路中加入D 型正反器[59,60]來完成一個管線化（pipelined）之格雷碼 編碼器，使數位編碼器的傳遞延遲時間降低，因此可使整體的速度可以提升至所要求的 高速頻率。在此所使用的為TSPC 式 D 型正反器，如圖 3-58 所示。
D
CLK
Q MP1
MP2
MN1
MP3 MN2
MN3
MP4 MN4
MN5
VDD
圖3-58 TSPC 式 D 型正反器
此外，互斥或閘的延遲時間亦會限制住編碼轉換的速率，因此在此使用 pseudo NMOS 形式設計出互斥或閘，如圖 3-59，其傳輸速率相較於靜態邏輯閘快，僅有一個邏 輯閘的延遲時間。
圖3-59 pseudo NMOS 互斥或閘