切換式電流源

切換式電流源為Current-Steering DAC 最重要的部份，其輸出電流的精準度必須要 非常高，否則輸出信號的INL 與 DNL 會受到影響，提升信號的失真程度。此外，電流 源本身的輸出阻抗必須大於負載，讓電流能全數流向負載，而不會有所損失，降低失真 量。在設計 Current-Steering DAC 時，可依使用的電流源形式分為 NMOS 電流源式與 PMOS 電流源式兩種，如圖 4-5，兩者皆是以不同的電晶體來設計出電流源，其輸出信 號則分別是和供應電源或是接地的電壓差。而在一般製程當中，PMOS 自己具有獨立的 基底，不易受到基底雜訊的影響，因此可以產生穩定的電流源，且較符合作為測試電路 與發送端的要求，所以在此選用PMOS 電流源式作為 Current Cell，使用的輸出阻抗為 50Ω。

當得知所要求的輸出信號擺幅與負載大小時，即可計算出Current Cell 的電流大小 為何，但實際上來說，每一個Current Cell 的電流或多或少都會受到製程誤差的影響，

輸出電流的大小會因此而有所差異，如圖4-6 所示，因而造成輸出信號線性度下降。因 此在設計時必須先估算電流的變異差距，避免讓 INL 大於 0.5LSB，由圖 4-6 可計算出 電流的差異，並參考[28,63]將其正規化，以 LSB 來表示，如式 4.1。

ISS 採用二進制權值式控制的N 位元的 Current-Steering DAC 而言，由[62]可得知，其最大 的誤差發生於輸入信號由100…000 轉變為 011…111 時，會產生瞬間有大電流切換的情 形出現，因此可由先前的Current Cell 誤差來表示輸出電流最大的差異量為[62]：

( ) ( )

( )

LSB LSB

LSB

I I

2 N 1 N 1

2 2

LSB LSB

2

對於理想的電流源而言，其輸出阻抗必須無限大，使電流能完全流向負載，但實際 路的輸出結果能如預期一般，由[62,63,65,67]可得知，可由輸出信號的 INL 來著手。由 INL 的定義可以得知，其為輸入信號轉換時，輸出值與理想值的差距大小，因此必須先 將不同的輸入碼所對應輸出分別求出，由此可計算出受到切換式電流源內部有限輸出阻 抗影響之輸出為：

out

out,N out

out LSB 1

2 2 會反應至SFDR 上，由[62-64,66,67]中亦可得到輸出阻抗對於 SFDR 的影響，可以得到 輸出項中的第三階諧波失真（3^rd Harmonic Distortion）[66]為：

2

SFDR 20log4Z

= NR (4.10) 流輸出不準確，主要是因為在不同製程邊界（process corner）電晶體的遷移率（mobility）

與門檻電壓值(threshold voltage)不同，若製出的晶片在 SS 條件下輸出電流會較小，而 FF 的條件下則會變大，但偏壓電路在此非常重要，其必須輸出精準的電流，因此要設 計出一個能隨製程變易而改變的偏壓電路，使製程漂移時仍可輸出所設計的電流值。

實際上，電阻的阻值幾乎固定不變，因此可用圖4-10 的回授形式[28]來找出對應的