雜訊指數

射頻訊號自天線接收時相當微弱，因此設計者必須謹慎地設計射頻 前置（RF front-end）電路，以將電路貢獻之雜訊降至最低。因此在 通訊系統中表達此雜訊程度的參數稱作雜訊指數(noise factor ;F) ,雜訊指數表示訊號雜訊比(signal-to-noise ratio;SNR),經過電路 降低的程度，如圖(2.8)所示。而雜訊指數定義為系統在輸出端總雜 訊功率與輸入訊號源在輸出端造成的雜訊功率比，表示如(2-17)

圖(2.9) 雜訊指數示意圖

(2-17) 2.4 靈敏度（Sensitivity）

系統的靈敏度定義為系統可偵測到的最小（輸入）訊號準位。最小 可偵測訊號（Minimum detectable signal）最小可偵測訊號功率可 表示成

N Total ouput noise power N G N N

N ouput noise power due to input source

= ≥ ⇒ =

其中P_RS為訊號源阻抗貢獻之雜訊功率、NF為系統雜訊指數、B為訊

dBm Hz room temperature

= =

2.5 動態範圍（Dynamic Range）

動態範圍定義為電路提供合理訊號品質下，可容忍最大輸入準 位與系統可接受最小輸入訊號準位之比例。如圖(2.9)所示，對功率 放大器(PA)而言,功率的範圍限制最低在雜訊底層，最高到１dB 壓縮 點此範圍稱為線性動態範圍(linear dynamic range;LDR)。對低雜訊 放大器(LNA)與混波器(Mixer)而言,範圍限制最低到雜訊底層,最高 到最大的功率水平意指 IMD 點,IMD 點已經變的不可接受,此範圍稱為 無 雜 波 動 態 範 圍 (spurious free dynamic range;SFDR), 如 式 子

(2-21),示意圖如圖(2.9)所示:

2.6 串接系統（Cascaded Stages）

2.6.1 非線性之串接系統

（2-22）

第三章

24GHz 混頻器

3.1 簡介

混波器在接收機中,扮演一個很重要的角色。在本章節我們用 Marchand balun 產生雙端的訊號分別置於 LO 與 RF 端,ㄧ般而言,RF 與 LO 端 differential 輸入相位差 180 度,差動輸出很重要,這樣可以 抑制偶次項諧波(even order harmonic),而 Gilbert-cell 為雙平衡 混波器(doubly-balance Mixer),其優點具有轉換增益(conversion gain;CG),相較被動而言,需較低的 LO power,好的 RF 對 LO、LO 對 RF、

LO 對 IF 的隔離度(isolation),對混波器的隔離度會有相當的影響。

依據不同系統需求,需要好的線性度,採用被動(passive)混波器;如 需要的增益與隔離度,採用主動式(active)混頻器來分擔整體接收系 統上各級電路的增益負擔;LO 漏 RF 的訊號將經低雜訊放大器洩露至 天線(antenna)端,因而輻射(radiation)或是造成電路直流工作點的 偏移(DC offset)，甚而反射回混頻器和 LO 訊號混頻造成自我混頻 (self-mixing);倘若 LO 對 IF 隔離度不佳，則 LO 洩漏訊號將後級的 電路推向飽和;所以本論文採用雙平衡式混頻器的架構以減少隔離度 所造成不良之影響且提高電路增益。另外，混頻器的雜訊指數並不是 很要求，因其前級為低雜訊放大器能有效降低整體系統雜訊指數。

3.2 主動混波器的原理 3.2.1 混頻(mixing)的原理

混波器為一種頻率轉換的的元件,利用輸出入訊號之間非線性關係

3.2.2 單端平衡混頻器(signal-balance mixer)

單端平衡式混波器因為乘法而產生混頻(frequency mixing)功能, 如圖(3.3)所示,使用開關(switch)實現乘法器

我們以 CMOS 單端平衡混頻器為例,如圖(3.4),電路末端電流源, 當做轉導級(transconducer stage),將V_RF轉成I_RF

,

轉導級可以用共 源級(Common Source;CS)或是共閘級(Common Gate;CG)放大器來實現, 如圖(3.5)。

於圖(3.4)中,M₁為接收 LNA 的射頻訊號V_RF

後

,乘上g_m1 轉為電流信 conversion gain)可以表示為(3-2):

(3-2) 架構源級電阻R_sig (source resistance), 轉導 ¹

1

3.2.3 雙平衡混頻器(double-balance mixer)

雙平衡式混頻器可以視為兩個單平衡混頻器,如圖(3.7)所示，最底 下為一電流源(current source)為一驅動級(drive stage),目的穩定 輸入信號變化,因為 ₁ 2

M M 為切換級(switching stage), 經交叉耦合至負載極差動輸 出,R_L為輸出級(output stage) 將 RF 電流訊號轉成電壓降頻至中

雙平衡混波器混頻,如圖(3.7)所示，RF、LO端輸入都是平衡訊號假

忽略較高次項諧波,在式子(3-12)取想要中頻訊號(ω_IF =ω_RF −ω_LO), 可得:

4

cos( )

IF IF L m RF L RF LO

v I R g v R ω ω t

= ≈π × − (3-13)

由式子(3-13)可知其電壓轉換增益(voltage conversion gain)為:

2

m L

voltage CG g R

=

π

(3-14) 因此可知雙平衡混波器在IF 輸出端無LO 的頻率項存在，理想上雙 平衡混波器有良好的LO對RF、LO對IF隔離度。除此之外，雙平衡混波 器可抑制RF和LO訊號的偶次項諧波，奇次項諧波多兩倍。但電路較為 複雜，雜訊指數較單端平衡混波器略高，在相同的轉換增益下，功率 消耗是單端平衡混波器的兩倍。

3.3 24GHz CMOS Marchand balun 設計與實現

本電路設計利用本電路利用了TSMC 0.18μm CMOS 製程技術，實現 一個中心頻率在24GHz左右的吉伯特降頻混頻器。為了減少量測上的 不便，在混頻器的LO、RF均為單端輸入。在RF、LO 端採用下一節將 會提到的Marchand balun 來將不平衡信號轉為平衡式的訊號，而IF 端則應用source follower架構,把高阻抗拉到低阻抗,來當做一個輸 出緩衝(Buffer)，將diffrenctial 訊號方式輸出,因為雙端取出電壓 訊號可以多兩倍(

6dB

)，輸出power多2倍(

3dB

)。

3.3.1 Marchand balun 理論分析

Balun(unbalance to balanced),一相位分離成兩個不同的相位, 通常採單端訊號輸入,如圖(3.8)所示

圖(3.8) Balun示意圖

Bulun 可 分 成 主 動 (passive) 與 被 動 (active), 被 動 通 常 窄 頻 (narrowband)RC,LC 網 路 構 成 , 或 是 寬 頻 (wideband band) 微 帶 線 (microstrip line)形式:主動有單顆晶體(single transistor),共閘 (common-gate) 接 共 源 級 (common-source) 電 路 , 差 動 對 放 大 器 (differential-pair amplifier)。

如圖(3.8)所示,port2與port3對振幅(amplitude)與相位(phase)要 求:

(3-15) port1 輸 入 阻 抗 需 匹 配 ,port2 與 port3 需 要 好 的 輸 出 回 授 損 失 (output return loss)與需要匹配輸出阻抗(output impedance),隔 離度(isolation)。

Marchand Balun 構成由兩組耦合線構成,在中心頻長度為 4 λ ，線

跟線 之間有 著耦合 係數 (coupling coefficients ;C) 與傳輸係數 transmission coefficients;T)，而兩者滿足(3-16)：

( )

C T nonideal

⎧ + =

⎪⎨

+ ≤

⎪⎩ (3-16) 我們最在這是論文實作的Marchand balun ，架構是一個開路端 (open)，兩個短路端(short) ,如圖(3.9)所示:

圖(3.9) Marchand Balun 架構圖

接著我們來討論各個 port 之間 S 參數與傳輸係數 T 和偶合係數 C 之

port ^{port 3}

2 2 2 2 2

圖(3.13) Marchand Balun S₂₁分析

port port 3

open

圖(3.15) Marchand Balun S₂₃分析

圖(3.16) Marchand Balun S₃₂分析

由圖(3.15)(3.16)以上分析得知S₂₃ 、S₃₂,兩個參數為隔離度,從數學 來看為互易(reciprocal)關係,與耦合係數 C 息息相關,我們希望 port 2 與 port 3 信號不要互相影響,這是我們應該做取捨。

port port 3

open

3.3.2 Marchand balun 模擬

設計Marchand balun 時，耦合線在中心頻長度為 4

λ ，因此，若以

微帶線式耦合線(Microstrip Line)、以edge couple方式來實現，以 螺旋型線圈式或變壓器(transformer)型式之耦合線來實現，除了能 夠縮小其面積，也能靠傳輸線間增加互相耦合以減少微帶線的長度。

這 是 設 計 將 以 Transformer 型 態 繞 轉 ， 可 以 增 加 其 互 感 (mutual inductance)及互耦(mutual capacitance)，在相同長度的微帶線，

以繞線圈型的共振頻率比直線型還低，故變壓器型態的架構擁有比較 小的尺寸。

圖(3.17) 變壓器形式 Marchand balun

λ/ 4 λ/ 4

1 Port

2

Port Port 3

open

1 Port

2

Port Port 3

Marchand Balun,其輸入阻抗為一電感性,因為要銜接於混頻器轉 導極 MOS 的閘極端,其輸入阻抗為一電容性,所以模擬時要做到比較 高頻,因為電容性,銜接之後,其共振頻率會往低頻移動;正確做法應 實際看進去混頻器阻抗設定 port2 和 port3 的阻抗進行模擬；模擬S₁₁ 如圖(3.18),S₂₁、S₃₁如圖(3.18),再來模擬S₂₁與S₃₁，其相位差,如圖 (3.19)所示,輸入阻抗S₁₁均小於-10 dB,轉換損耗理想是-3 dB,

S

_21、

S

31與其相差不多,表 3.1 做總結。

圖(3.18) 輸入返回損耗(S₁₁)與 Magnitude(

S

_{21 &}

S

₃₁₎

圖(3.19) phase difference(S₂₁−S₃₁)

5 10 15 20 25 30 35 40 45

0 50

-25 -20 -15 -10 -5

-30 0

freq, GHz

dB(S(1,1))dB(S(2,1))dB(S(3,1))

5 10 15 20 25 30 35 40 45

0 50

-100 0 100

-200 200

freq, GHz

diff2

表(3.1) 變壓器形式 Marchand Balun Summary

3.3.3 本地震盪源與射級輸入級

RF與LO 端我們採用Marchand balun 產生differential 訊號，整 個電路架構如圖(3.20)

圖(3.20) Marchand Balun 技術降頻器電路 Size

Phase difference (S₂₁~S₃₁)

Phase difference (S₂₁~S₃₁)

我們可以看出 Marchand balun 是由兩個四分之一波長Microstrip transformer 所構成，訊號由port1 進去到另一端為開路，耦合到 port2和port3 出去，且為differential訊號，易整合於混頻器RF與 LO端。因為放在吉伯特混頻器的LO與RF端，如果Marchand balun 所 產生的信號Port2 和 Port3 夠平衡，則埠對埠的隔離度S₂₃、S₃₂比較 好，相對的其Magnitude 的要求則沒那麼嚴格，只要LO的功率夠大，

足夠讓Gilbert cell 的電晶體產生混頻的效果即可。

3.3.4 current bleeding技術

於圖(3.21)(a)所示,單平衡混頻器其電壓轉換增益為 ² g R_{m1 L1}

π ^,如要

增加電壓轉換增益要增加I_D1,進而增加g_m1,但是功率消耗(power consumption) 進 而 增 加 , 線 性 度 變 差 , 如 果 我 們 使 用 current bleeding,如圖(3.21)(b)所示,增加一路電流I_BLD, I_D5、I_D6相較於

2

ID、I_D3電流相對變小, I_D1、I_D4兩者都一樣,所以我們就可以增加R_L2, 可以增加電壓轉換增益,在不消耗過多功率而線性度線性度變差的情 況下,於圖(3.20)我們使用主動式負載，來當作current bleeding路 徑來使用。

圖(3.21) (a)單端平衡混波器 (b)current bleeding示意圖

圖(3.24) CG VS LO power 圖(3.25) CG VS RF power

m14=4.52 -19.00m15 RF_power=

m15=3.51 -7.00 m14RF_power=

m14=4.52 -19.00m15 RF_power=

100 200 300 400 500 600 700 800 900

0 1000

圖(3.29) NF VS RF Frequency (fix LO Frequency)

圖(3.28) NF VS LO power

2.42E10 2.44E10 2.46E10 2.48E10 2.50E10

2.40E10 2.52E10

13.5

圖(3.32) Isolation LO to RF 圖(3.33) IIP³ 圖(3.30) NF VS RF & LO Frequency

(fix IF Frequency)

2.42E10 2.44E10 2.46E10 2.48E10 2.50E10

2.40E10 2.52E10

圖(3.31) Isolation LO to IF

16 18 20 22 24 26

圖(3.34) 24GHz 混頻器 die photo

量測結果

RF power (dBm)

-25 -20 -15 -10 -5 0 5 10

conversion gain(dB) ^-20

-15 -10 -5 0

IF freq.(MHz)

0 200 400 600 800 1000 1200

conversion gain(dB)

圖(3.41)量測Isolation LO to RF 圖(3.42)量測Isolation LO to IF RF return loss

<-10dB

<-10dB RF return loss

-40dB

TSMC 0.18um CMOS process RF return loss

<-10dB

<-10dB RF return loss

-40dB

TSMC 0.18um CMOS process

measurement simulation

3.4 結果與討論

由上面模擬與量測結果結果有些差距,被動電路Marchand balun 整合到積體電路中有RF port 不錯的return loss 但是 LO port 的 return loss平飄，整個晶片面積只有1x1 mm²。圖(3.37)表示出在LO Power=-10dB_m有約-4.5

dB

的轉換增益，與模擬圖(3.24)LO power只 需0dB_m相差甚遠,當初模擬把Pad效應大約估計一個電容,但是實際把 layout抽RC帶進去電路再模擬,加上corner case 跑到最差的狀態SS, 我們使用主動式負載,如果整個製程漂移,而使整個特性變差。所以在 很高頻24GHz操作,layout 顯得的很重要,還有Pad效應影響考慮進去, 製程參數的準確度,model 準確度就變的很重要。總歸一句就是做的 不太好,事前應該多把一些不確定因素考慮進來。

第四章

24 GHz

低雜訊放大器

4.1 簡介

LNA在整個通訊架構,通常接在前端,主要提升整個從天線訊號接 收的微弱信號, ,如圖(4.1)所示:

圖(4.1) LNA 功用示意圖

減少整個接收機本身的雜訊對訊號雜訊比的影響,盡可能貢獻少 許雜訊,必須提供足夠的增益(sufficient gain),進而使雜訊對隨後 混頻器或是中頻濾波器(IF Filter)貢獻減到最少,但是也不可設計 太大,這樣會影響到混頻器的線性度,比較容易震盪,一般都設計10dB 到20dB之間,如圖(4.2)所示:

Added noise from LNA

LNA

Re ceiver

SNR BER ,

1

3

1

...

Mixer sys LNA

LNA LNA Mixer

F F

F F

G G G

− −

= + + +

Mixer

LNA

必須擁有一定程度的線性度，避免接收頻帶附近未被射頻濾波器濾 除的強干擾訊號對接收訊號造成影響。此外，低雜訊放大器必須作輸 入端能夠保證可用功率(available power)能傳送到低雜訊放大器, 而輸出端的阻抗匹配,能造成最大功率(maximum power)轉移到負載, 低雜訊放大器的前級通常還會置放一個帶通濾波器，而濾波器的輸 出阻抗通常為

50Ω

阻抗，為了避免不必要的反射造成信號衰減與 訊雜比降低,如圖(4.3)所示:

圖(4.3) 低雜訊放大器前後級匹配

4.2 CMOS 雜訊種類

CMOS 雜 訊 可 分 為 兩 大 類 ： 閃 爍 雜 訊 (flicker noise) 、 熱 雜 訊 (thermal noise),PN接面shot noise正比電流,MOS閘極電流為零,所 以不考慮。閃爍雜訊和頻率成反比，所以又稱為1/f Noise,熱雜訊包 括電阻熱雜訊雜訊、通道熱雜訊i_nd² 、閘級感應熱雜訊i_ng² 與分散閘級熱 雜訊。

4.2.1 閃爍雜訊(flicker noise)

在電晶體中閘級氧化層與矽基板之界面，因為矽晶體將會到達此界

在電晶體中閘級氧化層與矽基板之界面，因為矽晶體將會到達此界

在文檔中 CMOS 24GHz混頻器與低雜訊放大器 (頁 31-0)