CMOS 低雜訊放大器原理

4.3.1 兩埠的雜訊參數(2-port Noise Parameter)

任一雜訊元件,都可等效成串聯電壓源加上並聯電流源沒有雜訊網路,

對於一個兩埠的雜訊元件，其雜訊指數可表示為式子(4-11)

訊指數大於0dB。

(1) 電阻性終端架構(Resistive Termination):

當放大器需要良好的50Ω輸入阻抗時,但不在意輸入功率的損耗,

(2) 轉導終端架構( ¹

gm Termination):

MOS由源級看進去阻抗約等於 ¹

gm ,由汲極看進去的阻抗約等於r_o 此架構為共閘極電路架構如圖(4.12)所示，輸入為源級,因此輸入阻 抗為 ¹

gm ,可以有寬頻的輸入匹配;若適當選擇電晶體元件尺寸與偏 壓電流則可得到50Ω的阻抗,其雜訊指數最小為式子(4.17)用於低 頻 且 忽 略 感 應 閘 極 熱 雜 訊 , 對 於 長 通 道 (long channel)MOS 而 言,γ=2/3,α=1,雜訊指數大於1.66(2.2dB)。但現今的製程受短通道 (short channel)之影響γ >1、α <1,故此架構,雜訊指數至少大於 3(4.7dB)。

圖(4.12) 轉導終端架構 (3)並聯串聯式回授架構(Shunt-Series Feedback):

如圖(4.13)所示,利用串聯並聯電阻負回授對輸入與輸出做阻抗 匹配,一般負回授有降低增益(4-19)看出來跟延展頻寬特性，電阻

min

1 (4-17) (4-18)

m L

F

Gain g R γ

≥ + α

= R

L

V

b

I

ss

V

in

Z

in

回授網路亦產生一熱雜音,於(4-20)在大尺寸MOS其 ²

γ ≈ 3，雜訊指數 F大於1.66(2.2dB),在短通道MOS其γ ≈2，F約大於3(4.7dB)，該電 路的雜訊指數仍然超過原始電晶體的NF_min許多,該架構不需要額

(4)共源極電感退化型架構(Inductive Source Degeneration):

之前描述的三種利用外部電阻達到輸入端阻抗匹配的方法，皆呈現 noisy 電阻在訊號路徑而使得noise figure 衰減,電感與電容元件 皆不會貢獻noise。如此現在提供一個較理想的阻抗匹配電路架構–

阻抗項( ^m) _s

此效應促使輸入端不易匹配至50Ω，為解決該問題可加入L^g電感增 加正的電阻值，由

Z

_in方程式可知，當共振現象發生時則輸入阻抗呈 現一實電阻的特性,因此我們將設計

Z

_in 取實部必須等於 50Ω;電感

L

s需要高 Q 值,通常選擇外接電感器,電感

L

_g都是做到 IC 裡面的螺旋 電感(spiral inductor);圖(4.14)(a)存在穩定度(stability)上有 Miller effect 的問題,C_gd 同常會貢獻的較低頻極點,圖(4.14)(b)

Z

_i

看進去組抗為

m

1

g ,把C_gd 貢獻極點往高頻推,比起(4.14)(a)有比較高 的增益犧牲頻寬,可以較小的功率消耗,但是輸出端被 MOS overdrive 電壓限制住,擺幅大小被壓縮,線性度變的比較較差,疊接組態有加強 阻隔輸出端至輸入端的反向信號,因為

Z

_out 為一很大的組抗,輸出信 號變化除大組抗,對輸入而言為一個微弱的信號。

4.4 24GHz CMOS 低雜訊放大器設計與製作

低雜訊放大器在設計上考量包含:雜訊指數、增益、功率消耗與 足夠的線性度,一般而言,雜訊指數降低ω_T變大造成較大的功率消耗;

設計電晶體尺寸前,先決定的偏壓 DC bias 與V_gs,決定最小雜訊指數;

過小的偏壓會使增益變小而影響整個系統雜訊指數變大; 在一定消 耗功率下決定尺寸 W;再來是阻抗匹配,使用 L 與 C 來匹配。

4.4.1 24 GHz 低雜訊放大器電路的實現

前面圖(4.13)中使用電阻負回授,缺點回授電阻貢獻額雜訊,我們

這次所要實現 24 GHz 低雜訊放大器,如圖(4.15)所示,我們使用兩個 背對背相接(back to back)的共源級放大器,使用一個電感L₄來回授 來延展頻寬降低雜訊 ,再接一級緩衝級放大器作為整個電路的輸出。

圖(4.15) 24 GHz 低雜訊放大器

於圖(4.8)電晶體M₁為輸入級,作為雜訊的匹配,電晶體M₂為增益 的與雜訊指數的匹配; 增加ω_T可以降低雜訊指數,降低C_gs與C_gd 的效 應,才能提升ω_T,所以我們用L₁共振掉M₁的C_gs1,用L₂共振掉M₂的C_gs2, 我們在用L₄共振掉M₁與M₂的C_gd1,2,L₄路徑當作一個負回授,來增加其 穩定度;L 、₁ L₂又可當作一個RF chock,來阻隔RF訊號用,C₁與C₂來當 作一個DC block來阻隔DC訊號,L₁與C₁構成一個輸入匹配,L₃與C₂構 成一個輸出匹配。

沒有電感L₄回授,如圖(4.16)(a)增益與雜訊沒有匹配,(4.16)(b)

V

dd

L

1

L

2

1 Port

C

1

M

1

M

2

L

4

M

3

L

3

C

2

2

Port

使用電感負回授輸入可以匹配,增益也可以被提升,使的雜訊與增益

Noise circle:NF scale 0.05dB G circle:Ga ( 2.6dB )scale 0.2dB

Noise circle: NF_min scale 0.05dB Ga circle :Ga_max( 10.8dB )scale 0.2dB

圖(4.19) noise figure 圖(4.20) 增益S²¹

圖（4.25）24GHz 低雜訊放大器 die photo

表(4.1) 24GHz 低雜訊放大器預計規格表 4.5 24 GHz 低雜訊放大器討論

於圖(4.17)、圖(4.18)看出我們的阻抗匹配都有在-10 dB 以下,

2 11

11 22 21 12

22 11 12 21

1 S ;

S S S S

S S S S

μ = ⁻_∗ Δ = −

− Δ + ,圖(4-22)中其

μ

均大於 1,代表無 條件穩定,高頻時g_m表現沒有低頻好,放大增益只會使非線性項更明 顯,所以使用 cascade 而不使用 cascode 架構,cascode 在相同增益下 會壓縮 3dB 頻寬,線性度也會比較不好。表(4.1)列出 24 GHz 低雜訊 放大器所有模擬結果。

第五章

結論

5.1 24GHz 混頻器與低雜訊放大器結論

本論文利用 TSMC 0.18μm 製程,實現 FMCW 汽車防撞雷達電路,整個 接收端,實作 24GHz 降頻的混頻器與 24GHz 低雜訊放大器。

在第三章,我們實做 24GHz 降頻的混頻器,我們結合 Marchand balun 做一個 differential 訊號,當做 RF 端與 LO 端的輸入,模擬有 4.5dB 轉換增益,但實際量測結果,轉換增益-4.5dB,模擬與量測不近乎相同, 當初在模擬對 PAD 考慮不是很完善,layout 的效應,於高頻 24GHz 效 應更加明顯,MMIC 與 RFIC 設計時候應該要好考慮 PAD 與走線的效應。

於第四章中,我們實做 24GHz 低雜訊放大器,我們利用電感與電容共 振,來抵消寄生效益對雜訊的影響,進而降低雜訊指數,得到增益有 10dB,雜訊指數 3.7dB,符合我們當初預期的規格。

5.2 未來工作

未來我們希望將 24GHz 壓控震盪器(VCO)與 24GHz 電壓放大器(PA), 實做而整合在一顆 IC 裡面,進而實現 SOC 的理念。

參考文獻

[1] 郭建男教授 ，《RF Integrated Circuit Design》，交通大學，2006 年 9 月.

[2] 孟慶宗教授，《 Analysis and Design of Radio Frequency Integrated Circuit 》，交通大學，2006 年 9 月.

[3] 張盛富教授，.《Microwave Engineering(2)》，中正大學,2005 年 9 月.

[4] 張志揚教授，.《Microwave Measurement》，交通大學，2006 年 9 月.

[5] 郭建男教授《High-Frequency Circuit Design and Laboratory》，交通大學，

2007年 3 月.

[6] B. Razavi, “CMOS technology characterization for analog and RF design,”

IEEE J. Solid-State Circuits, vol. 34, pp. 268-276, Mar. 1999.

[7] B. Razavi, RF Microelectronics, Upper Saddle River, NJ: Prentice Hall, 1998.

[8] John Rogers and Calvin Plett, Radio Frequency Integrated Circuit Design, Boston. London, MA: Artech House, April 2003.

[9] D. K. Shaeffer and T. H. Lee, “A 1.5V 1.5-GHz CMOS Low Noise Amplifier,” VLSI Circuits Symp. Dig. Tech. Papers, pp. 32-33, June 1996.

[10] D. K. Shaeffer and T. H. Lee, The Design and Implementation of Low Power CMOS Radio Receivers. Boston, MA: Kluwer, 1999.

[11] B. Razavi, IEEE Fellow, “A 60-GHz CMOS Receiver Front-End,” IEEE Journal of Solid-State Circuits, vol. 41, no. 1, January 2006.

[12] K.-W. Yu, Y.-L. Lu, D.-C. Chang, V. Liang, and M. F. Chang, “K-band low-noise amplifiers using 0.18-um CMOS technology,” IEEE Microw.

Wireless Compon. Lett., vol. 14, no. 3, pp. 106–108, Mar. 2004.

[13] X. Guan and A. Hajimiri, “A 24 GHz CMOS front-end,” IEEE Journal of

Solid-State Circuits, vol.38, Feb. 2004, pp.368-373

[14] S.G Lee and L.K Choi, “Current-reuse bleeding mixer,” Electronics letters, vol.36, no.8, 13^th April 2000.

[15] S. Emami, C. H. Doan, A. M. Niknejad, and R. W. Brodersen, “A 60-GHz down-converting CMOS single-gate mixer,” in Proc. IEEE Radio Frequency Integrated Circuits (RFIC) Symp., Jun. 2005, pp.163–166.

[16] F. Ellinger, L. C. Rodoni, G. Sialm, C. Kromer, G. von Buren, M.L.Schmatz, C. Menolfi, T. Toifl, T. Morf, M. Kossel, and H.

Jackel,“30–40-GHz drain-pumped passive-mixer MMIC fabricated on VLSISOI CMOS technology,” IEEE Trans. Microw. Theory Tech., vol.52, no.5, pp. 1382-1391, May 2004.

[17] H. T. Friis, “Noise Figure of Radio Receivers,” in proc. IRE, vol. 32, pp.419-422, jul. 1994.

[18] T. H. Lee, the design of CMOS radio-frequency integrated circuits, second edition, Boston , MA: Cambridge, 2004

[19] A. A. Abidi, “High-frequency noise measurement on FET’s with small dimensions,” IEEE Transactions in Electron Devices, vol. ED-33, no.11, pp. 1801-1805, Nov. 1986.

[20] Aldert van der Ziel, “Noise in solid-state devices and lasers,” Proceeding of the IEEE, vol. 58, no. 8, pp. 1178-1206, Aug. 1970.

[21] R. P. Jindal, “Noise associated with distributed resistance of MOSFET gate structures in integrated circuits,” IEEE Transactions on Electron Devices, vol. ED-31, no. 10, pp. 1505-1509, Oct.1984

[22] Behzad Razavi, Run-Hong Yan and Kwing F. Lee, “Impact of distributed gate resistance on the performance of MOS devices,” IEEE Transactions

no. 11, pp.750-754, Nov.1994.

[23] “Fundamentals of RF and microwave noise figure measurements,” Aglient Technologies, Palo Alto, CA, Application note 57-1.

[24] H. Samavati, H. R. Rategh and T. H. Lee, “A 5-GHz CMOS Wireless LAN receiver Front-End,” IEEE J. Solid-State Circuits, vol. 35, pp. 765-772, May 2000.

[25] Joy Laskar, Babak Matinpour and Sudipto Chakraborty, Modern Receiver Front-End, Upper Saddle River, MA: John Wiley & Sons, Inc. (US), 2004.

[26] Huei Wang, Shih-Chieh Shin, “18-26 GHz Low-Noise amplifier Using 130- and 90-nm Bulk CMOS technologies”, Symposium on Radio Frequency Integrated Circuits (RFIC), 2005

[27] Shih-Chieh Shin, Ming-Da Tsai, Ren-Chieh Liu, Kun-You Lin, and Huei Wang,” A 24GHz 3.9-dB NF Low-Noise Amplifier Using 0.18um CMOS Technology,” IEEE Microwave and Wireless Components Letters,Vol.15, NO. 7, July 2005

[28] Olivier Dupuis, Xiao Sun, Geert Carchon, Philippe Soussan, Mattias Frendahl, Stefaan Decoutere and Walter Raedt, “24 GHz LNA in 90nm RF-CMOS with High-Q Above-IC Inductors”, Proceedings of ESSCIRC, Grenoble, France, 2005

[29] 張家宏,”Several Active Mixers with an Integrated Passive Balun and the Driving Amplfier for Flip Chip in Millimeter Wave”,交通大學碩士論文,2006 年 6 月.

[30] 邱永明,”Design of 2.4GHz and 5.7GHz CMOS RFICs For IEEE 802.11 WLAN Application”,成功大學碩士論文,2003 年 6 月.

[31] 李建鋒,” 5.25GHz CMOS Differential LNA for WLAN”,中華大學碩士論 文,2003年7月.

[32] 紀震,”LNA and Limiter Circuit Design for Direct Conversion Receiver”, 交 通大學碩士論文,2004 年 9 月.

論文,2004 年 6 月.

[34] T. H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuits,＂

Cambridge University Press,2004

[35] HaoJie Zhan, “THE DESIGN OF 24-GHz CMOS CURRENT-MODE RECEIVER FRONT-ENT, ＂ Nation Chiao Tung University Master Thesis,2006

[36] 柯鈞琳, “Design of CMOS RF IC,＂Chip Implementation Center,July-2007 [37] 顏英杰,”雙頻升頻器與結合被動元件正交相為降頻器”,交通大學碩士論

文,2007 年 7 月.

在文檔中 CMOS 24GHz混頻器與低雜訊放大器 (頁 67-0)