CMOS 24GHz混頻器與低雜訊放大器

國

立

交

通

大

學

電機學院 IC 設計產業研發碩士班

碩

士

論

文

CMOS 24GHz 混頻器與低雜訊放大器

之設計與實作

The Design Of CMOS 24GHz Mixer and Low Noise Amplifier

研 究 生：呂永旭

指導教授：鍾世忠 教授

CMOS 24GHz 混頻器與低雜訊放大器

之設計與實作

The Design Of CMOS 24GHz Mixer and Low Noise Amplifier

研 究 生：呂永旭 Student：Yong-Xu Lui

指導教授：鍾世忠 Advisor：Dr. Shyh-Jong Chung

國 立 交 通 大 學

電機學院 IC 設計產業研發碩士班 碩 士 論 文

A Thesis

Submitted to College of Electrical and Computer Engineering National Chiao Tung University

in partial Fulfillment of the Requirements for the Degree of

Master in

Industrial Technology R & D Master Program on IC Design

June 2007

Hsinchu, Taiwan, Republic of China

CMOS 24GHz 混頻器與低雜訊放大器之設計與實作 學生：呂永旭 指導教授：鍾世忠博士 國立交通大學電機學院產業研發碩士班 摘 要 本論文研製之本論文提出操作頻率在 24 GHz 射頻前端接收器，經由國家晶 片系統設計中心(CIC)委託台灣積體電路製造股份有限公司(TSMC)以 0.18μm 互 補式金氧半導體製程技術來實現。此射頻前端接收器包含的電路有 24GHz 的降頻 混頻器與 24GHz 低雜訊放大器。24GHz 的降頻混頻器已經被完整的設計、製造與 量測完成而 24GHz 低雜訊放大器尚在量測中。 24GHz 的降頻混頻器量測結果顯示，模擬時候可以有 4.5dB 的轉換增益,因 為佈局的模擬的疏失,使得轉換增益只有-4.5dB,不然預期。24GHz 低雜訊放大器 模擬有 10dB 的增益與 3.7dB 雜訊指數,於 0.8V 低電壓操作,消耗電流 9.4mA。 i

The Design Of CMOS 24GHz Mixer and Low Noise Amplifier

student：Yong-Xu Lui Advisors：Dr.Shyh-Jong Chung

Industrial Technology R & D Master Program of Electrical and Computer Engineering College

National Chiao Tung University

ABSTRACT

In this thesis , we focus on 24GHz RF CMOS Mixer and Low Noise Amplifier has been proposed and fabricated in a 0.18μm CMOS technology supported by Taiwan Semiconductor Manufacturing Company via Chip Implementation Center(CIC). The 24GHz RF CMOS Mixer is completely designed, fabricated and measured, 24GHz Low Noise Amplifier is measuring.

In 24GHz Mixer ,we implemented Marchand Balun by using TSMC 0.18μm CMOS technology process. measured results exhibit that the Mixer can operate well at 24-GHz frequency range. But is doesn’t achieve adequate performance due to the oversight of layout. In 24GHz Low Noise Amplifier ,we implemented cascade two Common Source stages by using TSMC 0.18μm CMOS technology process.

誌謝

能畢業,感謝的人真的很多,從以前什麼都不懂,首先我要感謝我的指導教 授鍾世忠博士,感謝他的敦敦教誨,學長峰哥、均富教導微波的理論跟知識, 還有箐偉學姊的幫助,小阿信學長不斷嘴砲,讓我有學習的欲望。 再來我要感謝 IC 組清標、佩宗學長、VCO 達人敦智學長、超級塞亞人源 哥、LNA 達人煥能學長、能力跟做人一樣好的 useful、只會找喝酒彥祈、 顯鴻、克強、淑君、泓偉、清文、小巴、建宏、梅林、小花、小圓、阿雷、 小馬、………。 特別感謝豪傑、約廷、冠璋、聖哲,由於你們的幫助,讓我學習很多,專業 的知識,量測幫忙,真是感謝了。 最後我要感謝我的家人,我的父母親,就是有妳們的支持,我才能完成學 業。 ,

i i i

目錄

摘要(中文)...i 摘要(英文)...ii 誌謝...iii 目錄...iv 圖目錄...vi 表目錄... xi 第一章 導論...1 1.1 研究動機...2 1.2 論文組織...3 第二章 射頻參數介紹...5 2.1 射頻電路設計規格與需求...6 2.2 高頻重要參數...9 2.3 雜訊指數...18 2.4 靈敏度...18 2.5 動態範圍...19 2.6 串接系統...20 iv

第三章 24GHz 混頻器...22

3.1 簡介...23

3.2 主動混波器的原理...24

3.3 24GHz CMOS Marchand balun 設計與實現...30

3.4 結果與討論...45 第四章 24GHz 低雜訊放大器...46 4.1 簡介...47 4.2 MOS 雜訊種類...48 4.3 CMOS 低雜訊放大器原理...54 4.4 24GHz CMOS 低雜訊放大器設計與製作...60 4.5 24 GHz 低雜訊放大器討論...64 第五章 總結...66 5.1 24GHz 混頻器與低雜訊放大器結論...67 5.2 未來工作...67 參考文獻...68 v

圖目錄

圖(1.1) 24GHz FMCW 汽車防撞雷達電路...4 圖(2.1) 非線性系統之輸出與輸入關係...11 圖(2.2) BJT 輸出電流對輸入電壓關係...12 圖(2.3) CMOS 轉導對輸入電壓關係...12 圖(2.4) 信號經過非線性系統的輸出...13 圖(2.5) 1

dB

抑制點之示意圖...14 圖(2.6) 交互調變乘積項之頻譜示意圖...17 圖(2.7) IIP₃之示意圖...17 圖(2.8) IIP₂之示意圖...17 圖(2.9) 雜訊指數示意圖...18 圖(2.10) 動態範圍之示意圖...20 圖(2.11)串接非線性系統示意圖...20 圖(3.1) 混頻操作示意圖...24 圖(3.2) 混頻頻譜示意圖...24 圖(3.3) 單端平衡混頻器混頻示意圖...25 圖(3.4) 單端平衡混頻器架構圖...26

圖(3.5) 轉導級之 CS 及 CG 架構...26 圖(3.6) LO 差動對 LO 輸出方波信號...27 圖(3.7) 雙平衡式混頻器...28 圖(3.8) Balun 示意圖...31 圖(3.9) Marchand Balun 架構圖...32 圖(3.10) Marchand Balun S11分析...32 圖(3.11) Marchand Balun S22分析...33 圖(3.12) Marchand Balun S33分析...33 圖(3.13) Marchand Balun S21分析...34 圖(3.14) Marchand Balun S31分析...34 圖(3.15) Marchand Balun S23分析...35 圖(3.16) Marchand Balun S32分析...35 圖(3.17) 變壓器形式 Marchand balun...36 圖(3.18) 輸入返回損耗(S11)與 Magnitude(S21 & S31) ...37 圖(3.19) phase difference(S21-S31) ...37 圖(3.20) Marchand Balun 技術降頻器電路...38 圖(3.21) (a)單端平衡混波器(b)current bleeding示意圖...40

圖(3.22) RF port return loss...40

圖(3.23) LO port return loss...40 圖(3.24) CG VS LO power...41 圖(3.25) CG VS RF power...41 圖(3.26) CG VS RF Frequency...41 圖(3.27) CG VS IF Frequency...41 圖(3.28) NF VS LO power...41

圖(3.29) NF VS RF Frequency (fix LO Frequency)...41

圖(3.30) NF VS RF & LO Frequency (fix IF Frequency) ...42

圖(3.31) Isolation LO to IF ...42 圖(3.32) Isolation LO to RF...42 圖(3.33) IIP3...42 圖(3.34) 24GHz 混頻器 die photo...42 圖(3.35)量測 RF port RL...43 圖(3.36)量測LO port RL...43 圖(3.37) 量測CG VS LO power...43 圖(3.38) 量測 CG VS RF power...43 圖(3.39)量測 CG VS RF Frequency...43 圖(3.40)量測 CG VS IF Frequency...43 viii

圖(3.41) 量測 Isolation LO to RF...44 圖(3.42) 量測 Isolation LO to IF...44 圖(4.1) LNA 功用示意圖...47 圖(4.2) LNA、Mixer 串接系統示意圖...47 圖(4.3) 低雜訊放大器前後級匹配...48 圖(4.4) (a)氧化層－矽界面的不連接鍵結(b)閃爍雜訊頻譜...49 圖(4.5) 閃爍雜訊之轉折頻率...50 圖(4.6) MOS 電晶體通道熱雜訊模型...51 圖(4.7) 閘級感應熱雜訊 2 ng i 示意圖...52 圖(4.8) MOSFET 之分佈閘極電阻...54 圖(4.9) 利用 layout 技巧降低分佈閘極電阻...54 圖(4.10) 以電壓源電流源表示雜訊示意圖...54 圖(4.11) 電阻性終端架構...56 圖(4.12) 轉導終端架構...57 圖(4.13) 並聯串聯式回授架構...58 圖(4.14) (a)電感退化型架構(b)疊接電感退化式架構...59 圖(4.15) 24 GHz低雜訊放大器...61 圖(4.16) 電感回授比較...72 ix

圖(4.17) 輸入return loss...62 圖(4.18) 輸出return loss...62 圖(4.19) noise figure...63 圖(4.20) 增益S21...63 圖(4.21) 隔離度S12...63 圖(4.22) 穩定度μ...63 圖（4.23） P1dB ...63 圖（4.24）IIP3...63 圖（4.25）24GHz 低雜訊放大器 die photo...64 x

表目錄

表(3.1) 變壓器形式 Marchand Balun Summary...38

表(3.2) 24GHz 混頻器 Summary...44

第一章

導論

1.1 研究動機

近幾年來，隨著經濟的快速發展及科技的進步，許多傳統的運輸 系統透過先進科技的協助，獲得了有效的改善，然國家經濟生產力與 競爭力的日益提昇，人民對於交通的安全更趨重視。國內近十年進行 的捷運、高速鐵路、高速公路網等重大交通建設，無不為了要讓人們 享受更便捷、安全、舒適的交通服務。不過由於工商行業的發展快速， 雖然政府積極開路建橋，但車輛事故率並未因道路狀況改善而降低， 追就原因，大部分的交通事故都係人為操作不當所導致，例如酒後駕 車、超速行駛等。因此新世紀的交通運輸觀念除了強調快捷性、舒適 性外，安全性更需額外加強，且應該是首要重點。所以世界許多先進 國家與各大車廠都將車輛的安全問題看成是重要的民生課題，並積極 地尋求如何將先進的科技運用在車輛上以提昇車輛行駛時的安全性 能，以求能夠減少事故以及傷亡。如何利用高科技來輔助駕駛人在有 危險情況發生時，能即時提醒駕駛者採取適當應變措施，以盡量降低 駕駛人行為不當或突發危險狀況所導致的意外事故，便成為智慧型運 輸系統(ITS)領域中重要的研究課題之一，而世界各國正積極發展之 汽車防撞雷達系統正是能改善交通問題之有效方法。

車輛週遭的動態狀況，如其他車輛、行人、或路上障礙物的相對位置、 速度與加速度等訊息，並適時通知駕駛人採取必要措施（如加速、減 速或保持車道等），以防止發生撞擊，增進車輛駕駛的安全性與舒適 度。根據研究，駕駛人如能多 0.5 秒之反應時間，則車輛追撞之機率 可減少 60%；而如能再多 0.5 秒，則追撞機率可減少剩下 10%。汽 車防撞系統的作用即在利用先進的電子設備，爭取架駛人的反應時 間。 在射頻晶片上的製程技術上,CMOS 製程的成本較低而且有極佳的整 合的能力,CMOS 製程整合在同一顆晶片上,必定是一種趨勢。 而本篇論文使用 TSMC CMOS 0.18 μm 來實現 24 GHz 整個調頻連續

波(Frequency-Modulated Continuous Wave;FMCW)汽車防撞雷達電路

接收端的前端。

1.2 論文組織

本篇論文所要實現是 24GHz FMCW 汽車防撞雷達電路,如圖(1.1)將

採用 CMOS 製程技術來設計 24GHz 降頻混波器(Mixer)與 24GHz 低雜訊

放大器(low noise amplifier ; LNA),第二章我們先對一些高頻參數

做介紹,第三章我們先討論一些混波器的原理與設計流程跟考量,第

四章我們在探討低雜訊放大器(LNA)的原理與設計的流程與考量,第

圖(1.1) 24GHz FMCW 汽車防撞雷達電路, LPF 24 GHz LNA 24 GHz Mixer

AGC

DSP

Linear ramp controller 24 GHz VCO 24 GHz PA BPF

第二章

2.1 射頻電路設計規格與需求

整個 RF 接收發機可以分成

前端（Front-end）

-switch ,duplexer.

接收機（Receiver）

- LNA , Mixer,Variable Gain Amplifier (VAG).

- Balun,SAW filter,baseband filter.

發射機(Transmitter)

-PA,Pre-amplifier,Mixer.

頻率合成器(Frequency synthesizer)

-Phase-locked loop (integer-N ,fraction-N).

-Phase/Frequency detector(PFD),VCO ,divider.

整個接收發機我們會考量特性如下

接收機(Receiver)考慮:

我們在來對接收機的考量做個簡單的介紹:

(1) Noise figure

(2) Sensitivity

(3) Maximum received power

(5) Receiver Power Gain

(6) AGC range

(7) RSSI range

(8) Image Rejection ratio

(9) Selectivity

(10) Constellation Error , EVM

發射機(Transmitter)考慮:

(1) Output power

(2) P_1dB

(3) IP₃

(4) Spurious Emission

(5) Constellation Error, EVM

(6) Two-Tone intermodulation Distortion

(7) Phase noise 我們再對整個射頻電路元件所需考量特性參對做個介紹

濾波器(filter)

(1) 中心頻率(center frequency) (2) 回波損耗(return loss) (3) 差入損耗(insertion loss)

(4) 3dB 頻寬(3dB band width)

(5) 截止頻帶抑制(band rejection)

(6) 波型因子(shape factor)

低雜訊放大器 (low noise amplifier ; LNA)

(1) 雜訊指數（noise figure ; NF）

(2) 增益（gain）

(3) 輸入與輸出回波損耗(input and output return loss)

(4) 隔離度 (isolation)

(5) 輸入三階交叉點(Third - order Input Intercept Point ; IIP₃)

(6) 輸入 1dB 壓縮點 (input 1dB compression point ;IP_1dB)

(7) 穩定係數 (stability factor;μ)

混頻器 (mixer)

(1) 轉換增益（conversion gain） (2) 雜訊指數(NF) (3) 三階交叉點(

IP

3) (4) 1dB 功率飽和點（P_1dB）

(5) 頻率與頻寬 (frequency and bandwidth):

(6) 本地振盪功率（LO power）:

(8) 鏡像消除 (image-rejection)

功率放大器（power amplifier）

(1) 輸出功率(output power)

(2) 輸出 1dB 功率飽和點(OIP_1dB)

(3) 輸出三階交叉點(OIP₃)

(4) 增益與增益平坦度(gain and gain flatness)

(5) 功率增加效率(power added efficiency ; PAE)

(6) 鄰近通道功率比例(adjacent channel power ratio ; ACPR)

(7) 錯誤向量幅度(error vector magnitude ; EVM)

(8) 頻寬(bandwidth ; BW)

(9) 穩定係數(stability factor; μ)

電壓控制振盪器（voltage control oscillator ;VCO）

(1) 相位雜訊(phase noise)

(2) 輸出功率(output power)

(3) 功率消耗(power consumption)

(4) 頻率可調範圍(frequency turn range)

(5) 品質因素(figure of merit ;FOM)

2.2 高頻重要參數

與頻率的轉換(frequency conversion),最主要的設計能夠處理大的 範圍,其中包含兩個重要的因素: -失真(distortion):最大訊號的水平. -靈敏度(sensitivity):最小可以檢測(detectable)的信號的水平. 重要因素分別分別包括在線性(linear)系統、非線性(nonlinear)的 系統線性度(linearity)產生失真(distortion)、雜訊(noise)靈敏度 及動態範圍(dynamic range)、交互調變(intermodulation)做描述。 2.2.1 線性度（linearity) 在一線性系統(linear system)輸出等比例對應到輸入,輸入關係如 下式，則稱此系統為線性系統。

( )

( )

y t

= ∗

a x t

( )

x t

Linear

System

其中x t

( )

、y t

( )

非別為此系統輸入與輸出，a為相關比例常數。當系 統有數個輸入時，則系統輸出為

( )

( )

( )

( )

( )

( )

( )

1 2 1 2 n n y t a x t x t x t y t y t y t ⎡ ⎤ = ⋅_⎣ + + + _⎦ = + + + L L 當系統為非線性系統(nonlinear system)，則輸入與輸出關係近似我 們用下式來表示

( )

( )

2

( )

3

( )

1 2 3 y t ≈ ⋅a x t + ⋅a x t + ⋅a x t + L (2-1)

示意圖如圖(2.1)所示。 圖(2.1) 非線性系統之輸出與輸入關係 幾乎所有的主動元件(active device)都是非線性的,而ㄧ個線性的 系統不足以表示電路小訊號跟大訊號的系統響應,觀察 BJT 或 CMOS 放 大器電路(amplifier circuit)中的大訊號分析，電路通常會顯示一 非線性輸入與輸出關係，如圖(2.2)所示,BJT 輸入電壓V_in對應輸出電 流I_c關係,如式子(2-2)I_c做泰勒級式(Taylor polynomial)展開。如 圖(2.3)所示 CMOS 輸入電壓V_in對轉導Gm(transcoductance)關係,如 式子(2-3)I_D做泰勒級式展開。

( )

( )

2 3 1 2* ( ) 3( ) ( ) ... y t = ∗a x t +a x t +a t x t +

amplifier circuit

( )

x t

c

I

in

V

in BQ s

V

=

V

+

v

log I

BE

V

BE T V V C CO

I

=

I

e

圖(2.2) BJT 輸出電流對輸入電壓關係 圖(2.3) CMOS 轉導對輸入電壓關係 2.2.2 諧波（Harmonics） 在式子(2-1)中假設輸入x t

( )

=Acosωt,帶入(2-1)可得: (2-4) 2 3 2 3 2 3 ' '' 2 3

( )

...

... ( 2

3)

2 !

3 !

D S D S D S d s g s g s g s g s g s g s m m m g s g s g s

I

I

I

i

v

V

V

V

V

V

V

G

G

G V

V

V

⎧

_∂

_∂

_∂

⎫

⎪

⎪

=

_⎨

+

+

+

_⎬

∂

∂

∂

⎪

⎪

⎩

⎭

⎧

⎫

=

_⎨

+

+

+

_⎬

−

⎩

⎭

2 3

1

1

1

1

... (2 2)

2!

3!

BQ in S T T T V V V V V V c CO co CQ s s s T T T

I

I e

I e

e

I

v

v

v

V

V

V

=

=

⎧

⎫

=

_⎨

+

+

+

+

_⎬

−

⎩

⎭

2 2 3 3 1 2 3 2 3 1 2 3 3 3 2 2 3 3 2 2 1

( ) cos( ) cos ( ) cos ( ) ...

1 cos( ) 3cos( ) cos(3 )

= cos( ) ...

2 4

3

= ( ) cos( ) cos(2 ) cos(3 ) ....

2 4 2 4 y t a A t a A t a A t t t t a A t a A a A a A a A a A a A a A t t t ω ω ω ω ω ω ω ω ω ω = + + + + + + + + + + + + +

在（2-4）中的輸出訊號頻率包括ω、2ω及3ω。其中第一項稱作直流

項(DC term)，ω項稱作基頻項(fundamental term)，而2ω與3ω等高

階項稱作諧波項(harmonics terms)。ㄧ般來說諧波項通常小於基頻 項,如圖(2.4)所示,對信號的影響有限，但隨著輸入訊號的增強，也 相對增強了諧波訊號的振幅而間接影響到接收機接收訊號的能力，因 此，如何去抑制諧波訊號對系統所造成的影響是相當重要的。 圖(2.4) 信號經過非線性系統的輸出 2.2.3 1dB 增益壓縮點（1dB Gain Compression） 線性系統，電路的增益應為一固定值，也就是輸入功率與輸出功率 的曲線關係應為一直線，而接收機之非線性系統中,因為所有的主動 元件都是非線性，並非隨著輸入功率的增加，輸出功率而增加，而會 漸漸趨近飽和,使得輸出功率與輸入功率不再是固定的直線關係，而 有所改變，因此當輸入訊號振幅逐漸增加時，其系統增益將遭到抑制 或稱飽和此現象稱作增益抑制。為了瞭解增益抑制程度，因此當輸出

ω

3 3

3

4

a A

DC

ω

2

ω

3

ω

A

Memoryless

Nonlinearity

1

a A

2

0.5a A

2

0.5a A

3

0.25a A

0

小訊號電壓增益與線性輸出差1dB時輸入訊號大小，定義為1dB抑制 點（1dB compression point）,其示意圖如圖(2.5) 圖(2.5) 1

dB

抑制點之示意圖 計算 1

dB

抑制點，可由式子（2-4）得知關係如下 整理式子(2-5)可得 2.2.4 交互調變（Intermodulation;IMD） 當非線性系統之輸入訊號為兩不同頻率之弦波訊號時，則輸出訊號 通常會產生與輸入諧波項不同頻率的成分。此現象稱作交互調變，是 由 兩 個 不 同 頻 率 的 訊 號 作 混 波 （ mixing ） 。 假 設 輸 入 訊 號 為

1dB

(

)

in m

P dB

,1 in dB

P

,1 out dB

P

(

)

Gain dB

2 1 3 1 1

3

20 log

20 log

1

4

dB

a

a A

a

dB

⎡

₊

⎤

₌

₋

⎢

⎥

⎣

⎦

(2-5） 1 1 1 3 3

0.145

0.381

dB

a

A

a

α

α

−

=

=

(2-6）

( )

1cos 1 2cos 2 x t =A ω t+A ω t，則非線性系統輸出訊號為 (2-7） 展開（2-7）可得交互調變之後的各個頻率項如下 3 2 1 2 1 1 3 1 3 1 2 1 3 2 1 2 3 2 3 2 1 2 3 3 , cos 4 2 3 3 cos 4 2 a A a A a A A t a A a A a A A t ω ω ω ω ω ⎛ ⎞ = ⇒ _⎜ + + _⎟ ⎝ ⎠ ⎛ ⎞ +_⎜ + + _⎟ ⎝ ⎠ (2-8）

(

)

(

)

1 2 a A A2 1 2cos 1 2 t a A A2 1 2cos 1 2 t ω ω ω= ± ⇒ ω ω+ + ω ω− (2-9）

(

)

(

)

2 2 3 1 2 3 1 2 1 2 1 2 1 2 3 3 2 cos 2 cos 2 4 4 a A A a A A t t ω= ω ω± ⇒ ω ω+ + ω ω− (2-10）

(

)

(

)

2 2 3 2 1 3 2 1 2 1 2 1 2 1 3 3 2 cos 2 cos 2 4 4 a A A a A A t t ω= ω ω± ⇒ ω ω+ + ω ω− (2-11） 而(2.8)～(2.11)之交互調變項中，值得注意的為第三階相互調變項 1 2 2ω ω− 與2ω ω₂− ₁。因為當系統兩輸入訊號頻率ω₁、ω₂相當接近時， 1 2 2ω ω− 與2ω ω₂− ₁值將會非常地接近基頻訊號ω₁、ω₂。 交互調變在射頻系統中是個相當麻煩的問題。如圖(2-5)，三階交互

調變(third-order IMD)掉入我們想要頻帶(wanted band)內,假如有

一個很弱的通道訊號伴隨著很強的兩個干擾，經由一個非線性系統

（如低雜訊放大器），則經過交互調變之後可能產生不想要的第三階

乘 積 項 落 在 感 興 趣 的 頻 帶 上 。 如 此 具 爭 議 性 的 第 三 階 交 互 調 變

(third-order intermodulation,IMD3)，會與基頻項相交於一點，在

此定義為第三階交叉點（third intercept point），也稱作IP₃，示

意圖如圖(2.6)所示,如果在 low IF 或是寬頻的接收機架構下就要考

( )

(

)

(

)

(

)

2 1 1 1 2 2 2 1 1 2 2 3 3 1 1 2 2

cos cos cos cos

cos cos y t a A t A t a A t A t a A t A t ω ω ω ω ω ω = + + + + +

慮IP₂（Second intercept point），那一項在也不是離我們想要的 頻段很遠了,示意圖如圖(2.7)所示。 令（2-7）之輸入訊號振幅大小A₁=A₂ = A，可推導出簡單的IP₃表示 式。因此輸出可簡化為

( )

(

)

(

)

2 2 1 3 1 1 3 2 3 3 3 1 2 3 2 1 9 9 cos cos 4 4 3 3 cos 2 cos 2 4 4 y t a a A A t a A A t a A t a A t ω α ω ω ω ω ω ⎛ ⎞ ⎛ ⎞ =_⎜ + _⎟ +_⎜ + _⎟ ⎝ ⎠ ⎝ ⎠ + − + − + L （2-12） 假設 2 1 3 9 4 a  α A ，由定義可知，當基頻訊號振幅與第三階交互調變項 振幅相同時即為IP₃，則 3 1 3 3 3 3 4 IP IP a A = a A (2-13） 則輸入之第三階攔截點IIP₃為 1 3 3 4 3 IIP a A a = (2-14） 而輸出之第三階交叉點OIP₃為a A_{1 IIP3} 同理可得輸入第二階交叉點IIP₂為 1 2 2 IIP a A a = (2-15） 而輸出之第二階交叉點OIP₂為a A_{1 IIP2} 1 2 3 2 1 2 1 3 1 2 2 2 3 2 1 2 1 2 3 3 3 3 2 1 3 1 2 9 , 4 3 2 , 2 2 2 4 3 2 3 , 3 4 4 A A A a A a A a A a A a A a a A A ω ω _{ω ω} ω ω ω ω ω ω ω ω ⎧ _{⇒ +} ⎧ ⎪ ⎪ ± ⇒ ⎪ ⎪ ⎪ _{⇒ ⇒} ⎪ _{± ⇒} ⎨ ⎨ ⎪ ⎪ ⎪ _⇒ ⎪ _{± ⇒} ⎪ _⎪⎩ ⎩ 假設 ＝ ＝

-Second order IMD

比較IP_1dB抑制點與IIP₃之間的關係

(

)

(

)

3 9.6 1dB IIP dBm ≈ dB+IP dBm (2-16） 圖(2.6) 交互調變乘積項之頻譜示意圖 圖(2.7) IIP₃之示意圖 圖(2.8) IIP₂之示意圖 1

ω

ω

₂ S

ω

ω ω2− 1 1

ω

ω

₂ S

ω

2 1 2ω ω− 1 2 2ω ω− 1 2 ω ω+ 2 2ω 1 2ω 3ω₁3

ω

₂ Wanted signal Memoryless Nonlinearity 3 1 2 3

3

2

4

a A

ω ω

− →

3 1 2 1 3 4 , 9 a A a A

ω ω

→ + 3

IIP

(

)

in m

P

dB

3

OIP

(

)

out m

P

dB

3 1 2 1 3

4

,

9

a A

a A

ω ω

→

+

2 1 2

a A

2

ω ω

+

→

(

)

out m

P

dB

2

OIP

2

IIP

P

in

(

dB

m

)

2.3 雜訊指數（Noise Figure ;NF） 射頻訊號自天線接收時相當微弱，因此設計者必須謹慎地設計射頻 前置（RF front-end）電路，以將電路貢獻之雜訊降至最低。因此在 通訊系統中表達此雜訊程度的參數稱作雜訊指數(noise factor ;F) ,雜訊指數表示訊號雜訊比(signal-to-noise ratio;SNR),經過電路 降低的程度，如圖(2.8)所示。而雜訊指數定義為系統在輸出端總雜 訊功率與輸入訊號源在輸出端造成的雜訊功率比，表示如(2-17) 圖(2.9) 雜訊指數示意圖 (2-17) 2.4 靈敏度（Sensitivity） 系統的靈敏度定義為系統可偵測到的最小（輸入）訊號準位。最小

可偵測訊號（Minimum detectable signal）最小可偵測訊號功率可

表示成

,min 10 log min

in RS P =P +NF+ B+SNR (2-18) 0 1 10log ( ) ( ) 1 i o add i add i SNR F NF F dB SNR

N Total ouput noise power

N G N N

N ouput noise power due to input source

= ≥ ⇒ = = + → + = / i i i SNR = S N SNRo = So/No 2 s

v

Noise

circuit

s

R

Si , Ni

G B N

, ,

add So,No

其中P_RS為訊號源阻抗貢獻之雜訊功率、NF為系統雜訊指數、B為訊 號通道頻寬、SNR_min為最小可偵測之訊雜比。(2-18)前三項之總和為 系統貢獻的雜訊，也稱作雜訊底層（noise floor）。對於射頻系統 而言，系統訊號源阻抗通常為50Ω，因此訊號源阻抗貢獻之功率可表 示成 4 1 4 174 / @ s s R s kTR P kT R dBm Hz room temperature = = = − (2-19) 可簡化成

,min 174 / 10 log min in P = − dBm Hz+NF+ B+SNR (2-20） 由（2-20）可得知，Pin,min為頻寬之函數。因此，對於射頻接收機而言， 通常為窄頻通道系統，故將非常敏感。 2.5 動態範圍（Dynamic Range） 動態範圍定義為電路提供合理訊號品質下，可容忍最大輸入準 位與系統可接受最小輸入訊號準位之比例。如圖(2.9)所示，對功率 放大器(PA)而言,功率的範圍限制最低在雜訊底層，最高到１dB 壓縮

點此範圍稱為線性動態範圍(linear dynamic range;LDR)。對低雜訊

放大器(LNA)與混波器(Mixer)而言,範圍限制最低到雜訊底層,最高

到最大的功率水平意指 IMD 點,IMD 點已經變的不可接受,此範圍稱為

(2-21),示意圖如圖(2.9)所示: 圖(2.10) 動態範圍之示意圖 3 / 2 - ( min) 3 174 10 log IIP dBm Hz P F SFDR F SNR F NF B + = + = − = + + (2.21) 2.6 串接系統（Cascaded Stages） 2.6.1 非線性之串接系統 兩非線性系統串接在一起,輸入輸出關係如圖(2.10)所示 圖(2.11)串接非線性系統示意圖 由圖（2.10）可整理得非線性系統串接後之IIP₃

Noise Floor

out

P

(

LDR

)

in

P

(

SFDR

)

( ) ( )

2

( )

3

( )

1 1 2 3

...

y t ax t a x t a x t

=

+

+

+

y t by t b y t b y t2

( )

= 1 1

( )

+ 2 12

( )

+ 3 13

( )

+...

( )

x t

-

y t

1

( )

y t

2

( )

1

Non linear

System

-2

Non linear

System

（2-22） 非線性系統串接後之 IIP₂ （2-23） 因此可推想得知，在後級電路將主導著整個系統之線性度。 2.6.2 雜訊之串接系統 當系統為一 N 級串接，則總雜訊指數可表示成 (2-24） 由（2-24）顯示越前級增益增加，整個系統雜訊指數會下降。換句 話說，系統前級主導著總雜訊指數。因此可推想得知，在接收機前級 電路之低雜訊放大器將主導著整個系統之雜訊指數。 2 2 2 1 1 1 2 2 2 2 3, 3,1 3,2 3,3

1

1

...

IIP t IIP IIP IIP

a

a b

A

=

A

+

A

+

A

+

1

2 , 2,1 2 ,2

1

1

IIP t IIP IIP

a

A

=

A

+

A

Ni

1

No

1

G

F

2 2 G F 3 2 4 1 1 1 2 1 2 3

1

1

1

1 (

1)

...

sys

F

F

F

F

F

G

G G

G G G

−

−

−

= +

− +

+

+

+

第三章

24GHz 混頻器

3.1 簡介

混波器在接收機中,扮演一個很重要的角色。在本章節我們用

Marchand balun 產生雙端的訊號分別置於 LO 與 RF 端,ㄧ般而言,RF

與 LO 端 differential 輸入相位差 180 度,差動輸出很重要,這樣可以

抑制偶次項諧波(even order harmonic),而 Gilbert-cell 為雙平衡

混波器(doubly-balance Mixer),其優點具有轉換增益(conversion

gain;CG),相較被動而言,需較低的 LO power,好的 RF 對 LO、LO 對 RF、

LO 對 IF 的隔離度(isolation),對混波器的隔離度會有相當的影響。 依據不同系統需求,需要好的線性度,採用被動(passive)混波器;如 需要的增益與隔離度,採用主動式(active)混頻器來分擔整體接收系 統上各級電路的增益負擔;LO 漏 RF 的訊號將經低雜訊放大器洩露至 天線(antenna)端,因而輻射(radiation)或是造成電路直流工作點的 偏移(DC offset)，甚而反射回混頻器和 LO 訊號混頻造成自我混頻 (self-mixing);倘若 LO 對 IF 隔離度不佳，則 LO 洩漏訊號將後級的 電路推向飽和;所以本論文採用雙平衡式混頻器的架構以減少隔離度 所造成不良之影響且提高電路增益。另外，混頻器的雜訊指數並不是 很要求，因其前級為低雜訊放大器能有效降低整體系統雜訊指數。

3.2 主動混波器的原理 3.2.1 混頻(mixing)的原理 混波器為一種頻率轉換的的元件,利用輸出入訊號之間非線性關係 關係條件，而 MOSFET 其輸入與輸出訊號的關係呈現平方律的條件下, 其操作方式,如圖(3.1)所示, 將 RF 與 LO 兩輸入結合，再經由此元件 的非線性特性產生多次項階諧波，並取出其二階交互調變項後，經過 一個頻率選擇濾波器輸出為式子(3-1),濾除我們不想要的訊號,即可 獲得升頻或降頻之訊號,如圖(3.2)所示。

cos RF RF RF S = A ω t cos LO LO LO S = A

ω

t

RFin

IFout

Local oscillator

output

Channel Filter

[

]

1

cos(

)

cos(

)

2

IF RF LO RF LO RF LO

S

=

A A

g

ω

−

ω

t

+

ω

+

ω

t

RF

ω

ω

_LO

ω ω

RF

−

LO

ω

RF

+

ω

LO (3-1) 圖(3.1) 混頻操作示意圖 圖(3.2) 混頻頻譜示意圖

3.2.2 單端平衡混頻器(signal-balance mixer) 單端平衡式混波器因為乘法而產生混頻(frequency mixing)功能, 如圖(3.3)所示,使用開關(switch)實現乘法器 圖(3.3) 單端平衡混頻器混頻示意圖 RF 訊號V_RF( )t 輸入,分成兩路徑,由 LO 信號s t( )來當作一個開關,輪 流切換這兩路,LO 信號可以視為方波,經過兩信號相乘得到我們想要 的信號,如式子(3-2)所示:

RF

1

+

1

−

LO

IF

[

]

{

[

]

0 0 0 4 1 1

( ) sin sin 3 sin 5 ...

3 5 ( ) cos ( ) ( ) 1 sin( ) sin( ) 1 sin(3 ) sin(3 ) 3 1 sin(5 ) sin( 5 R F R F R F IF R F R F R F L O R F L O R F L O R F L O R F L O s t t t t V t V t V t s t V V t t t t t ω ω ω π ω ω ω ω ω π ω ω ω ω ω ω ⎛ ⎞ = _⎜ + + + _⎟ ⎝ ⎠ = = = − + + + − + + + − + g

[

5ω_{R F} +ω_{L O})t

]

+...} _(3-2)

我們以 CMOS 單端平衡混頻器為例,如圖(3.4),電路末端電流源,

當做轉導級(transconducer stage),將VRF轉成IRF

,

轉導級可以用共

源級(Common Source;CS)或是共閘級(Common Gate;CG)放大器來實現,

如圖(3.5)。 圖(3.4) 單端平衡混頻器架構圖

(a)

CS

(b)

CG 圖(3.5) 轉導級之架構

Vdd

L R L R -IF V + 2 M M3 LO

v

+

vLO− DC RF

I

+

i

RF

i

1

M

s

Z

BB

V

bias

R

B

C

Rs

RF

v

RF

i

1

M

bias

I

B

C

sig

R

BB

V

RF

v

於圖(3.4)中,M1為接收 LNA 的射頻訊號VRF

後

,乘上gm1 轉為電流信 號,差動對M2 ,3(differential pair)開關受到 LO 訊號而切換。當電 流訊號流至R_L時,轉換成既有 IF 頻率的電壓訊號輸出。差動對是由於 很高速切換 LO 信號正弦訊號可以視為方波,如圖(3.6)所示,由於方 波 的 基 頻 為 振 幅 (peak-to-peak) 的 2 π ， 其 電 壓 增 益 (voltage conversion gain)可以表示為(3-2): (3-2) 圖(3.6) LO 差動對 LO 輸出方波信號 由式子(3-2)看出g_m1為一非線性項,混頻器線性度被轉導級所主宰, 圖(3.5)CS 架構,轉導 1 1 m m m s s g G g Z Z − = ≈ + ，由Zs所主宰,改善線性度;CG

架構源級電阻Rsig (source resistance), 轉導

1 1 m m m sig sig g G g R R = ≈ + 線 性化轉導級特性,但是有較多功率的損失,還有比較高的雜訊指數 (NF) 。負載R_L使用主動式負載(active loading),輸出端信號向上擺 幅時(swing),只能到V_dd −V_GS,被限制住,造成訊號失真。 1 2 IF m L RF V Av g R V π = = LO Signal 1 + 1 − Vin D

I

3.2.3 雙平衡混頻器(double-balance mixer)

雙平衡式混頻器可以視為兩個單平衡混頻器,如圖(3.7)所示，最底

下為一電流源(current source)為一驅動級(drive stage),目的穩定

輸入信號變化,因為 ₁ 2 2 ss m I g = k 被下面電流源定住;利用一 MOS 差動對 1~ 2

M M 為 轉 導 級 (transconductance stage), 下 面 的 電 流 源 MOS

Length 要調大,long chaannel 的r_o較大,電流調小因為 A

o D V r I = ,造成其 輸出阻抗R_ss上升,提升 CMRR。經由兩對反相切換的電流M₃ ~M₄與 5 ~ 6 M M 為切換級(switching stage), 經交叉耦合至負載極差動輸 出,R_L為輸出級(output stage) 將 RF 電流訊號轉成電壓降頻至中 頻，此架構的抑制具有較好隔離度，相較被動式混頻器，但相較於單 平衡式混頻器，其較大的輸入參考雜訊及較多的功率消耗為其缺點。 圖(3.7) 雙平衡式混頻器 Vdd L R L R IF V -RF RF+ -LO LO+ Iss 1 M M2 3 M M4 M5 M6 LO+

雙平衡混波器混頻,如圖(3.7)所示，RF、LO端輸入都是平衡訊號假 RF訊號及LO訊號分別為: ( ) cos ( ) cos LO LO RF RF V t v t V t v t

ω

ω

= ± = ± 令g_m =g_m1=g_m2

，

RF電壓訊號經由M1、M2轉成電流訊號: 1 2

,

cos

,

-

cos

D M DC m RF RF D M DC m RF RF

I

I

g v

t

I

I

g v

t

ω

ω

=

+

=

LO訊號則使M₃、M₄、M₅、M₆ 作用如切換開關，因此可推得: , 3 , 1 , 4 , 1 , 5 , 2 , 6 , 2 1 1 ( - sg n [co s ]) 2 2 1 1 ( sg n [c o s ]) 2 2 1 1 ( - sg n [co s ]) 2 2 1 1 ( sg n [co s ]) 2 2 D M D M L O D M D M L O D M D M L O D M D M L O I I t I I t I I t I I t ω ω ω ω = = + = = + IF 端輸出電流為: , 4 , 6 , 3 , 5 , 4 , 3 , 6 , 5 , 1 , 2 , 1 , 2 ( ) ( ) ( ) ( ) = (sgn[cos ]) ( sgn[cos ]) =( - ) sgn[cos ] IF IF D M D M D M D M D M D M D M D M D M LO D M LO D M D M LO I I I I I I I I I I I t I t I I t

ω

ω

ω

+ − − = + − + = − + − × + × − × 將式子(3-5)、(3-6)帶入式子(3-10),可得:

--

2

cos

sgn[cos

]

IF IF IF m RF RF LO

I

=

I

₊

I

=

g v

ω

t

×

ω

t

將其中[sgn(cosω_LOt )]作傅利業展開:

[

]

[

]

2 sgn(cos ) 2 2

=2 cos cos cos 3 ... 3 2 = cos( ) cos( ) ... IF m RF RF LO m RF RF LO LO m RF RF LO RF LO I g v t t g v t t t g v t t ω ω ω ω ω π π ω ω ω ω π = × ⎡ ⎤ × ×_⎢ − + _⎥ ⎣ ⎦ × − + + + (3-4) (3-5) (3-3) (3-6) (3-7) (3-8) (3-8) (3-9) (3-10) (3-11) (3-12)

忽略較高次項諧波,在式子(3-12)取想要中頻訊號(ω_IF =ω_RF −ω_LO),

可得:

v_IF I R_{IF L} 4 g v R_{m RF L} cos(ω_RF ω_LO)t π

= ≈ × − (3-13)

由式子(3-13)可知其電壓轉換增益(voltage conversion gain)為:

voltage CG =

π

2 g Rm L (3-14) 因此可知雙平衡混波器在IF 輸出端無LO 的頻率項存在，理想上雙 平衡混波器有良好的LO對RF、LO對IF隔離度。除此之外，雙平衡混波 器可抑制RF和LO訊號的偶次項諧波，奇次項諧波多兩倍。但電路較為 複雜，雜訊指數較單端平衡混波器略高，在相同的轉換增益下，功率 消耗是單端平衡混波器的兩倍。

3.3 24GHz CMOS Marchand balun 設計與實現

本電路設計利用本電路利用了TSMC 0.18μm CMOS 製程技術，實現

一個中心頻率在24GHz左右的吉伯特降頻混頻器。為了減少量測上的

不便，在混頻器的LO、RF均為單端輸入。在RF、LO 端採用下一節將

會提到的Marchand balun 來將不平衡信號轉為平衡式的訊號，而IF

端則應用source follower架構,把高阻抗拉到低阻抗,來當做一個輸

出緩衝(Buffer)，將diffrenctial 訊號方式輸出,因為雙端取出電壓

3.3.1 Marchand balun 理論分析

Balun(unbalance to balanced),一相位分離成兩個不同的相位,

通常採單端訊號輸入,如圖(3.8)所示

圖(3.8) Balun示意圖

Bulun 可 分 成 主 動 (passive) 與 被 動 (active), 被 動 通 常 窄 頻

(narrowband)RC,LC 網 路 構 成 , 或 是 寬 頻 (wideband band) 微 帶 線

(microstrip line)形式:主動有單顆晶體(single transistor),共閘

(common-gate) 接 共 源 級 (common-source) 電 路 , 差 動 對 放 大 器

(differential-pair amplifier)。

如圖(3.8)所示,port2與port3對振幅(amplitude)與相位(phase)要

求:

(3-15) port1 輸 入 阻 抗 需 匹 配 ,port2 與 port3 需 要 好 的 輸 出 回 授 損 失

(output return loss)與需要匹配輸出阻抗(output impedance),隔

離度(isolation)。

1

Port

-Single end

2

Port

Differential

3

Port

Balun

21 31 21 31 0 180 S S S S ⎧ − = ⎪ ⎨ ∠ − ∠ = ⎪⎩ o

Marchand Balun 構成由兩組耦合線構成,在中心頻長度為 4 λ ，線 跟線 之間有 著耦合 係數 (coupling coefficients ;C) 與傳輸係數 transmission coefficients;T)，而兩者滿足(3-16)：

(

)

(

)

2 2 2 2 1 1 C T ideal C T nonideal ⎧ _{+ =} ⎪ ⎨ + ≤ ⎪⎩ (3-16) 我們最在這是論文實作的Marchand balun ，架構是一個開路端 (open)，兩個短路端(short) ,如圖(3.9)所示: 圖(3.9) Marchand Balun 架構圖 接著我們來討論各個 port 之間 S 參數與傳輸係數 T 和偶合係數 C 之 間的關係: 圖(3.10) Marchand Balun S₁₁分析 4 2 11 2 2 1 3 ( ) 1 1 T C S C C C C − = − × + = + +

3

port

2

port

1

port

open

1 port port 2 3 port

open

1

port

2

port

port

3

4/λ 4/

λ

圖(3.11) Marchand Balun S₂₂分析 圖(3.12) Marchand Balun S₃₃分析 由 圖 (3.10)(3.11)(3.12) 分 析 得 知 可 推 得S₁₁輸 入 匹 配 , 輸 出 匹 配 22 S 、 S₃₃與 偶 合 係 數 C, 息 息 相 關 , 調 整 兩 條 耦 合 線 之 間 的 間 距

(gap),port1 輸入阻抗應匹配到 50Ω,port 2 與 port 3 應該匹配到

下一級輸入阻抗。 2 2 2 2 2 2 22 2 2 2 ( 1 ) 1 1 1 1 T C j C C S T C C C − − − − = − + = = + + +

1

port

2

port

port

3

2 2 2 2 2 2 33 2 2 2 ( 1 ) 1 1 1 1 T C j C C S T C C C − − − − = − + = = + + +

3

port

2

port

1

port

圖(3.13) Marchand Balun S₂₁分析 圖(3.14) Marchand Balun S₃₁分析 由圖(3.13)(3.14)分析得知

S

21、

S

31,兩者頻率均不為頻率的函數, 可以很寬頻的匹配;

S

31剛好相差負號,兩者的關係是大小相等,方向 相反,換句話說相差 180 度的相位。

open

3

port

2

port

1

port

3 2 2 2 21 2 2 2 (1 ) 2 1 1 1 1 T C CT C T C C S C T C C C × − + + − = − × + = = + + +

1

port

2

port

port

3

open

3 2 31 2 2 2 2 2 1 1 1 1 T C C T C C S C T C C C × − = × − = = − + + +

圖(3.15) Marchand Balun S₂₃分析 圖(3.16) Marchand Balun S₃₂分析 由圖(3.15)(3.16)以上分析得知S₂₃ 、S₃₂,兩個參數為隔離度,從數學 來看為互易(reciprocal)關係,與耦合係數 C 息息相關,我們希望 port 2 與 port 3 信號不要互相影響,這是我們應該做取捨。

open

3

port

2

port

1

port

2 2 2 2 23 2 2 2 2 1 1 1 T C C C C S C C C C C × + = × − = = − + + + 2 2 2 2 2 2 32 2 2 2 2 1 1 1 T C C C C S C C C C × + = − = = + + +

1

port

2

port

port

3

open

3.3.2 Marchand balun 模擬

設計Marchand balun 時，耦合線在中心頻長度為 4

λ

，因此，若以

微帶線式耦合線(Microstrip Line)、以edge couple方式來實現，以

螺旋型線圈式或變壓器(transformer)型式之耦合線來實現，除了能 夠縮小其面積，也能靠傳輸線間增加互相耦合以減少微帶線的長度。 這 是 設 計 將 以 Transformer 型 態 繞 轉 ， 可 以 增 加 其 互 感 (mutual inductance)及互耦(mutual capacitance)，在相同長度的微帶線， 以繞線圈型的共振頻率比直線型還低，故變壓器型態的架構擁有比較 小的尺寸。 圖(3.17) 變壓器形式 Marchand balun / 4 λ λ/ 4 1 Port 2 Port Port 3

open

1 Port 2 Port _{Port 3}

Marchand Balun,其輸入阻抗為一電感性,因為要銜接於混頻器轉 導極 MOS 的閘極端,其輸入阻抗為一電容性,所以模擬時要做到比較 高頻,因為電容性,銜接之後,其共振頻率會往低頻移動;正確做法應 實際看進去混頻器阻抗設定 port2 和 port3 的阻抗進行模擬；模擬S₁₁ 如圖(3.18),S₂₁、S₃₁如圖(3.18),再來模擬S₂₁與S₃₁，其相位差,如圖 (3.19)所示,輸入阻抗S11均小於-10 dB,轉換損耗理想是-3 dB,

S

21、 31

S

與其相差不多,表 3.1 做總結。 圖(3.18) 輸入返回損耗(S₁₁)與 Magnitude(

S

₂₁ &

S

31) 圖(3.19) phase difference(S₂₁−S₃₁) 5 10 15 20 25 30 35 40 45 0 50 -25 -20 -15 -10 -5 -30 0 freq, GHz d B (S(1 ,1 )) d B (S(2 ,1 )) d B (S(3 ,1 )) 5 10 15 20 25 30 35 40 45 0 50 -100 0 100 -200 200 freq, GHz di ff2

表(3.1) 變壓器形式 Marchand Balun Summary

3.3.3 本地震盪源與射級輸入級

RF與LO 端我們採用Marchand balun 產生differential 訊號，整

個電路架構如圖(3.20) 圖(3.20) Marchand Balun 技術降頻器電路 Size Phase difference (S₂₁~S₃₁) -6 dB S₃₁ -5 dB S₂₁ -20 dB S₁₁ 40 GHz frequency Size Phase difference (S₂₁~S₃₁) -6 dB S₃₁ -5 dB S₂₁ -20 dB S₁₁ 40 GHz frequency 1 6 0 1 0 0 μm× μm o

1 8 0

±

2

Vdd

Current bleeding

Marchand Balun

LO

_LO

+

-LO

RF

_RF

₊

-RF L

R

R

L

LO

+

LO

-

LO

+

RF

+

RF

-IF+

-IF

Output buffer

我們可以看出 Marchand balun 是由兩個四分之一波長Microstrip transformer 所構成，訊號由port1 進去到另一端為開路，耦合到 port2和port3 出去，且為differential訊號，易整合於混頻器RF與 LO端。因為放在吉伯特混頻器的LO與RF端，如果Marchand balun 所 產生的信號Port2 和 Port3 夠平衡，則埠對埠的隔離度S₂₃、S₃₂比較 好，相對的其Magnitude 的要求則沒那麼嚴格，只要LO的功率夠大， 足夠讓Gilbert cell 的電晶體產生混頻的效果即可。

3.3.4 current bleeding技術

於圖(3.21)(a)所示,單平衡混頻器其電壓轉換增益為 1 1 2 m L g R π ,如要 增加電壓轉換增益要增加ID1,進而增加gm1,但是功率消耗(power consumption) 進 而 增 加 , 線 性 度 變 差 , 如 果 我 們 使 用 current bleeding,如圖(3.21)(b)所示,增加一路電流I_BLD, I_D5、I_D6相較於 2 D I 、I_D3電流相對變小, I_D1、I_D4兩者都一樣,所以我們就可以增加R_L2, 可以增加電壓轉換增益,在不消耗過多功率而線性度線性度變差的情 況下,於圖(3.20)我們使用主動式負載，來當作current bleeding路 徑來使用。

圖(3.21) (a)單端平衡混波器 (b)current bleeding示意圖

3.3.5 24GHz混頻器模擬與量測結果

模擬結果

圖(3.22) RF port return loss 圖(3.23) LO port return loss

RF M1 1 D I 2 D I ID3 2 M M3 IF+ IF- RL1 1 L R LO+ LO+ Vdd _Vdd LO+ LO -4 M RF 5 D I ID6 BLD I IF+ IF− L2 R 2 L R 5 M M6 4 D I (a) (b) m12 freq= m12=-22.60724.00GHz 5 10 15 20 25 30 35 0 40 -20 -15 -10 -5 -25 0 freq, GHz d B (S (1 ,1) ) m12 m13 freq= m13=-13.87924.00GHz 5 10 15 20 25 30 35 0 40 -15 -10 -5 -20 0 freq, GHz dB (S (2 ,2)) m13

圖(3.24) CG VS LO power 圖(3.25) CG VS RF power 圖(3.26) CG VS RF Frequency 圖(3.27) CG VS IF Frequency m1 LO_power= m1=4.836 2.000 -10 -5 0 -15 5 -4 -2 0 2 4 -6 6 LO_power CG m1 m14 RF_power= m14=4.52 -19.00 m15 RF_power= m15=3.51 -7.00 m14 RF_power= m14=4.52 -19.00 m15 RF_power= m15=3.51 -7.00 -15 -10 -5 0 -20 5 -2 0 2 4 -4 6 RF_power CG m14 m15 m2 RF_freq= m2=4.14224.000 m2 RF_freq= m2=4.14224.000 16 18 20 22 24 26 28 30 32 34 14 36 -40 -30 -20 -10 0 -50 10 RF_freq CG m2 m2 IF_freq= m2=4.057100.000 100 200 300 400 500 600 700 800 900 0 1000 0 2 4 -2 6 IF_freq CG m2 圖(3.29) NF VS RF Frequency (fix LO Frequency) 圖(3.28) NF VS LO power m1 LO_power= m1=17.808 0.000 -15 -10 -5 0 5 -20 10 15 20 25 10 30 LO_power n f( 3 )[0 ] m1 2. 42E 10 2. 44E 10 2. 46E 10 2. 48E 10 2. 50E 10 2. 40E 10 2. 52E 10 13.5 14.0 14.5 15.0 15.5 16.0 16.5 17.0 17.5 13.0 18.0 13.5 14.0 14.5 15.0 15.5 16.0 16.5 17.0 17.5 13.0 18.0 RF_freq NF d sb[ 0] NF ss b[ 0]

圖(3.32) Isolation LO to RF 圖(3.33) IIP3 圖(3.30) NF VS RF & LO Frequency (fix IF Frequency) 2. 4 2 E 1 0 2. 4 4 E 1 0 2. 4 6 E 1 0 2. 4 8 E 1 0 2. 5 0 E 1 0 2. 4 0 E 1 0 2. 5 2 E 1 0 15.0 15.5 16.0 16.5 17.0 17.5 18.0 14.5 18.5 15.0 15.5 16.0 16.5 17.0 17.5 18.0 14.5 18.5 RF_freq NFd sb[ 0 ] NFssb[ 0 ] m4 RF_power= m4=5.183 1.500 -15 -10 -5 0 -20 5 -40 -20 0 -60 20 RF_power IM3 P out _o ut IIP 3_ lin e m4 P1 dB _li ne 16 18 20 22 24 26 14 28 -78 -76 -74 -72 -70 -68 -80 -66 LO_freq LOt oIF 圖(3.31) Isolation LO to IF 16 18 20 22 24 26 14 28 -80 -70 -60 -90 -50 LO_freq LO to RF 圖(3.34) 24GHz 混頻器 die photo

量測結果

圖(3.35)量測RF port RL 圖(3.36)量測LO port RL

圖(3.37) 量測CG VS LO power 圖(3.38) 量測CG VS RF power 圖(3.39)量測CG VS RF Frequency 圖(3.40)量測CG VS IF Frequency LO power(dBm) -20 -15 -10 -5 0 5 10 15 20 conversion gain(dB) -25 -20 -15 -10 -5 0 RF power (dBm) -25 -20 -15 -10 -5 0 5 10 conversion gain (dB) -18 -16 -14 -12 -10 -8 -6 -4 -2 0 RF freq.(GHz) 10 15 20 25 30 35 40 conversion gain(dB) -20 -15 -10 -5 0 IF freq.(MHz) 0 200 400 600 800 1000 1200 conve rsion gain(dB) -20 -15 -10 -5 0

圖(3.41)量測Isolation LO to RF 圖(3.42)量測Isolation LO to IF 表 3.2 24GHz 混頻器 Summary LO freq.(GHz) 14 16 18 20 22 24 26 28 is o la tio n (d B ) -100 -80 -60 -40 -20 0 LO freq.(GHz) 14 16 18 20 22 24 26 28 is olation(dB) -100 -80 -60 -40 -20 0 1*1mm2 Chip size <-7dB <-10dB RF return loss <-10dB <-10dB RF return loss -40dB -50dB LO-to-RF isolation -40dB -60dB LO-to-IF isolation N/A 18dB NF N/A 1.6dBm IIP3 -4dBm -7dBm IP1dB -4.5dB@LO:10dBm 4.5dB@LO:0dBm Conversion gain 20mA@1.8V DC current TSMC 0.18um CMOS process measurement simulation 1*1mm2 Chip size <-7dB <-10dB RF return loss <-10dB <-10dB RF return loss -40dB -50dB LO-to-RF isolation -40dB -60dB LO-to-IF isolation N/A 18dB NF N/A 1.6dBm IIP3 -4dBm -7dBm IP1dB -4.5dB@LO:10dBm 4.5dB@LO:0dBm Conversion gain 20mA@1.8V DC current TSMC 0.18um CMOS process measurement simulation

3.4 結果與討論

由上面模擬與量測結果結果有些差距,被動電路Marchand balun

整合到積體電路中有RF port 不錯的return loss 但是 LO port 的

return loss平飄，整個晶片面積只有1x1 2

mm。圖(3.37)表示出在LO

Power=-10dB_m有約-4.5

dB

的轉換增益，與模擬圖(3.24)LO power只

需0dB_m相差甚遠,當初模擬把Pad效應大約估計一個電容,但是實際把 layout抽RC帶進去電路再模擬,加上corner case 跑到最差的狀態SS, 我們使用主動式負載,如果整個製程漂移,而使整個特性變差。所以在 很高頻24GHz操作,layout 顯得的很重要,還有Pad效應影響考慮進去, 製程參數的準確度,model 準確度就變的很重要。總歸一句就是做的 不太好,事前應該多把一些不確定因素考慮進來。

第四章

24 GHz

低雜訊放大器

4.1 簡介

LNA在整個通訊架構,通常接在前端,主要提升整個從天線訊號接 收的微弱信號, ,如圖(4.1)所示: 圖(4.1) LNA 功用示意圖 減少整個接收機本身的雜訊對訊號雜訊比的影響,盡可能貢獻少 許雜訊,必須提供足夠的增益(sufficient gain),進而使雜訊對隨後 混頻器或是中頻濾波器(IF Filter)貢獻減到最少,但是也不可設計 太大,這樣會影響到混頻器的線性度,比較容易震盪,一般都設計10dB 到20dB之間,如圖(4.2)所示: Added noise from LNA LNA

Re ceiver

SNR BER , 3

1

1

...

Mixer sys LNA

LNA LNA Mixer

F

F

F

F

G

G G

−

−

=

+

+

+

Mixer

LNA

必須擁有一定程度的線性度，避免接收頻帶附近未被射頻濾波器濾 除的強干擾訊號對接收訊號造成影響。此外，低雜訊放大器必須作輸 入端能夠保證可用功率(available power)能傳送到低雜訊放大器, 而輸出端的阻抗匹配,能造成最大功率(maximum power)轉移到負載, 低雜訊放大器的前級通常還會置放一個帶通濾波器，而濾波器的輸 出阻抗通常為

50Ω

阻抗，為了避免不必要的反射造成信號衰減與 訊雜比降低,如圖(4.3)所示: 圖(4.3) 低雜訊放大器前後級匹配

4.2 CMOS 雜訊種類

CMOS 雜 訊 可 分 為 兩 大 類 ： 閃 爍 雜 訊 (flicker noise) 、 熱 雜 訊

(thermal noise),PN接面shot noise正比電流,MOS閘極電流為零,所

以不考慮。閃爍雜訊和頻率成反比，所以又稱為1/f Noise,熱雜訊包 括電阻熱雜訊雜訊、通道熱雜訊 2 nd i 、閘級感應熱雜訊i_ng2 與分散閘級熱 雜訊。

4.2.1 閃爍雜訊(flicker noise)

在電晶體中閘級氧化層與矽基板之界面，因為矽晶體將會到達此界

LNA

BPF

BPF

50Ω

50

Ω

面一端，許多不連接之鍵結(dangling)將會出現，而產生一多餘的能 階，如圖(4.4)(a)。當電荷載子在界面移動時，某些載子會被隨機捕 捉而以此能階釋放，使得汲級電流產生閃爍雜訊,這是隨機產生,不是 與頻率無關的白色雜訊(White noise)。 (a) (b) 圖(4.4) (a)氧化層－矽界面的不連接鍵結(b) 閃爍雜訊頻譜 不像熱雜訊一樣，閃爍雜訊之平均功率無法輕易地預測出來， 與氧化層－矽晶面的清潔度有關，閃爍雜訊可能產生不同的數值且隨 著 CMOS 製程而改變。在此以一電壓源與閘級串聯來建立閃爍雜訊的 模型式子(4-1): (4-1) 其中 K 為製程相關常數。由式子（4-1）所示，雜訊頻譜密度與頻率 成反比。換句話說，不連接鍵結的捕捉釋放現象在低頻時更常發生, 如圖(4.4)(a)(b)所示。因此閃爍雜訊也稱做1 f 雜訊。（4-1）亦指 出，在低雜訊應用時，WL即元件面積必須增加，亦即說明較大的閘 級電容減緩在通道電荷的變動。而 PMOS 元件的1 f 雜訊比 NMOS 小， 2 1 2 (V /Hz) n ox K V C WL f = ⋅ 2 20logVn

log f

Dangling Bonds Polysilicon 2 i S O Silicon Crystal

是因為前者在埋入通道（buried channel）中攜帶電洞，亦即在氧化 層－矽界面下某段距離中攜帶電洞。 為了量化在一給定的元件中1 f 雜訊相對於熱雜訊的特性，在同 一軸上繪出兩個頻譜密度如圖(4.5)，稱之為1 f 雜訊的轉折頻率 （corner frequency），其交點可當作量測被1 f 雜訊破壞最多的頻 帶。輸出電流源形式的雜訊源之1 f 雜訊與熱雜訊電流源 (容後介紹) 相等轉折點 f_c可被決定為式子(4-2): (4-2) 由式子(4-2)得知, g_m變大雜訊變大g_m倍,但增益(gain)變大 2 m g 倍, 也會造成 f_c變大, f_c與尺寸和偏壓電流有關,一般範圍 500kHz 至 1MHz 之間。 圖(4.5) 閃爍雜訊之轉折頻率 2

2

1

4

3

3

8

m m ox c c m ox

K

kT

g

g

C WL f

K

f

g

C WL

kT

⎛

_{⎞ =}

_⋅

_⋅

⎜

⎟

⎝

⎠

=

2 20 logV_n 1/ f Corner Thermal c f (log ) f scale

4.2.2 熱雜訊(thermal noise)

（1）通道熱雜訊 2

nd

i （channel thermal noise）:

MOS 電晶體也顯示熱雜訊現象，最重要的來源是來自於通道中所

產生的雜訊。在長通道 MOS 元件運作於飽和區時，可以用一連接汲級

與源級端的電流源來建立通道雜訊模型如圖(4.6)，其功率頻譜密度

(power spectral density ;PSD)為式子(4-3):

2 0

4

nd d

i

=

kT g

γ

(4-3) 其中g_d0為元件在V_DS =0的g_ds，γ 為通道熱雜訊係數。對於長通道元件 而言，2 1 3≤ ≤γ 。在短通道效應元件，γ 則大於 2~3，而且與偏壓條件 有關,在長通道效應下 0.18μm 製程γ 取2 3。 圖(4.6) MOS 電晶體通道熱雜訊模型 （2）閘極感應熱雜訊 2 ng

i （gate induced noise）

當操作在高頻時，電晶體必須考慮到通道與閘極之間的耦合效 應。如圖(4.7)(b)所示，由於電容耦合效應，通道電荷的變動所產生 的通道熱雜訊電流 2 nd i 將會導致在閘極有一個雜訊電流。將此效應建立 m gs

g v

g

i

d

i

2 2 2 2 4 4 5 gs d do g g g do i kT g i kT g C g g

γ

δ

ω

= = = gs

C

g

g

G

S D

一模型如圖(4.7)(a)，其功率頻譜密度為式子(4-7)所示: (4-7) 其中δ 為閘極熱雜訊係數，一般而言為3≤ ≤

δ

5。gg與 2 ω 成正比, 故此感應電流雜訊並非白色雜訊源,其稱為藍色雜訊源。

i

g 與

i

d有關 係,因此可把

i

g 分成與

i

d 相關

i

g c, 與不相關

i

g u, ，

i

g 與

i

d相關係數c, 如式子(4-8): 因此閘極感應雜訊電流可以進而表示為式子(4-9): (a) (b) 圖(4.7) 閘級感應熱雜訊 2 ng i 示意圖 S g

V

G D dd V Noise Channel Induced Current 2 2 2 0

4

5

ng g gs g d

i

kT

g

C

g

g

δ

ω

=

=

(4-8) (4-9) 2 2 0.395 ( ) g d g d i i

c j for long channel i i ∗ = ≈ 2 2 2

4

(1

) 4

ng g g Uncorrelated Correlated

i

=

kT g

δ

−

c

+

kT g c

δ

2 4 nd m i = kT gγ

（3）分佈閘極電阻熱雜訊（distributed gate resistance noise）

MOS 電晶體之電阻部分也將造成熱雜訊。圖(4.8)(a)說明了閘極、

源極與汲極將會表現一有限電阻，故會產生雜訊。對一個相當寬的電

晶 體 來 說 ， 源 極 和 汲 極 電 阻 可 被 忽 略 不 記 ， 但 是 閘 極 分 散 電 阻

（distributed gate resistance）將變得非常重要;(4.8)(b)為電路

雜訊模型,(4.8)(c)所視為所有分佈閘極電阻示意圖。此雜訊模型可 用串聯在閘極的電阻來建立，而其等效閘極阻抗為,如式子(4-10): (4-10） 其中RW為多晶矽（ploysilicon）的片電阻（sheet resistance）， W 為元件總閘極寬度，L 為閘極長度，n 為元件在佈局圖時的閘極根 數。故在設計電路時可用佈局的技巧來降低R_G，即可降低其雜訊對電 路的貢獻,如圖(4-9)(a)在兩邊多增加 contact 的數目或是(4-9)(b) 使用摺疊(fold)的方式。由此公式觀察到，增加閘極在佈局圖的根數 時其等效閘極阻抗將會減小。但是閘極根數寬度不可以太長，否則閘 極阻抗會變大，且不可以太短以避免寄生電容變大。 1 3

3

3

G w

R

R W

R

n L

=

=