電路描述

此節分別敘述次電路架構的電路組成，分別說明電壓控制延遲電路的延遲電 路、改變初始電壓電路的設計、具有起始電路控制的相位偵測器、和充電幫浦的 電路架構，最後是開關控制的時序設計。

4.2.1 延遲原件( Delay Cell)

(a)Delay Cell (b)Pseudo Differential 圖4.13 電壓控制延遲線元件

電壓控制延遲線使用 10 級的延遲元件，如圖 4.13(a)，使用一個餓電流形式 成一個電流源，提供電流給前一級反向器(M4、

、M6、M7)，Vctrl 控制電流源的大小，並控制反向器的延遲時間，電壓越大，

延遲時間越短，其中差動輸入共用一個電流源，可以使得延遲時間獲得較大的擺 幅。後級的反向器，使用來調整波形能夠調整輸出波形達到(rail to rail)擺幅[21]。

為了有共模具斥採用假差動(Pseudo Differential)的形式，如圖 4.13(b)。

的延遲元件，M0、M1、M2、M3 組 M5

4.2.2 改變初始電壓電路(Changing Initial Voltage Circuit, CIVC)

圖4.14 改變初始電壓電路

如圖 ，改變初始電壓電路，主要是由一組電阻串和 個開關構成，其中 開關的輸入為預測輸入頻率判斷的結果。為了讓電壓位準能夠更精細每一單位的 間內改變電壓，電阻值由 的充放電常數 方程式可得，其中，時間為電壓控制延遲線最短的延遲時間，電容為低通濾波器 的電容值，求出電阻值至少為 歐。此外為了節省消耗功率

一個週期的改變之後， _2b

4.2.3 含起始控制電路相位偵測器 (Phase Frequency Detector with Start-Controlled Circuit)

為了防止諧波鎖定或錯誤鎖定，延遲鎖定迴路的鎖定範圍為1/2Tin 到 3/2Tin 之間，Tin 為輸入時脈週期，如圖 4.15，我們在傳統的 PFD 電路在 RST 之前加了 一個多工器和一個D 正反器，利用 CLRH 來選擇 RST 的輸入，如圖 4.16 為它的 時序圖，在 START=0 時，多工器的輸出為 VDD，PFD 沒有動作，當 START=1 的時候，VREF的第一個上升邊緣觸發，CLRH 變為 1，PFD 開始接收 VREF跟VOUT

4.14 9

電阻值相同，且為了能在一個週期時 RC

100 ，在初始電壓經過

SW TURN OFF，使得電阻串不再耗電。

圖4.15 含起始控制電路相位偵測器電路

的訊號，PFD 動作才開始，第一個上升邊緣沒有進入 PFD，VOUT的落後或領先，

都會追鎖VREF的第二個上升邊緣，使得DLL 能後避免錯誤鎖定。這樣的使用方

，在 RST 時可以增加延長時間，使 PFD 的死區問題縮小，且跟傳統的起始控

[29]。

法

制電路比較起來[9]，此電路可以減少相位錯誤(Phase Error)，因為傳統的起始控 制電路輸入和輸出的路徑不同

VREF

V_OUT CLRH START

DN

UP

VREF

VOUT

CLRH START

DN

UP

VOUT 領先 VREF VOUT 落後 VREF

圖4.16 PFD 時序圖

4.2.4 開關控制電路 (Switch Controlled Circuit)

圖 4.17 開關控制電路

如圖 4.17，開關控制電路，本文延遲所定迴路系統開關，分為 SW1，SW2， SW2b，分別為改變初始電壓、微調、關閉改變初電壓電路以節省消耗功率，在 VOUT第一個週期回授輸出與 VREF比較出輸入頻率之後，在第二個週期，進入延 遲所定迴路系統的校正，也就是SW2 ，TURN ON ，同時 SW2b TURN OFF，充 電幫浦微調直到系統鎖定。如圖4.18 為開關時序圖。

圖4.18 時序圖

4.2.5 充電幫浦 (Charge Pump)

圖 充電幫浦

充電幫浦電路，採 ，且平均電流

根據以下的方程式

4.19

如圖4.19 用的是差動輸入當開關式充電幫浦

[9]:

n

K

I

1

2 10

REF

C



 

  



其中，KVCDL 為電壓控制延遲線的增益，C 為低通濾波器的電容質，且比較 細數會小於1/10。