Chapter 1 Introduction
1.3 Thesis Organization
本論文共分七章。第二章首先介紹ADC 與 DAC 常見的各種參數，並 對各類ADC 與 DAC 架構作些簡單說明與比較。接下來第三章及第四章會 分別闡述分析我們所實現之ADC 與 DAC 的設計原理及其模擬結果。再來 第五章是測試考量，說明如何進行實驗晶片的佈局與量測。而第六章詳述 實驗晶片量測結果。最後在第七章對本論文做一總結。
Chapter 2
Fundamental of ADC and DAC
本章節將介紹一些用來評估ADC 和 DAC 效能好壞的參數，由於這些 參數在後面的論文內容中都會一直不斷被提及，所以首先要對這些常見的 參數有所了解。接著分別對ADC 和 DAC 的各種架構做簡單說明和比較，
並提出我們此設計所採用之基本架構。
2.1 Parameters of Data Converter
一般用來描述 ADC 和 DAC 的特性參數分為兩種，一種是靜態參數
（Static Parameters），另一種則是動態參數（Dynamic Parameters）。常見的 靜態參數有偏移誤差（Offset Error）、增益誤差（Gain Error）、差異非線性
（Differential Nonlinearity, DNL），以及整體非線性（Integral Nonlinearity, INL）等。而常見的動態參數包括訊號對雜訊比（Signal-to-Noise Ratio, SNR）、訊號對雜訊失真比（Signal-to-Noise and Distortion Ratio, SNDR）、
有效位元數（Effective Number of Bits, ENOB）、總諧波失真（Total Harmonic Distortion, THD），以及無假訊號動態範圍（Spurious-Free Dynamic Range, SFDR）等。
2.1.1 Static Parameters
當我們對一個 ADC 或 DAC 輸入非常低速的 ramp 訊號時，可描繪出 此資料轉換器的輸入輸出關係特性曲線圖。在下頁圖Figure 2.1 中可看到
一個理想的資料轉換器其特性曲線為一斜率等於 1 且會通過原點的斜直
線。不過實際上所得到的特性曲線圖並不會這麼理想，因此便有了 Offset Error、Gain Error、DNL、INL 這四個參數來描述實際上的特性曲線和理想 特性曲線之間的誤差。
定義把一個 VLSB的電壓值稱之為一個LSB，這是一個無單位（unit-less）
名詞，也可說是電壓值做normalization 後的一個比值結果。舉例來說，當 我們提到1.2 LSB 時亦即表示此電壓值為 1.2 倍的 VLSB。
(1) Offset Error
Offset Error, Eoffset，是指實際特性曲線和理想特性曲線之間存在的一個 固定平移差異，如圖 Figure 2.1(a)所示。其定義為實際特性曲線之第一個 最低轉態點和理想特性曲線的第一個最低轉態點之間的誤差值，以數學式
Gain Error, Egain，是指在沒有Offset Error 的情況下，實際特性曲線和 理想特性曲線之間斜率的差異，亦即實際特性曲線之斜率大於或小於1 的
誤差量。其定義為實際特性曲線之最後一個最高轉態點和理想特性曲線的 最後一個最高轉態點之間的差值，如圖 Figure 2.1(b)所示，以數學式表示 如下：
Figure 2.1 (a) Illustrating offset error (b) Illustrating gain error
(3) Differential Nonlinearity (DNL)
當實際特性曲線去除掉Offset Error 和 Gain Error 之後，其每兩個鄰近
因此，愈理想的資料轉換器其每個step 寬度就愈接近 1 LSB，而 DNL 就愈趨近於0 LSB。下圖 Figure 2.2 舉例說明 DNL 的誤差值。
Figure 2.2 An example of differential nonlinearity error
(4) Integral Nonlinearity (INL)
同樣在去除掉Offset Error 和 Gain Error 的情況下，對於同一個數位碼 實際特性曲線所對應到的類比電壓值和理想上的電壓值之間的誤差就稱 之為這個碼的INL 值。簡而言之，INL 即是表示實際特性曲線和理想特性 曲線之間的差異。如果把之前每個碼的 DNL 值累加起來同樣也可以得到 這個碼的INL 結果。其數學式可寫成：
V n V n V
INL
LSB
n− −
= min
)
( (LSB) (2.5)
其中Vmin為這個資料轉換器的第一個最低轉態電壓值。
下圖Figure 2.3 顯示一個 INL 誤差的例子。
Figure 2.3 An example of integral nonlinearity error
另外有一點要注意的是，雖然每個碼都有其相對應的DNL 和 INL 值，
不過一般而言，當我們提到一個資料轉換器的 DNL 或 INL 時，通常都是 指它的最大或最小值。
2.1.2 Dynamic Parameters
上面四個參數特性都是假設和輸入訊號無關，所以稱之為靜態參數。
而相反的，和輸入訊號有關的特性參數就是所謂的動態參數。實際上的 ADC 與 DAC 本身都必定含有量化雜訊（quantization noise），這和其轉換 器的解析度有關；再加上儀器環境或電路內部所產生的雜訊、或因非線性 所造成之諧波失真（harmonic distortion）的影響，都會導致 A/D、D/A 在 資料轉換過程中發生誤差或失真，而這些特性都和輸入訊號有關。因此，
我們便可透過下列動態參數來評斷一個資料轉換器在操作過程中的效能 好壞，而這些參數通常都要先將訊號經由傅立葉轉換（Fourier Transform）
後再從頻譜中求得。
(1) Signal-to-Noise Ratio (SNR)
(2) Signal-to-Noise and Distortion Ratio (SNDR)
SNDR 是訊號對雜訊及失真的比值，同樣是以 dB 為單位。一般是輸入
(3) Effective Number of Bits (ENOB)
對一個理想的、只考慮量化雜訊的 N-bit 資料轉換器而言，當輸入為 一弦波訊號時，其輸出訊號可達到的最大SNR 理論值為[11]：
76
(4) Total Harmonic Distortion (THD)
總諧波失真 THD 是指頻寬內所有諧波訊號的功率總合對主訊號功率
(5) Spurious-Free Dynamic Range (SFDR)
在頻譜上除了基頻主tone 訊號以外的所有突刺訊號都可稱之為 Spur，
Spur 可以是諧波訊號、也可能是 clock feedthrough 造成的訊號、又或者是
其他訊號間intermodulation 所產生之訊號。而 SFDR 就是指訊號主 tone 的 功率對最大 Spur 功率的比值，亦即訊號的功率 dB 值和最大 Spur 的功率 dB 值之間的差異，單位是 dBc。以數學式表示如下：
⎟⎟
⎠
⎞
⎜⎜
⎝
⋅ ⎛
=
spur signal
P SFDR P
max,
log10
10 (dBc) (2.11)
其中Pmax,spur即為最大的Spur 功率值。
下圖Figure 2.4 為一頻譜圖，說明 SFDR 之定義。
Figure 2.4 Illustrating spurious-free dynamic range SFDR=55dBc
2.2 ADC Architecture Review
Table 2.1 Different ADC architectures Low Speed,
High Accuracy
Medium Speed, Medium Accuracy
High Speed, Low Accuracy Integrating Successive approximation Flash Oversampling (Σ-Δ) Algorithmic (Cyclic) Interpolating
Folding
Two-step (Subranging)
Pipelined
Time-interleaved
不過類比數位轉換器的架構雖然有這十種，但較為常見的還是只有 Σ-Δ ADC、successive approximation ADC、pipelined ADC 以及 flash ADC 這四種。Σ-Δ ADC 大多是用於像音訊處理這種較低速的應用，其解析度可 做得非常高；而successive approximation ADC 的速度比較快一些，屬於中 低速度，但相對的解析度便沒有那麼高，只能提供中高等的位元數，另外 successive approximation ADC 也常被使用於低功率低耗能之應用；至於 pipelined ADC 的操作速度又可以更快，可做到中高速的等級，但其可達到 之解析度就又比較低。最後即是 flash ADC，它是目前速度最快的架構，
所以解析度當然也是最低的。這四種架構的速度與解析度之關係圖示於下 頁Figure 2.5。
Figure 2.5 Different architectures vs. speed and resolution
Figure 2.6 A basic flash analog-to-digital converter
而誠如前一章所述，在我們整個總計畫的傳輸鏈系統中，我們要設計 之ADC 的解析度不高，但取樣頻率卻要非常快速。因此在這樣的條件下，
能達到最高速的flash 架構便是此種應用之首選。
一個最基本的flash ADC 架構如圖 Figure 2.6 所示，輸入的類比訊號會 同時接到一整排並列的比較器上，對於N-bit 的 flash ADC 而言，至少需要 2N-1 個比較器；同時一參考電壓（reference voltage, Vref）經由一電阻梯
（resistor ladder）分壓產生 2N-1 個參考準位後分別接到該等比較器的另一 輸入端。當輸入訊號大於參考電壓時，比較器輸出為 1，如果輸入訊號比 參考電壓小時則比較器輸出 0。因此對於一個輸入訊號的電壓值，這一排 2N-1 個並列的比較器將輸出一組相對應的溫度計碼（thermometer code），
而此溫度計碼再透過後續的編碼器編碼就可得到N-bit 的數位輸出。
由於flash ADC 是用並列式的比較來將類比訊號劃分成 2N個區塊，每 次只要一個clock cycle 即可產出一組數位碼，速度非常的快，所以我們的 ADC 便採用 flash 架構。不過 6-bit 的 flash ADC 至少需要有 63 個比較器，
輸入端同時直接接到 63 個比較器其寄生電容會很大，因此為了降低輸入 端看到的寄生電容，我們的 flash ADC 又再加上了 interpolating 的技巧。
interpolating ADC 可說是 flash ADC 的變形，基本原理還是相同的，它除了 可減少輸入端的寄生電容以外，同時也可降低比較器本身的 offset 影響，
改善整體的INL 和 DNL，這些在第三章內容將會有詳細說明。
2.3 DAC Architecture Review
現今的 DAC 架構大致上可分為三類，分別是電壓調變、電荷調變、
以及電流調變的方式[12]。所謂電壓調變式 DAC 即是將參考電壓 Vref 經 由一串電阻分壓成數個類比電壓準位後，再用數位訊號去控制開關來決定 要把哪個電壓準位值傳送到輸出端；這是最簡單也是最直接的數位類比轉 換器電路。不過這種DAC 的準確性便完全取決於這一串 resistor ladder 中 電阻和電阻之間阻值的差異，畢竟在晶片製作過程中電阻值會有所誤差，
實際上製造出來的每個電阻值一定都不相同，不可能讓所有電阻都一樣，
因此這種電壓調變式的DAC 其精準度會比較低。
而電荷調變式 DAC 就是用數位訊號去控制開關來將所有的電荷重新 分布到電容陣列中，由於數位訊號所控制的開關可決定電容陣列中的每個 電容是否會分布到電荷，因此也就能產生出不同的類比輸出電壓值。電荷 調變式 DAC 的好處是它的被動元件是使用電容，而電容在現今製程中是 可以做得比較準確的，所以這種數位類比轉換器的精準度較高。不過也因 為是使用了電容，其操作速度相對的會比較慢。
至於電流調變式 DAC 則是用數位訊號控制的開關來決定有多少電流 量會流至輸出阻抗，也就能決定輸出端的電壓值。產生電流的方式可分為 兩種，一是用被動式的電阻跨壓來產生，另一種是直接用主動式的電流源 產生。而使用被動式電阻產生電流的方式，如同上述，受限於電阻在製程 中的誤差較大、匹配及準確性都較差，所以後來又發展出一種 R-2R 階梯 式電流調變 DAC 設計可以略為提升其精準度。不過使用主動式電流源的 方式還是比較好的選擇，因為主動元件的精準度高，且電流的切換速度又 可以很快。在所有的數位類比轉換器架構當中，電流調變方式是操作速度 能達到最快的一種，因此我們所要設計的 DAC 便採用這種主動式電流源
電流調變架構，一般稱之為current-steering DAC。
另外，依照數位編碼的方式，電荷調變和電流調變式的 DAC 又都可 再分為二進位權重式（Binary-weighted）或溫度計碼式（Thermometer-code）
另外，依照數位編碼的方式，電荷調變和電流調變式的 DAC 又都可 再分為二進位權重式（Binary-weighted）或溫度計碼式（Thermometer-code）