Chip Micrograph and Probe on Wafer

Figure 6.1 為使用 TSMC 0.13μm CMOS Mixed-Signal RF 製程下線之 晶片圖。而Figure 6.2 和 Figure 6.3 分別顯示此晶片在 PCB 板上（Chip-on- Board, COB）測量時 Input 和 Output 端之 S11與S22參數以及 Smith Chart，

頻率範圍是從DC 到 2.5GHz。從圖中可看出在此頻率範圍內其 S11和S22

Figure 6.1 Chip micrograph (test on board)

參數都在-10dB 以下，表示有不錯的匹配特性、反射量不高，訊號都可順 利地輸入和輸出晶片。且 Smith Chart 顯示在低頻時確實是位在中心點的 50Ω 阻抗值。

不過Clock 端的 S11參數及Smith Chart 就沒有這麼好的表現，如下頁 圖Figure 6.4 所示，其所要觀察的頻率範圍較高，是從 DC 到 6GHz。圖中 顯示S11參數在超過3GHz 時便大於-10dB，輸入的 Clock 訊號會有反射，

較難完全傳送到晶片中。而Smith Chart 雖然在 DC 時仍是位於中心點，但 隨著頻率增加，其會以螺旋狀快速往外環繞，表示有很嚴重的電感、電容 效應，高頻時的匹配表現不佳。

Figure 6.2 S11 parameter and Smith chart of the input port of the COB test

Figure 6.3 S22 parameter and Smith chart of the output port of the COB test

Figure 6.4 S11 parameter and Smith chart of the clock port of the COB test

然而，Clock 只是數位訊號，只要其正負兩端之差動訊號的差異夠大 即可讓此電路工作。雖然其在高頻時的反射量大，會有衰減失真，但由於 晶片內部設計了Clock Buffer 來驅動時脈訊號，即使傳送輸入到晶片中的 時脈訊號已經被衰減變小，也能透過Buffer 將其放大到所需的準位，所以 此問題對我們不會有太大的影響，仍可在PCB 板上進行量測。

Figure 6.5 Chip micrograph (probe on wafer)

不過為了要得到較好的效能表現，在高頻部分還是必須選擇 on wafer 的下針量測方式。Figure 6.5 所示即為 on wafer 下針時所照相之晶片圖，

其左右兩側及下方的Input、Output 和 Clock 訊號都是下針，所以此三邊的 PAD 都不能打線，只有上方提供電源的 power pads 有打線。

Figure 6.6、Figure 6.7 和 Figure 6.8 分別顯示下針時的 Input、Output 和Clock 端之 S11或S22參數以及Smith Chart，頻率範圍都是到 6GHz。從 圖中可看出，Input 的 S11參數及 Output 的 S22參數仍都在-10dB 以下，而 Clock 的 S11提升到在4.5GHz 時才會超出-10dB，其表現都比 PCB 板上測 得的結果要好。且再從 Smith Chart 可看到更明顯的改善，此時這三端的 Smith Chart 都沒有以螺旋狀往外繞圈，而只剩一條往左下方的短小曲線，

匹配度好很多。這是因為下針量測可避免掉 bonding wire 的電感效應及 PCB 的電容效應，所以此時高頻的匹配特性主要只受晶片內部電路本身的 寄生電容所影響，因此Smith Chart 的曲線是在下方。（註：Smith Chart 在 中線上方代表電感性，在下方則是電容性。）由此可知高速電路確實適合 採用on wafer 的下針量測，輸出入端的阻抗匹配較好，反射量會較低。

Figure 6.6 S11 parameter and Smith chart of the input port on wafer

Figure 6.7 S22 parameter and Smith chart of the output port on wafer

Figure 6.8 S11 parameter and Smith chart of the clock port on wafer