行政院國家科學委員會專題研究計畫 成果報告
子計畫二：低溫快速金屬誘發之結晶層製作薄膜電晶體(I)
計畫類別： 整合型計畫 計畫編號： NSC92-2215-E-009-067- 執行期間： 92 年 08 月 01 日至 93 年 07 月 31 日 執行單位： 國立交通大學材料科學工程研究所 計畫主持人： 馮明憲 共同主持人： 吳耀銓 計畫參與人員： 趙志偉 胡國仁 黃添鈞 報告類型： 精簡報告 處理方式： 本計畫可公開查詢中 華 民 國 93 年 12 月 16 日
件(袋)
行政院國家科學委員會補助專題研究計畫
□ 成 果 報 告
□期中進度報告
（計畫名稱）
新型低溫複晶矽(矽鍺)電晶體及奈米碳管場發射元件─子計畫二：低
溫快速金屬誘發之結晶層製作薄膜電晶體(I)
計畫類別：□ 個別型計畫 整合型計畫
計畫編號：NSC 92－2215－E－009－067－
執行期間： 2003 年 08 月 01 日 至 2004 年 07 月 31 日
計畫主持人：
馮明憲共同主持人：
吳耀銓計畫參與人員：
趙志偉 胡國仁 黃添鈞成果報告類型(依經費核定清單規定繳交)： 精簡報告 □完整報告
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列管
計畫及下列情形者外，得立即公開查詢
□涉及專利或其他智慧財產權，□一年□二年後可公開查詢
執行單位：
中 華 民 國 九十三年 十二 月 十六 日
計畫摘要：（請分別以中、英文就全部計畫要點作一概述，以五百字為
限）中文部份
關鍵詞：金屬誘發矽結晶化、複晶矽、場發射元件、奈米元件，奈米碳管
由於平面顯示器應用產品(如 LCD 及 OLED)大部分使用之驅動方式以主動式矩陣(active matrix) 驅動為主，而在主動式矩陣驅動中傳統使用之非晶矽薄膜電晶體電性表現已經無法符 合要求。所以近年來許多研究團體及廠商相繼投入低溫複晶矽薄膜電晶體之製程研究，其中以 金屬誘發非晶矽結晶化/金屬誘發側向非晶矽結晶化(MIC/MILC)的技術最為突出，在 2000 年的 AMLCD2000 會 議 由 日 本 公 司 sharp 及 SEL (Semiconductor Energy Lab.) 所 提 出 CGS (Continuous Grain Silicon) 技術展示出 60 吋背投式投影機[1]，表示 MIC/MILC 技術能夠得到 均勻性佳的複晶矽薄膜且具量產可能性；除此之外利用 MIC/MILC 技術所製作出的複晶矽薄膜 是由單一平面方向的矽晶粒造成矽晶粒間為低角度之晶界，所以 MIC/MILC 技術所製作出的複 晶矽薄膜用來製作薄膜電晶體能夠擁有極佳的電性。因此本計畫主要採用的是 MIC/MILC 之技 術。本計畫延續去年計畫之研究成果已經證明在 MIC/MILC 製程中利用無電鍍取代的 PVD 製 程來鍍覆金屬層，利用無電鍍鍍覆出之金屬層能夠在低溫誘發非晶矽結晶。因為無電鍍不需經 過真空的程序所以製程時間短、製程簡單、設備便宜而且適合大面積基板的鍍覆，去年計畫研 究成果已經有很好的結果並且已經有論文發表[2]，使用無電鍍的方式除了製程上的好處，本實 驗並且可以利用無電鍍鈀形成單一方向排列的矽晶粒[3]。在本計畫中將利用無電鍍製程的優點 及特質，再配合 MIC/MILC 製程，製作複晶矽薄膜，能夠將傳統鍍覆金屬時間，由原本的數小 時縮短至數分鐘並且減少設備費用。由此成長出特殊複晶矽薄膜，配合本計畫所提出的新穎薄 膜電晶體結構，預期得到電性佳，且可靠度好的低溫複晶矽薄膜電晶體。但根據先前之計畫研 究成果得知 MIC/MILC 製程中所使用之熱製程對於用於商業化時會面臨退火時間過久及溫度 過高造成玻璃基板翹曲，在本計畫中，針對此一需求提出利用快速退火製程用來替代一般爐管 退火製程可以縮短退火製程所需要的時間。 Reference[1] Toru Takayama, Hisashi Ohtari, Akiharu Miyanaga, Toru Mitsuki, Hideto Ohnuma, Setsuo Nakajim and Shumpei Yamazaki, AMLCD 2000, p25
[2] Y. C. Chen, Y. S. Wu, C. W. Chao, G. R. Hu, Feng MS, Jpn J Appl. Physic. 40 (9A) p 5244-5246 2001
[3] C .W. Chao, G.R. Hu, Y. S. Wu, Y.C Chen and M. S. Feng, Electrochemical and Solid State Lett. 5: C31.
II
計畫摘要：英文部份
Keywords：Metal induced crystallization of amorphous silicon, poly-Si, nano devices,
nano carbon tubes
When resolution of LCD panel increased, the high performance of poly-Si TFTs was needed. Recently, many groups are engaged in the development of low temperature poly-Si TFT fabrication. To lower the crystallization temperature of poly-Si films is an important key issue. According to the papers and news about LTPS techniques, the excimer laser annealing (ELA) process is a well developed technique. However ELA is difficult to control the grain size of poly-Si film uniformly over large area and the excimer laser equipment is also very expensive. MILC poly-Si TFT has attracted considerable attention for AMLCD because it has many merits such as low cost and grain size of MILC poly-Si film uniformly over large area. In 2000, Sharps and SEL (semiconductor energy lab.) propose the CGS (Continuous Grain Silicon) technique to fabricate the 60 inch rear projector in AMLCD 2000 conference. [1] Beside that, the grains of poly-Si in MILC poly-Si film are strong oriented in {111} direction. The electric characteristic of MILC TFT is improved by this preferred orientation of MILC poly-Si grain. In last year, the main goal of this project is to develop the Ni- and Pd- electroless plating methods for the metal seed layer applications in the metal-induced crystallization (MIC) and metal-induced lateral crystallization (MILC) process of Si films. In this year, the electroless plating Ni method will be introduced to replace PVD. Since there is no vacuum process involved, the electroless plating method is much simpler, faster, and cheaper than the traditional PVD method. Our group got some good results of electroless plating metal induced crystallization of amorphous silicon thin films and the results were published.[2-3] Beside that, we observed parallel needlelike polycrystalline silicon grains on a-Si films with a constant angle of ~55° from the edge of Si pattern. In this project, we use the electroless plating and MIC/MILC technique to reduced the crystallization time and process temperature. We also use RTA to reduce the annealing time.
一、前言
所謂低溫多晶矽（Low Temperature Poly-Silicon；LTPS）是新一代薄膜 電晶體液晶顯示器（TFT LCD）的製造流程。poly-Si TFTs 則具有高移動率、 自我對準(Self-alignment)、以及與 CMOS 製程相容等優點，因此可以將元件體 積縮小、儲存電容減少、畫素(Pixel)精細度與開口率提高、並可將驅動電路直 接製作在顯示器基板上；高溫 poly-Si 製程受限於石英基板的面積與價格，是 限制高溫 poly-Si TFT 只能往高解析度的小型顯示面板的主要原因，因此製程 低溫化是發展大面積液晶顯示器發展必然的趨勢。金屬誘發非晶矽結晶( Metal Induced Crystallization of amorphous silicon, MIC )以及金屬誘發側向非晶矽結晶 ( Metal Induced Lateral Crystallization of amorphous silicon, MILC ) 能有效降低 複晶矽結晶溫度、減少結晶所需時間、得到均勻性佳的複晶矽薄膜、而且設備 較便宜；除此之外利用 MIC/MILC 技術所製作出的複晶矽薄膜是由單一平面方向 的矽晶粒，所以 MIC/MILC 技術所製作出的複晶矽薄膜用來製作薄膜電晶體能夠 擁有極佳的電性。但 MIC/MILC 方式本身多加一道鍍覆金屬的製程，傳統物理 氣相蒸鍍(physical vapor deposition, PVD)[4-7]及凝膠法(sol gel)配合旋鍍(spin coater)的方式，前者抽真空耗時且設備昂貴，而後者所用原料非常昂貴而且旋 鍍機不利於大面積試片的製作。根據這些缺點，本研究群提出已無電鍍方式取 代這兩種方式，無電鍍製程本身為大氣下製作並不需要額外的真空設備、設備 便宜而且操作簡易，另外，若用於大面積試片製作僅需加大鍍液槽很適合大面 積液晶顯示器的製作。因此本研究以無電鍍方式取代傳統的物理氣相蒸鍍來達 成非晶矽再結晶，針對此低溫複晶矽做一系列材料分析及相關製程研究。 二、目的
在 MIC/MILC 中以無電鍍（Electroless Ni/Pd Plating）方式取代傳統的物理氣 相蒸鍍來達成非晶矽再結晶，所得之複晶矽薄膜，應用在複晶矽薄膜電晶體上 量測其電性，並探討結晶化後金屬殘留的問題，進而利用無電鍍的技巧製作新 式薄膜電晶體─傾斜式通道複晶矽薄膜電晶體。
2
三、文獻探討
在早期最常用的方式為固相結晶法(solid phase crystallization, SPC)[1-2]其做法是 將非晶矽薄膜置於爐管內退火，退火溫度為 600℃退火時間為數十個小時才能得 到完全結晶化的複晶矽薄膜。SPC 的方法既耗時而爐溫又高，玻璃基材很容易在 這高溫長時間的退火製程下發生熱變形。所以許多研究開始致力於降低退火溫度 及退火時間；其中以 金屬誘發非晶矽結晶( Metal Induced Crystallization of
amorphous silicon, MIC )以及金屬誘發側向非晶矽結晶( Metal Induced Lateral Crystallization of amorphous silicon, MILC ) 為最有效降低複晶矽結晶溫度及減 少結晶所需時間的製程。MIC/MILC 的方法主要是非晶矽薄膜在退火之前先鍍覆 一層金屬(Ni、Pd、Al、Co 等[3-6])；在退火時這一層金屬會與非晶矽薄膜產生 反應進而降低結晶溫度及減少結晶所需時間。目前已有許多廠商(如 sharp 所提出 的 CG silicon)及研究單位(如英國 Philip Research Lab 所提出的 MILC)已經成功的 將 MIC/MILC 的方式用在低溫複晶矽薄膜電晶體的製作，在較低的退火溫度及 退火時間所做出的薄膜電晶體其元件特性優良已能取代 SPC 所製作出之薄膜電 晶體元件[7-9]
但 MIC/MILC 方式本身多加一道鍍覆金屬的製程，一般來說鍍覆這層金屬常 用的方式有兩種第一種為物理氣相蒸鍍(physical vapor deposition, PVD)[3-6]第二 種為凝膠法(sol gel)配合旋鍍(spin coater)的方式[10-12]。第一種 PVD 方式為超高 真空製程需要高真空設備而且也需要時間抽真空，既耗時又昂貴。而第二種方式 凝膠法所用原料非常昂貴而且旋鍍機不利於大面積試片的製作。根據這些缺點， 本研究群提出已無電鍍方式取代這兩種方式，無電鍍製程本身為大氣下製作並不 需要額外的真空設備-設備便宜而且操作簡易另外若用於大面積試片製作僅需加 大鍍液槽很適合大面積液晶顯示器的製作。 在無電鍍金屬選擇上，選擇鎳及鈀其原因為：第一根據研究鎳及鈀在複晶矽 薄膜內殘留量最少[3-4]；第二無電鍍鎳/鈀製程穩定而且已有應用於大面積試片 鍍覆的研究[13-14]。
[1] R. B. Iverson et al., J. Appl. Phys. 62, p1675 (1987). [2] R. Kakkad et al., J. Appl. Phys. 69, p2069 (1989). [3] R. C. Cammarata et al., J. Mater. Res. 5, p2133 (1990). [4] S. W. Lee et al., Appl. Phys. Lett. 66, p1671 (1995) [5] Y. Masaki et al. J. Appl. Phys. 76, p5225 (1994).
[6] J. L. Bastone et al. Solid State Phenom, 37/38, p257 (1994) [7] S. W. Lee et al., IEEE Electron Device Letter, 17, p160 (1996) [8] Z. Jin et al. IEEE Electron Device Letter, 20, p167 (1999) [9] S. Y. Yoon et al., J. Appl. Phys. 87, p609 (1994).
[10] S. Y. Yoon et al., Solid State Communication, 106, p325 (1998) [11] S. Y. Yoon et al., Jpn. J. Appl. Phys., 37, p7193 (1998)
[12] A. K. Kalkan et al., J. Electrochem. Soc., 144, pL297, (1997)
[13] M.A. Nicolet et al. VLSI Elcetronic-Microstrucutre Science. Vol. 6. Academic Press. New York, 1983, p330.
4
四、研究方法
步驟一:以四吋 P 型(100)矽晶圓經過溼式氧化製程氧化形成 500nm 厚的氧化矽膜 模 擬 玻 離 基 板 ， 利 用 低 壓 化 學 氣 相 蒸 鍍 (low pressure chemical vapor deposition, LPCVD) 鍍出約為 100nm 厚的非晶矽薄膜如圖一(a)。 步驟二:表面旋塗上光阻利用黃光微影以及乾蝕刻定義出金屬與非晶矽接觸區 域如圖一(b)。 步驟三:將矽晶圓置入無電鍍鈀溶液中使鈀選擇性鍍附在非晶矽上如圖一(c)。 步驟四: 將矽晶圓經過 550℃1-24h 之熱處理後得到 MIC/MILC 複晶矽薄膜圖一 (d)。 利用掃描式電子顯微鏡 穿透式電子顯微鏡及拉曼光譜儀分析 MIC/MILC 複晶矽 薄膜之結晶性及晶粒形態。 Oxide Si(100) (a) a-Si (c) (b) (d) Pd poly-Si
圖一 複晶矽薄膜製作流程
薄膜電晶體製作流程如下:
步驟一: 將鈀除去後如圖二(a)所示複晶薄膜接著利用電漿輔助化學氣相 沉積系統(Plasma Enhance Chemical Vapor Deposition System, PECVD) 沉積出 1000A 的氧化矽當作薄膜電晶體的閘極氧化層，再利用熱蒸鍍 (thermal coater)沉積出 2000A 的 Al 膜來當作薄膜電晶體的閘極圖二(b) 所示。
步驟二: 經第二道黃光製程以及乾式蝕刻後定義出薄膜電晶體的閘極氧 化層(Gate Oxide)及閘極(Gate) 之後利用自動對準(self-align)的方式 將磷植入源極及汲極之位置如圖二(c)，之後再進行 laser 活化。 步驟三:利用 PECVD 沉積出 4000 A 的氧化矽薄膜再經第三道黃光製程及乾 式蝕刻定義出接觸窗(contact hole)如圖二(d)所示。 步驟四:最後利用熱蒸鍍(thermal coater)上鋁導線經第四道黃光製程以 及鋁蝕刻定義出鋁墊如圖二(e)所示製程，至此已完成元件製作，測量其 薄膜電晶體電性 (a) (b) oxide gate
6 五、結果與討論 圖三為無電鍍鈀之設備圖，將矽晶圓置入無電鍍鈀溶液中反應，反應時間 為 10 分鐘溫度維持在 80℃，其中無電鍍溶液成分為 PdCl2:1g/liter、 HCL:100ml/liter，必須注意的是在反應過程中溶液必須加以攪拌這可使鍍附在 非晶矽表面的鈀分佈較為均勻。無電鍍反應後之矽晶圓以 SEM 觀察如圖四，可 (c) (e) Al
圖二 複晶矽薄膜電晶體製作流程
S/D oxide gate (d)發現鈀傾向聚集在非晶矽島狀結構的側邊。
圖五(a)(b)分別為 550℃熱處理 9 小時與 24 小時後之 MILC 複晶矽薄膜經過 secco 蝕刻液處理過後之 SEM 圖。可以看出 MILC 複晶矽薄膜主要是由針狀的複 晶矽晶粒所組成，而在晶粒之間有被蝕刻出之凹洞代表 MILC 複晶矽薄膜內有缺 陷或者是未結晶化之區域。特別注意的是，晶粒成長的方向約與島狀結構的側 邊呈 55°的夾角，也可觀察到一些與主要晶粒呈 90°夾角之側枝結晶。圖六為 MILC 複晶矽薄膜之 TEM 與選區繞射圖，由圖六可知主要晶粒之成長方向為<211> 而次晶粒成長方向則為<011>。因此可知，由於有較多的聚集在非晶矽島狀結 構的側邊而誘發生成複晶矽，並且與側邊夾特定角度而生長成平行的針狀晶粒。 Hot plate Wafer Power Stirrer Electroless Plating Pd bath 圖三 無電鍍鈀之設備圖 500nm 圖三 無電鍍鈀之設備圖
8 晶界對載子而言可視為一能障，在電晶體通道中當載子通過一連串的晶界 其電晶體的載子遷移率將降低。由於無電鍍鈀誘發生成複晶矽針狀晶粒與島狀 結構的側邊夾特定角度，為了使電子在通過通道時遇到較少的晶界，因此設計 了傾斜式通道複晶矽薄膜電晶體，如圖七所示(a)為傳統式通道(b)為傾斜式通 道。圖八為電性量測之結果，其中傾斜式通道複晶矽薄膜電晶體有較高的載子 遷移率且其漏電流也較傳統式通道薄膜電晶體小。 在無電鍍鈀誘發結晶薄膜電晶體的製作過程中尚存在一些問題，例如鈀與 矽化鈀的殘留、晶粒與晶粒之間尚有未結晶之非晶矽以及晶粒中殘留之缺陷等 問題，這些問題都將影響薄膜電晶體的電性，利用兩階段爐管退火、後快速熱 退火(Post-RTA)以及NH3電漿鈍化能改善這些問題並可得到較好的電性。圖九 (a)為550℃爐管退火 18 小時後經過 secco 蝕刻液處理過後之 SEM 圖，圖九(b)
500nm (b)
(a) 500nm
550
5
圖五 550℃熱處理後 MILC 複晶矽薄膜經過 secco 蝕刻液處理過後之 SEM 圖
(a)熱處理 9 小時(b) 熱處理 24 小時
200nm
為先以200℃爐管退火 30 分鐘後以硫酸去除表面殘留之鈀接著再以550℃爐管 退火 18 小時後經過 secco 蝕刻液處理過後之 SEM 圖，在圖九(a)中可發現很多 孔洞這些孔洞是殘留之矽化鈀被 secco 蝕刻液蝕刻所生成的而在圖九(b)中則 沒有明顯的孔洞因此藉由兩階段爐管退火可以明顯減少複晶矽薄膜中矽化鈀的 含量，這是由於在第一階段的低溫熱處理中只使少量的鈀與非晶矽作用形成矽 化鈀接著便把殘餘之鈀去除以避免過多的鈀因擴散而殘留在薄膜中。表一為 Raman分析之結果，可以看出兩階段爐管退火、後快速熱退火皆能提高複晶矽 薄膜的結晶度。 -5 0 5 10 15 20 1E-13 1E-12 1E-11 1E-10 1E-9 1E-8 1E-7 1E-6 L/W=5/4 0.1V 5V conventional channel tilt channel D rai n curr ent I d (A) Gate voltage Vg(V) Gate Gate 沿特定方向排列 之複晶晶粒 沿特定方向排列 之複晶晶粒 載子移動方向 載子移動方向 圖七 電晶體通道中晶粒方向與載子移動方向示意圖(a)傳統式通道(b)傾斜式 通道 (a) (b) 圖八 傳統式通道電晶體與傾斜式通道電晶體Id-Vg圖
10 在NH3電漿鈍化的過程中因為複晶矽薄膜內部的缺陷藉由Si-H以及Si-N 鍵的形成而鈍化因此能改善電晶體元件的電性，表二為未電漿鈍化以及不同電 漿作用時間後電性的量測結果，可看出在NH3電漿鈍化作用後電子遷移率以及 Vth皆有明顯的改善。 熱處理條件 結晶度 (a.u.) 550℃ Annealing 18 hrs 165.31 200℃,30 mins + 550℃ Annealing 18 hrs 187.81 200℃,30 mins + 550℃ Annealing 18 hrs + RTA 800℃,75s 210.47
圖九 (a)550℃爐管退火 18 小時後經過 secco 蝕刻液處理過後之 SEM 圖
(b)200℃30 分鐘+550℃18 小時爐管退火後經過 secco 蝕刻液處理過後之 SEM 圖
未鈍化 NH3- 40min NH3- 80min Threshold Voltage(V) 13.23 9.86 7 Ion/Ioff ratio 6.1*104 9.1*104 9.3*104 µFe(cm2/V.s) 4.3 10 11.12 六、結論與建議 本研究計劃已經成功執行製作出以無電鍍鈀方式取代傳統的物理氣相蒸 鍍來達成非晶矽再結晶，並製作出新式薄膜電晶體─傾斜式通道複晶矽薄膜電晶 體而得到較傳統式通道薄膜電晶體佳的電性結果。 表二 未電漿鈍化以及不同電漿作用時間後電性的量測
