碩 士 論 文 中 華 大 學

中 華 大 學 碩 士 論 文

題目: 適用於無線個人網路系統柵狀碼調變/解 調電路硬體實現與測試

Hardware Implementation and Testing of Adaptive Trellis-Coded Modulation/Demodulation for

WPAN Systems

系 所 別 : 電機工程學系碩士班 學號姓名 : M09201019 王永彬 指導教授 : 陳 棟 洲 博士

中華民國 九十五 年 八 月

中文摘要

柵狀碼調變(Trellis-Coded Modulation, TCM)是一種結合錯誤更正碼與數位調變之 技術，可在不增加傳輸功率與傳輸頻寬的情形下，改善數位傳輸系統的可靠度。

對於功率與頻寬有限且高資料傳輸率之高速無線個人網路(Wireless Personal Area Networks, WPAN)系統，由於傳輸距離較短，相較於其他無線通訊系統之傳輸通 道，有較好之通道特性，將非常適合高階柵狀碼調變技術的應用。本論文針對無 線個人網路 IEEE 802.15.3 系統中所使用之適應性(adaptive)柵狀碼調變技術 TC-QAM，提出一軟式解調架構。並以 VHDL 硬體描述語言進行電路設計，再利 用 Synplify Pro 軟體合成電路，以 Xilinx ISE 軟體對合成後之電路進行模擬與驗證，

最後以 LYRTECH 之 TMS320C6713/VIRTEX-II Based SignalWAVe 發展板完成無線 個人網路 IEEE 802.15.3 系統之 TC-QAM 解調電路實現。同時，我們也使用 SIMULINK 軟體與 SignalWAVe 發展板，完成一個適用於通訊基頻系統之軟體模 擬、硬體電路設計、硬體測試、以及軟硬體共同模擬測試之整合環境建立。

關鍵詞：柵狀碼調變、無線個人網路、正交振幅調變、Viterbi 解碼、軟式決策

ABSTRACT

The trellis-coded modulation (TCM) combines a multi-level/phase modulation and trellis-coding scheme to achieve error-performance improvements without expansion of signal bandwidth. For high-rate wireless personal area networks (WPAN), there are the salient features of short distance, low power consumption, low cost, and high-speed data rate. Because the communication range of the WPAN system is short, the channel characteristic is better than the other wireless communication systems. Therefore, the TCM scheme is very suitable for the WPAN systems. In this paper, a soft-decision architecture of adaptive TC-QAM demodulation will be proposed for the WPAN 802.15.3 system. Based on this soft-decision architecture, a VHDL code is written to design the circuit of the adaptive TC-QAM demodulator. And the code is compiled, simulated and synthesized. Finally, the FPGA hardware implementation of the adaptive TC-QAM demodulator is completed by using a DSP/FPGA development board (LYRTECH TMS320C6713/VIRTEX-II Based SignalWAVe). And a software/hardware co-simulation environment is built on the SIMULINK tool and the DSP/FPGA development board for the baseband transmission systems.

Keywords: trellis-coded modulation, WPAN, QAM, Viterbi decoding, soft-decision.

致謝

首先要感謝我的父母，給我一個無憂無慮的求學環境，讓我順利的完成碩士 學業。

在來最要感謝的就是我的指導老師，陳棟洲博士，在這研究所求學階段，每 各禮拜五會報，幾乎從不間段，不畏辛勞，不厭其煩細心的指導與教誨，而且給 予我們最大的資源與鼓勵，也讓我學到了如何去面對整個設計研發時遇到的困 難，如何去解決的方法，因此在研究所的求學生涯中，讓我受益良多，而且非常 感謝。

此外，也感謝實驗室裡學長的啟發與指導，讓我更快速的解決研發的問題，

也感謝我的同學們，淵鍊、子傑、繼中、鵬貴、……等，一起陪我度過這段求學 生涯，當然感謝實驗室的學弟們，和通訊實驗室裡的所有成員ㄧ起生活，有著酸 甜苦辣的回憶，使的求學階段的回憶更加精采，感謝大家。

總目錄

中文摘要‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧I ABSTRACT‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ II 致謝‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ ‧III 總目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ IV 圖目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧VII 表目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ X 第一章 序論‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ ‧1 1.1 簡介‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 1 1.2 各章節概述‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 3 第二章 IEEE 802.15.3 TRELIS CODE MODULATION 基頻傳收系統架構‧‧‧‧4 2.1 TCM 系統概述‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧4 2.2 柵狀編碼調變(Trellis Code Modulation)觀念‧‧‧‧‧‧‧‧‧‧‧6 2.3 柵狀編碼調變(Trellis Code Modulation)架構‧‧‧‧‧‧‧‧‧‧‧8 2.4 柵狀編碼調變 Trellis Code Modulation/信號對映(constellation mapping) (Ungerboeck 分割技術) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧10 2.5 TCM 解碼器‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧12 2.6 IEEE 802.15.3 TCM (Trellis Code Modulation) ‧‧‧‧‧‧‧‧‧‧14 第三章 802.15.3 基頻系統架構之軟體模擬‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧21 3.1 Trellis code Modulation /(Trellis Encoder 參數設定) ‧‧‧‧‧‧‧23 3.2 柵狀編碼調變(Trellis code Modulation)/調變對映(Mapping) ‧‧‧‧24 3.3 正規化/反正規化(Normalization/Unormalization)乘法器位元數‧‧‧24

3 5 柵 狀 編 碼 解 調 變 ( T r e l l i s c o d e D e m o d u l a t i o n ) / 柵 狀 解 碼 器 (Trellis Decoder) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧29 3.5.1 柵狀解碼器(Trellis decoder)/BMU‧‧‧‧‧‧‧‧‧‧‧‧30 3.5.2 路徑計值記憶單元(PMMU)位元數模擬‧‧‧‧‧‧‧‧‧‧33 3.5.3 截斷長度(truncation length) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧34 3.5.4 各操作模式效能模擬‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧35 第四章 柵狀解碼器(Trellis Decoder)及相關電路硬體實現‧‧‧‧‧‧‧‧‧‧36 4.1 操作系統時脈‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧37 4.2 串列輸入轉換平行輸出器(Series to parallel) ‧‧‧‧‧‧‧‧‧‧38 4.3 柵狀編碼器(Trellis Encoder) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧40 4.4 對映(Mapper) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧42 4.5 正規化/反正規化(Normalization/Unormalization)乘法器‧‧‧‧‧44 4.6 量化器(quantization) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧48 4.7 柵狀編碼解調變(Trellis Code Demodulation ,TCDM)/柵狀解碼器 (Trellis DECODER) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧51

4 . 7 . 1 維 特 比 演 算 法 ( V i t e r b i a l g o r i t h e m ) 之 柵 狀 解 碼 器 (Trellis DECODER) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧52 4.7.1.1 分支計值單元 BMU(Branch Metric Unit) ‧‧‧‧‧‧‧‧‧53 4.7.1.2 相加、比較、選擇單元 ACSU(Add Compare Select Unit)/ 路徑 計值記憶單元 PMMU(Path Metric Memory Unit) ‧‧‧‧‧57 4.7.1.3 存活路徑記憶單元 SMU ( Survivor Memory Unit ) ‧‧‧‧65 4.7.2 訊號選擇多工器(Select Signal Multiplexer) ‧‧‧‧‧‧‧‧71 4.8 系統串接驗證‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧75 第五章 適應性柵狀碼調變系統之硬體電路測試‧‧‧‧‧‧‧‧‧‧‧‧‧‧77 5.1 測試平台之軟體、硬體設備‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧77

5.2 量測步驟、與量測結果‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧78 第六章 結論‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧85 附錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧86 參考文獻‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧94

圖 2.1 IEEE 802.15.3 TRELIS CODE MODULATION 系統架構示意圖‧‧‧‧4 圖 2.2 一般 TCM 系統模型‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧9 圖 2.3 16-QAM 信號群分割 set partitioning‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧11 圖 2.4 8-State trellis-diagram and State Transition‧‧‧‧‧‧‧‧‧‧‧‧‧13 圖 2.5 TCM 解碼器架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧13 圖 2.6 QPSK,16/32/64/-QAM 8-state trellis encoder‧‧‧‧‧‧‧‧‧‧‧‧14 圖 2.7 QPSK set partitioning‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧17 圖 2.8 16/32/64-QAM set partitioning‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧17 圖 2.9 Assignment of subsets to QPSK constellation symbols and bit mapping‧18 圖 2.10 Assignment of subsets to 16/32/64-QAM constellation symbols and bit

mapping‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧19 圖 3.1 基頻傳收系統模擬‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧21 圖 3.2 適應性柵狀碼調變/解調系統效能模擬圖‧‧‧‧‧‧‧‧‧‧‧‧‧22 圖 3.3 未編碼系統 V.S TCM 系統效能模擬圖‧‧‧‧‧‧‧‧‧‧‧‧22 圖 3.4 乘法器位元數效能模擬‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧25 圖 3.5 量化位階劃分與量化位元數做系統效能模擬‧‧‧‧‧‧‧‧‧‧‧27 圖 3.6 64QAM-TCM 之 6 位元軟式解對映‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧28 圖 3 . 7 柵狀解碼器模擬架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧29 圖 3.8 8state QPSK Trellis diagram‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧31 圖 3.9 8state16/32/64-QAM Trellis diagram‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧32 圖 3.10 PMMU 累加位元數效能模擬‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧33 圖 3.11 截斷長度效能模擬‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧34 圖 3.12 各模式硬體系統效能模擬‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧35 圖 4.1 硬體電路實現系統方塊圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧36

圖 4.2 串列輸入轉換平行輸出器(Series to parallel) 電路架構圖‧‧‧‧‧‧38 圖 4.3 Series to parallel for TCM-64-QAM 電路波形驗證圖‧‧‧‧‧‧‧‧39 圖 4.4 柵狀編碼器(Trellis Encoder) 電路架構圖‧‧‧‧‧‧‧‧‧‧‧40 圖 4.5 Trellis Encoder 電路架構圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧40 圖 4.6 Trellis Encoder for TCM-64-QAM 電路波形驗證圖‧‧‧‧‧‧‧‧41 圖 4.7 DQPSK/QPSK/16/32/64-QAM Constellation Mapper 電路架構圖‧‧‧42 圖 4.8 DQPSK/QPSK/16/32/64-QAM Constellation Mapper 電路波形驗證圖‧43 圖 4.9 正規化對映選擇器單元電路架構圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧44 圖 4.10 I、Q-channel 正規化對映選擇器電路架構‧‧‧‧‧‧‧‧‧‧‧‧45 圖 4.11 I、Q-channel Normalization 電路波型驗證圖‧‧‧‧‧‧‧‧‧‧‧46 圖 4.12 Unormalization 乘法器電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧46 圖 4.13 Unormalization 電路波型驗證圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧47 圖 4.14 Quantization 電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧48 圖 4.15 Quantization 電路波型驗證圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧49 圖 4.16 Unormalization and Quantization 電路串接波形驗證‧‧‧‧‧‧‧‧50 圖 4.17 柵狀編碼解調變(Trellis Code Demodulation)電路架構圖‧‧‧‧‧‧51 圖 4.18 Viterbi Decoder 電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧53 圖 4.19 BMU_unit‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧54 圖 4.20 BMU 電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧54 圖 4.21 BMU 電路波形驗證圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧56 圖 4.22 CME(calculate multiple element)電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧57 圖 4.23 CME 電路波形驗證圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧58 圖 4.24 ACSU 電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧59 圖 4.25 PMMU 電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧62 圖 4.26 PMMU 電路波形驗證‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧64

圖 4.28 smu bank 追溯單元電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧66 圖 4.29 SMU 電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧68 圖 4.30 stack pack 堆疊電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧69 圖 4.31 軟式維特比解碼(Viterbi Decoder)電路‧‧‧‧‧‧‧‧‧‧‧‧‧‧70 圖 4.32 select signal Multiplexer 電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧71 圖 4.33 先進先出記憶體( Fifo_ram )電路架構‧‧‧‧‧‧‧‧‧‧‧‧‧‧73 圖 4.34 適應性柵狀碼調變系統之解調架構圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧73 圖 4.35 測試環境‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧75 圖 4.36 系統模擬驗證波型‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧75 圖 4.37 各電路邏輯閘圓形比例圖‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧76 圖 5.1 DSP/FPGA 硬體實現與模擬測試平台(一) ‧‧‧‧‧‧‧‧‧‧‧‧80 圖 5.2 DSP/FPGA 硬體實現與模擬測試平台(二) ‧‧‧‧‧‧‧‧‧‧‧‧80 圖 5.3 LYRTECH 之 TMS320C6713/VIRTEX-II Based SignalWAVe 發展板連接示

意圖(一) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧81 圖 5.4 符合 WPAN 802.15.3 基頻傳收系統之 model‧‧‧‧‧‧‧‧‧‧‧81 圖 5.5 LYRTECH 之 TMS320C6713/VIRTEX-II Based SignalWAVe 發展板連接

示意圖(二) ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧82 5.6 外掛 HDL 電路設計結合 Simulink 之 software-simulation‧‧‧‧‧‧83 5.7 外掛 HDL 電路設計結合 Simulink 之 hardware-simulation‧‧‧‧‧‧83 圖 5.8 Software-cosimulation V.S Hardware-cosimulation in AWGN 系統效能圖‧84

表 目 錄

表 2.1 操作頻帶分配‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧5 表 2.2 調變模式及傳輸率對照表‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧5 表 2.3 Input-output relations and state transitions of QPSK trellis encoder‧‧‧‧15 表 2.4 Input-output relations and state transitions of 16/32/64-QAM trellis

encoder‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧15 表 2.5 DQPSK encoding table‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧19 表 2.6 正規化因子‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧20 表 3.1 QPSK、16/32/64-QAM I-Channel Symbol Mapping 卡諾圖化簡‧‧‧24 表 3.2 QPSK、16/32/64-QAM Q-Channel Symbol Mapping 卡諾圖化簡‧‧‧24 表 3.3 DQPSK/QPSK,16/32/64-QAM TCM 反正規化乘法器位元數‧‧‧‧‧‧25 表 3.4 QPSK TCM Normalization OUT‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧26 表 3.5 16-QAM TCM Normalization OUT‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧26 表 3.6 32-QAM TCM Normalization OUT‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧26 表 3.7 64-QAM TCM Normalization OUT‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧26.

表 4.1 系統操作時脈‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧37 表 4.2 Series to parallel I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧38 表 4.3 Trellis Encoder I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧41 表 4.4 DQPSK/QPSK/16/32/64-QAM Constellation Mapper I/O 腳位‧‧‧‧‧42 表 4.5 Normalization unit I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧44 表 4.6 I、Q-channel Normalization I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧45 表 4.7 Unormalization I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧47 表 4.8 Quantization I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧49 表 4.9 BMU I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧55 表 4.10 CME I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧58

表 4.11 ACSU I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧60 表 4.12 PMMU I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧63 表 4.13 追溯單元 I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧67 表 4.14 狀態追溯 v.s 決策值‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧67 表 4.15 stack pack I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧69 表 4.16 軟式維特比解碼 I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧70 表 4.17 select signal Multiplexer 電路 I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧‧‧72 表 4.18 先進先出記憶體( Fifo_ram )電路 I/O 腳位‧‧‧‧‧‧‧‧‧‧‧‧74 表 4.19 為 TCM 解調電路邏輯閘‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧76

第一章 序論 1.1 簡介

無線傳輸是未來通訊之必然趨勢。近年來由於無線科技的快速發展，呼應了

<無線通訊，無限希望>為人類帶來了更多的便利；這些年來當紅的無限區網 IEEE 802.11a/b/g 也發展相當極至，而<科技始終來至人性>；人們的需求越來越多，無 線科技也會隨著人們的需求，將會永無止境的發展。

依傳輸環境特性、提供服務不同，發展出個人無線區域網路(Wireless Personal Area Network, WPAN)、無線區域網路(Wireless Local Area Network, WLAN)、都 會無線區域網路(Wireless Metro Area Network, WMAN)、無線廣域網路(Wireless Wide Area Network, WMAN)…等技術配合多樣性的需求。

放眼當前 3C(資訊 IA、消費性電子 CE、通訊)商品不斷推陳出新，目前更為 明顯的就是人人身上配戴著多項電子商品：手機、數位相機、數位隨身聽、…等，

這些隨身裝置相互間也需溝通，更朝向整合、個人隨身化方向；1995 年 Windows 95 推出隨插即用(PnP)繼而又發展出通用型隨插即用(UPnP)，2000 年無線通訊商 用、家用日益普及，因此個人無線區域網路概念，衍生出 IEEE 802.15 一系列規 範(Personal Area Network； IEEE 802.15.1 藍芽、IEEE 802.15.3UWB、IEEE 802.15.4 Zigbee)； 利用短距離、低功率無線傳輸技術配合 Ad Hoc network 連接 居家環境之資訊家電、娛樂家電、印表機…等，其中 IEEE 802.15.3 秉持低功率、

高速率的優點正活躍於今，也已有 Motorola/Freescale、TI/Intel…等多家廠商已投 入研發，更可看出其重要性與未來市場佔有率之廣。

數位傳輸中，功率(Power)、頻寬(Bandwidth)這兩項考量是設計重大依歸，

往往為達到系統效能要求，而使用錯誤更正碼(Error Correcting Code)[1]，卻降低 了傳輸率，或需增加頻寬，因而無法兼顧。如何在有效頻寬提高頻寬效益，又不 會影響到系統效能，在通訊系統設計中是一個重要的研究，本論文研究的方向，

即是針對頻寬效益，達到系統要求做深入研究。

1974 年 Mssey 提出將編碼與調變結合的觀念，幾年後 Ungerboeck 提出利用 信號及分割方式(set partitioning)將編碼與調變技術結合，發表的柵狀編碼調變 (Trellis Code Modulation，TCM)技術[2]，以不降低訊息傳輸率或增加頻寬的情況 下，亦可以得到 3.0~6.0dB 的編碼增益。

本篇論文研究步驟：

1. 收集資料(論文、電子期刊、報章雜誌…等)瞭解研究技術、市場需求與未來 發展性。

2. 找出研究的重點方向。

3. 以 Ungerboeck 柵狀編碼調變(Trellis Code Modulation，TCM)技術觀念設計一 適用於 IEEE 802.15.3 WPAN 規格基頻部份[3]的柵狀編碼調變(TCM)。

4. MATLAB 軟體來執行系統效能模擬，來驗證正硬體架構。

5. VHDL 硬體描述語言攥寫。

6. 可程式邏輯陣列(FPGA)進行驗證。

7. 利用 MathWorks 所發展的 Simulink 結合 SignalWAVe 發展版，建立軟硬體共 同模擬測試驗證平台，進行硬體系統量測。

8. 將步驟 7 與步驟 4 進行對照驗證。

1.2 各章節概述

本篇論文共六章，第二章說明 IEEE 802.15.3 WPAN 規格的 TCM 系統架構；

第三章使用 MATLABA 模擬驗證硬體架構；第四章以 VHDL 硬體語言實現硬 體；第五章建立一適用於無線通訊系統之基頻電路設計之軟硬體共同模擬測試驗 證平台，並以此整合平台模擬驗證所實現之硬體電路，第六章為本論文之結論。

第二章 IEEE 802.15.3 TRELIS CODE MODULATION 基頻傳收系統架構

2.1 TCM 系統概述

針對 IEEE 802.15.3 TCM 基頻傳收系統架構如圖 2.1 所示，根據 IEEE 802.15.3[3]所制定操作頻帶是在 2.4~2.4835GHz 之間，又將它劃分成五個頻段，

如表 2.1 所示，躲開中心頻帶 2.437GHz，使其操作頻帶不與 IEEE 802.11b 不相 容，也因此通過歐洲(Europe)的 ETSI、日本(Japan)的 ARIB、美國(United States) 的 FCC、加拿大(Canada)的 IC 等單位認可。

依據 IEEE 802.15.3 以(n/n+1)Rate Trellis-encoder 搭配 QPSK、16-QAM、

32-QAM、64-QAM 五種載波調變，組合成如表 2.2 所示，而有 11Mbps、22Mbps、

33Mbps、44 Mbps、55 Mbps 五種不同傳輸速率操作模式，可依通道環境，來選 擇所需操作模式，來達到系統效能的要求，達最高頻寬效益。本章將依序來介紹 IEEE 802.15.3 TRELIS CODE MODULATION 基頻系統架構。

圖 2.1 IEEE 802.15.3 TRELIS CODE MODULATION 系統架構示意圖

表 2.1 操作頻帶分配

CHNL_ID Center freqency Hight-density 802.11b coexistence

1 2.412GHz ˇ ˇ

2 2.428GHz ˇ

3 2.437GHz ˇ

4 2.445GHz ˇ

5 2.462GHz ˇ ˇ

表 2.2 調變模式及傳輸率對照表

Modulation type Coding Data rate

QPSK

8-state TCM 11 Mb/s

DQPSK

none 22 Mb/s

16-QAM

8-state TCM 33 Mb/s

32-QAM

8-state TCM 44 Mb/s

64-QAM

8-state TCM 55 Mb/s

2.2 柵狀編碼調變(Trellis Code Modulation)觀念

在以往的通訊系統，要改善系統效能則是以增加頻寬為代價，而錯誤更正碼 是一種可行的方法；將資料序列經由編碼過程加入額外的位元，來提高系統效 能，此時便要增加頻寬；若考慮頻寬問題，就要減少資料傳輸量以維持頻寬，所 以要盡可能地提高頻譜效率，就須使用較高階的調變方式，如 16-QAM 相對於 32-QAM 更可有效的使用有限的頻寬，而信號間的距離也隨著縮短，進而影響到 系統效能，又需增加額外的功率來維持，其中仍與取捨有關。

直 到 1984 年開始利用編碼與調變結合的方式；使其信號群的擴充及 Ungerboeck 分割技術[1,4,5]，提升系統效能，確不需要增加訊號頻寬，稱柵狀編 碼調變(Trellis Code Modulation；TCM)。

而其觀念是「非所有訊號子集都具有等距離性質」；以物理觀來解釋；訊號 間距離越大，相對的錯誤率也就越低，因此 Ungerboeck 發展出 Ungerboeck 分割 技術，以分割子集的方法來將距離拉大，再結合調變來傳送訊號；Ungerboeck 曾證明過，在 AWGN 下，以 TCM 的編碼技術與未經編碼的系統相比，大約可 達 3dB 增益的效能，若容許 TCM 解碼器複雜度，可提升至 6dB 的增益[6]。

在未編碼的系統中，訊號群中，信號相鄰間只允許一個位元的差異，其距離 為最小距離 dmin。 避免傳輸率的降低，TCM 的做法則是將原訊號群擴展，在 分割成數各子群，如此一來子群中的最小距離可以比原先訊號群的 dmin為大，此 稱為最小自由距離(Minimum Free Distance) dfree，一般而言，距離越大錯誤率越 低，系統效能越好。平均訊號能量也由 E 增加為 E^’。

其 TCM 的漸近編碼增益(Asymptotic Coding Gain，ACG)定義為

2 ' 2

2 2 '

min min

/ /

free free

d E d E

d E d

g

E

常用來評估未編碼系統與 TCM 相較下效能的改善。利用軟式決策、最大概 似解碼(Maximum Likelihood decoder)，則是使用歐幾里得距離(Euclidean Distance) 而非使用漢明距離(Hamming Distance)[5]，因其使用「錯誤事件」(Symbol Error) 而非「位元錯誤」(Bit Error)，因為錯誤可能是超過一個錯誤位元(Bit)所造成。

若在訊雜比(SNR)值很高時，漸近編碼增益(ACG)，以 dB 為單位時亦可改寫為

2

10 10 2

min min

( ) 20 log (

d

^free) or ( ) 10 log (

d

^free)

G dB G dB

d d

g g 。

2.3 柵狀編碼調變(Trellis Code Modulation)架構

圖 2.2 為一般 TCM 模型，在此模型中包含編碼器及調變器二部份，其中編 碼 器 的 部 份 為 Ungerboeck 提 出 的 TCM 編 碼 器 ( 通 常 稱 為 Ungerboeck-encoder)[1,3,4]。其編碼步驟如下:

一、 輸 入 m-bits symbol 向 量 ， 將 其 向 量 拆 成 二 個 子 向 量 ， 其 中

Xk_bits=[

x x

₁

,

₂

,... x

_k ] 為 m 向量之 一子向量， 經由 k/(k+1) Rate 的

Convolution Encoder 產 生 另 一 個 (k+1) 大 小 之 新 子 向 量 Xk+1_bits=[

% %

₁

,

₂

,... % %

_k

,

_{k 1}]。

二、 在與未經編碼的向量 X_{m-k_bits}=[

x

_{k 1}

, x

_{k 2}

,... x

_m] 結合成新向量 Y=[

% %

₁

,

₂

,... % %

_k

,

_{k 1}

, x

_{k 1}

, x

_{k 2}

,... x

_m]=[

y y

₁

,

₂

,... y

_{m 1}]。

三、 已將

2

^m信號群擴展為

2

^{m 1}。

四、 將 向 量 Y=[

y y

₁

,

₂

,... y

_{m 1} ] 對 映 到

2

^{m 1} 信 號 群 的 星 狀 圖 (constellation)上。

此為 Ungerboeck 編碼，然後再結合調變器成為 Trellis-code Modulation。

在步驟(二)中向量 X_{m-k_bits}=[

x

_{k 1}

, x

_{k 2}

,... x

_m]是未經編碼直接平行轉移的向 量，此為子信號群(subset)中的一個信號；步驟(四)是將已經擴展為

2

^{m 1}的信號，

依 Ungerboeck 分割技術，分割為

2

^{k 1}個子信號群(subset)，其中每個子信號群 (subset)包含

2

^{m k}個信號；依向量 Xk+1_bits=[

% %

₁

,

₂

,... % %

_k

,

_{k 1}]選出一個子信號群 (subset) ， 再 由 選 出 的 子 信 號 群 (subset) 中 ， 選 擇 一 輸 出 信 號 向 量 Xm-k_bits=[

x

_{k 1}

, x

_{k 2}

,... x

_m]。

2 1

_ xk

k bits x x

2 1

( )_

m

k k

x

m k bits x x

y1

y2 1

ym

圖 2.2 一般 TCM 系統模型

2.4 柵狀編碼調變 Trellis Code Modulation /

信號對映(constellation mapping) (Ungerboeck 分割技術)

根 據 2.2 節 所 述 接 收 器 必 須 使 用 軟 式 決策 、 最 大 概 似 解 碼 (Maximum Likelihood decoder)，因此距離度量必須是歐幾里得距離(Euclidean Distance,ED) 而非使用漢明距離(Hamming Distance)。 了提升系統效益，必須把歐幾里得距 離(ED)最大化的方向去著手，於是 Ungerboeck[1,3,4,5,]在 1982 年 IEEE 提出<集 合分割>(Set Partitioning)技術，也稱為 Ungerboeck 分割技術[6,7]。

將 編 碼 後 M-ary 信 號 以 < 對 稱 > 的 方 式 ， 分 割 成

2

^{k 1} 個 子 信 號 群

(Subconstellations)，每個子信號群包含 ₁

2

^k

M

個信號，這是將調變信號群集，不斷

的分割為最小距離(d)遞增的子信號群集合，每一次分割所產生子信號群裡的信 號最小距離比原先的為大，即

d

₀

d

₁

d

₂

...

，如圖 2.3 為 16-QAM 信號群 分割方式。

Ungerboeck 將信號分配至格狀圖(trellis diagram)的各分支規則如下:

(一)互為平行轉移的各分支分配再同一個最小的子信號群中。

(二)相鄰分支分配在同一個次小的子信號群中。

(三)所有信號使用機率相等。

遵守此規則的編碼會具有規則的結構，而且其歐幾里得距離(ED)將永遠超過 未經編碼的參考調變信號點之間的最小距離，此為 Ungerboeck 設計規則(試誤法 規則)，才可達到最佳效能。

A0

B0 B1

C0 C1 C2 C3

D0 D4 D2 D6 D1 D5 D3 D7

d0

d1

d2

d3

圖 2.3 16-QAM 信號群分割 set partitioning

2.5 TCM 解碼器

克服通道雜訊對傳輸訊號的干擾，加入錯誤更正碼技術，以提高系統效 能。根據 2.3 節中所闡述的編碼器為 Systematic Convolution-encoder[3,4,5]此編碼 器對於系統效能的提升，也在於複雜度取捨；此種編碼法則，具有相關性、記憶 性，所以解碼器依其相關性就有估測傳輸訊息，找出在格狀圖(trellis diagram)上 最佳路徑的能力，如圖 2.4 為一個 Ungerboeck 編碼器，8-State trellis-diagram。

而 Viterbi 演算法[9-12]於 1967 年發表，原是用於迴旋編碼的解碼法則，由 於 TCM 解碼同樣是利用 TCM 編碼器所畫出的格狀圖(trellis-diagram)，再以軟式 決策、最大概似解碼(Maximum Likelihood decoder)[11] 找出格狀圖(trellis diagram)上最佳路徑的能力，因此，維特比演算法(Viterbi algorithem)亦適用於 TCM 的解碼。

因維特比解碼法則之格狀圖長度是無限的，礙於硬體上無法實現，所以須將 格狀圖的長度截斷；相對地格狀圖的長度，亦會影響解碼性能，根據 Forney[6,11]

提出的研究結果指出，截斷長度(truncated length)

L 5.8 m

，截斷長度 L 在此範 圍以上，所產生的錯誤率可以忽略；其中 m 為 Momery-order 編碼器中最大暫存 器個數。

TCM 的解碼架構則是結合 Trace-Back(TB)截斷式維特比(Viterbi)和一多工器 而成[14-16]，如圖 2.5 所示。

根據 2.2 節所述，距離度量必須是錯誤事件(symbol error)的歐幾里得距離 (Euclidean Distance,ED)，如圖 2.4 所示 trellis-diagram，其 Viterbi algorithem 代數 如下 :

( , , ) ( )

2

N N N N N N

BM r a s r a

1

1

(

1

) min ( ( ) ( , , ))

N N

N N N N N N N N

PM s PM s BM r a s

BM

N (branch metric) : 時間在 N 時的分支計值，在 2.2 節中所述 branch metric 為 symbol-branch 而非 bit-branch 因此分支 計值為歐幾里得距離(Euclidean Distance,ED)。

r

N : 時間在 N 時，經通道後所收到的信號。

a

N : 時間在 N 時，格狀圖(trellis-diagram)上的碼字(codeword)。

s

N : 時間在 N 時的狀態值。

1

(

1

)

N N

PM s

(survivor path metric) : 時間在 N+1 時的存活路徑計值。

圖 2.4 8-State trellis-diagram and State Transition

圖 2.5TCM 解碼器架構

2.6 IEEE 802.15.3 TCM (Trellis Code Modulation)

根據 IEEE 802.15.3 系統如圖 2.1 中，所使用的 Ungerboeck 編碼器如圖 2.6 所 示 ， 是 一 個 依 據 Systematic Convolution-encoder 所 組 合 而 成 2/3Rate 的 Ungerboeck 編碼器[3]。輸入向量 X=[

x x x x x

_n⁵

,

_n⁴

,

_n³

,

_n²

,

¹_n]，經編碼後輸出向量 Y=[

y y y y y y

_n⁵

,

_n⁴

,

_n³

,

_n²

,

¹_n

,

_n⁰

,

]，其輸入與輸出的對應如表 2.3、表 2.4 所示。

圖 2.6 中 Subset Selection (C0,...,C3)為 QPSK 的 subset number；(D0,…,D7) 為 16/32/64-QAM 的 Subset number。圖 2.6 中 Symbol selection From subset 是向 量 Y 信號所屬 subset 上的位置。

QPSK

Symbol Mapper 16-QAM 32-QAM 64-QAM

T T

T + +

Subset Selection

(D0,…,D7) (C0,…,C3)

Symbol selection From subsets

QPSK,16/32/64 QAM TCM Mode selection

1

xn 2

xn 3

xn 4

xn 5

xn

2

yn

0

yn 3

yn 4

yn 5

yn

1

yn

0

sn 1

sn 2

sn QPSK

16-QAM 32-QAM

64-QAM

圖 2.6 QPSK,16/32/64/-QAM 8-state trellis encoder

表 2.3 Input-output relations and state transitions of QPSK trellis encoder

Output bits Current state

2 1 0 n n n

s s s

Input bit

1

x

n

y y

¹_{n n}⁰ Subset number

Next state

2 1 0

1 1 1

n n n

s s s

0 00 C0 000(S0)

000(S0)

1 10 C2 001(S1)

0 01 C1 110(S6)

001(S1)

1 11 C3 111(S7)

0 00 C0 001(S1)

010(S2)

1 10 C2 000(S0)

0 01 C1 111(S7)

011(S3)

1 11 C3 110(S6)

0 00 C0 010(S2)

100(S4)

1 10 C2 011(S3)

0 01 C1 100(S4)

101(S5)

1 11 C3 101(S5)

0 00 C0 011(S3)

110(S6)

1 10 C2 010(S2)

0 01 C1 101(S5)

111(S7)

1 11 C3 100(S4)

表 2.4 Input-output relations and state transitions of 16/32/64-QAM trellis encoder Output bits

Current state

2 1 0 n n n

s s s

Input bits

2 1 n n

x x y y y

_n^{2 1}_{n n}⁰ Subset number

Next state

2 1 0

1 1 1

n n n

s s s

00 000 D0 000(S0)

01 010 D2 001(S1)

10 100 D4 010(S2)

000(S0)

11 110 D6 011(S3)

00 001 D1 110(S6)

01 011 D3 111(S7)

10 101 D5 100(S4)

001(S1)

11 111 D7 101(S5)

010(S2) 00 000 D0 001(S1)

01 010 D2 000(S0)

10 100 D4 011(S3)

11 110 D6 010(S2)

00 001 D1 111(S7)

01 011 D3 110(S6)

10 101 D5 101(S5)

011(S3)

11 111 D7 100(S4)

00 000 D0 010(S2)

01 010 D2 011(S3)

10 100 D4 000(S0)

100(S4)

11 110 D6 001(S1)

00 001 D1 100(S4)

01 011 D3 101(S5)

10 101 D5 110(S6)

101(S5)

11 111 D7 111(S7)

00 000 D0 011(S3)

01 010 D2 010(S2)

10 100 D4 001(S1)

110(S6)

11 110 D6 000(S0)

00 001 D1 101(S5)

01 011 D3 100(S4)

10 101 D5 111(S7)

111(S7)

11 111 D7 110(S6)

根據 2.4 節所述以集合分割(set partitioning)技術(Ungerboeck 分割技術)[3]，

將經過 Ungerboeck 編碼器後的向量 Y 信號，分割至所屬的 subset，圖 2.7、圖 2.8 分別 為 QPSK 和 16/32/64-QAM 分 割後的 信號 群， 再將 其做信 號對映 (constellation mapping)後，如圖 2.9、圖 2.10 分別為 QPSK 和 16/32/64-QAM，使 其對映成複數資料形式；而五種調變中的 DQPSK 調變是不經 TCM，其編碼法 則如表 2.5，其星狀圖(constellation)跟 QPSK，由此知 TCM 不在以葛雷碼(Gray code)編碼的星狀圖(constellation)方式來對映調變(mapping)成複數形式的資料。

0 0

yn y_n⁰ 1

1 0

yn y¹_n 1 y¹_n 0 y¹_n 1

圖 2.7 QPSK set partitioning

A0

B0 B1

C0 C1 C2 C3

D0 D4 D2 D6 D1 D5 D3 D7

0 0

yn

1_n 1 y

0 1

yn

1 1

yn

1 0

yn y¹_n 0

2 0

yn y_n² 1 y²_n 0 y²_n 1 y_n² 0 y_n² 1 y_n² 0 y_n² 1

C0 00

C1 01

C3 11

C2 10

圖 2.9 Assignment of subsets to QPSK constellation symbols and bit mapping

D0 110000

D1 110001

D4 110100

D5 110101

D0 111000

D1 111001

D4 111100

D5 111101

D0 101000

D1 011001

D4 000100

D5 000101

D0 000000

D1 000001

D4 011100

D5 101101 D3

111011

D2 111010

D7 011111

D6 011110

D3 011011

D2 011010

D7 111111

D6 111110

D3 110011

D2 010010

D7 000110

D6 000110

D3 000011

D2 000010

D7 010111

D6 110110 D4

101100

D5 011101

D0 001000

D1 001001

D4 001100

D5 001101

D0 011000

D1 101001

D4 100100

D5 100101

D0 010000

D1 010001

D4 010100

D5 010101

D0 100000

D1 100001 D7

110111

D6 010110

D3 001011

D2 001010

D7 001111

D6 001110

D3 010011

D2 110010

D7 100111

D6 100110

D3 100011

D2 100010

D7 101111

D6 101110

D3 101011

D2 101010

圖 2.10 Assignment of subsets to 16/32/64-QAM constellation symbols and bit mapping

表 2.5 DQPSK encoding table

Bit pattern (d0,d1)

d0 is first in time Phase change(+jw)

(0,0) 0

(0,1) π/2

(1,1) π

(1,0) 3π/2 (or -π/2)

了使五種載波調變在對映後的符碼之平均功率都一樣，因此以 DQPSK 為 基準都為 2，因每個載波調變符碼(mapping)都必須乘上一正規因子(normalization

factor)如表 2.6 所示。

表 2.6 正規化因子

Modulation Normalization factor

DQPSK 1 QPSK-TCM 1 16-QAM-TCM 1/( 5)

32-QAM-TCM 1/( 10) 64-QAM-TCM 1/( 21)

第三章 802.15.3 基頻系統架構之軟體模擬

在第二章已將 TCM(Trellis Code Modulation)調變技術的物理意義、原理方法 和 IEEE 802.15.3 基頻系統詳細介紹後，本章節將利用 MathWork 公司的 MATLAB7.0 軟體，依照第二章節中所敘述之傳輸系統架構，建構符合 IEEE 802.15.3 基頻傳收系統模擬平台，在高斯白雜訊(AWGN)通道環境下，來進行系 統效能(performance)的模擬，如圖 3.1 所示，並模擬驗證所有的硬體設計架構，

圖 3.2 為 IEEE 802.15.3 五種調變操作模式理想基頻傳收系統模擬結果。

再將第二章節所述的五種 TCM 調變傳輸模式在不同信號雜訊功率比下進行 硬體模擬，再與理想 TCM 基頻傳收系統效能和未經 TCM 編碼調變的效能做比 較分析。圖 3.3 為各種理想 TCM 調變操作模式和未經 TCM 編碼調變的效能模擬。

Input 2/3 Rate

Trellis encoder

DQPSK/QPSK/16/32/64 QAM Symbol Mapping

Normalization

AWGN Channel

Unormalization Quantization

Viterbi Decoder Select signal

Multiplexer Output

Trellis Code Modulation

Trellis Code Demodulation

圖 3.1 基頻傳收系統模擬

圖 3.2 適應性柵狀碼調變/解調系統效能模擬圖

圖 3.3 未編碼系統 V.S TCM 系統效能模擬

3.1 Trellis code Modulation /(Trellis Encoder 參數設定)

由圖 3.1 基頻傳收系統所示，Trellis Encoder 的訊號源(Input)，則是使用 MATLAB 中 randint 的指令來構成隨機序列產生器(Random Number Generator)，

輸出 binary 數位訊號給 Trellis Encoder。

而其 Trellis Encoder 架構為 IEEE 802.15.3 Standards 規格，如第二章中的圖 2.6 QPSK,16/32/64/-QAM 8-state trellis encoder 所示，在第二章節中介紹了 Trellis Encoder 雖然是 Convolutional Encoder 的一種，因此可以使用維特比法則(Viterbi algorithm)來解碼；但是其編碼器架構卻多包含了回授(feedback)和未編碼位元 (Unencoded Bits)，而在 MATLAB 中無法直接建構 poly2trellis 這個函數，因此必 須用其他方法來描述格子狀路徑(trellis)，建構 Trellis Encoder 所需的 poly2trellis 函數架構如[附錄一]所示；

3.2 柵狀編碼調變(Trellis code Modulation) /調變對映(Mapping)

在 Trellis code Modulation 有五個模式的調變對映；分別是 DQPSK、QPSK、

16/32/64-QAM，根據論文研究[17]指出，利用卡諾圖化簡法來做調變對映時，

在硬體實現方面所使用的邏輯閘數目是最少，因此本論文亦是使用此方法來做調 變對映模擬，對映成含有 sign bits 的符碼，其調變化簡結果如[附錄中的表 3.1、

表 3.2]所示。

3.3 正規化/反正規化(Normalization/Unormalization)乘法器位元數

在 IEEE 802.15.3 Standards 規格中[3]，共有五個模式的調變對映，而 了使 五種載波調變在對映後的符碼之平均功率都一樣，因此以 DQPSK 為基準功率都 為 2 時，因每個載波調變符碼(mapping)都必須乘上一正規因子(normalization factor)如表 2.6 所示。

係因硬體無法實現無限位元數的限制，因此針對正規化/反正規化乘法器位 元數進行模擬，以便取得最佳的位元數，卻又不會影響系統效能的硬體實現，其 64-QAM TCM 的正規化/反正規化乘法器位元數模擬效能結果如圖 3.4 所示，經 模擬後，將採 13 bits 位元數來實現乘法器硬體架構，如表 3.3 為各操作模式之乘 法器位元數。

經模擬後，接收端已決定了五種操作模式的反正規化乘法器之位元數，因此 本論文在傳送端之正規化乘法器直接與 Symbol mapping 採對映方式輸出，以降 低硬體複雜度，如表 3.4、表 3.5、表 3.6、表 3.7

圖 3.4 乘法器位元數效能模擬

表 3.3 DQPSK/QPSK,16/32/64-QAM TCM 反正規化乘法器位元數 value 2² 2¹ 2⁰ 2^-1 2-² 2^-3 2^-4 2^-5 2^-6 2^-7 2^-8 2^-9 DQPSK 1 0 0 0 1 0 0 0 0 0 0 0 0 0

QPSK 1 0 0 0 1 0 0 0 0 0 0 0 0 0 16QAM 5 0 0 1 0 0 0 1 1 1 1 0 0 0 32QAM 10 0 0 1 1 0 0 1 0 1 0 0 1 1 64QAM 21 0 1 0 0 1 0 0 1 0 1 0 1 0

表 3.4 QPSK TCM Normalization OUT

Binary Normalize Binary (out) QPSK 1

A B C D a b c d e f g h i j k l m -1 -1 1 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0

1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0

表 3.5 16-QAM TCM Normalization OUT

Binary Normalize Binary (out) 16QAM 1/

sqrt(5) A B C D a b c d e f g h i j k l m -3 -1.3416 1 0 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 -1 -0.4475 1 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 1 0.4472 0 0 0 1 0 0 0 0 0 1 1 1 0 0 1 0 0 3 1.3416 0 0 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0

表 3.6 32-QAM TCM Normalization OUT

Binary Normalize Binary (out) 32QAM 1/

sqrt(10) A B C D a b c d e f g h i j k l m -5 -1.5811 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 0 1 -3 -0.9487 1 0 1 1 1 0 0 0 1 1 1 1 0 0 1 0 1 -1 -0.3162 1 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 0.3162 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 3 0.9487 0 0 1 1 0 0 0 0 1 1 1 1 0 0 1 0 1 5 1.5811 0 1 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1

表 3.7 64-QAM TCM Normalization OUT

Binary Normalize Binary (out) 64QAM 1/

sqrt(21) A B C D a b c d e f g h i j k l m -7 -1.5275 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 -5 -1.0911 1 1 0 1 1 0 0 1 0 0 0 1 0 1 1 1 0 -3 -0.6547 1 0 1 1 1 0 0 0 1 0 1 0 0 1 1 1 1 -1 -0.2182 1 0 0 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 0.2182 0 0 0 1 0 0 0 0 0 0 1 1 0 1 1 1 1 3 0.6547 0 0 1 1 0 0 0 0 1 0 1 0 0 1 1 1 1 5 1.0911 0 1 0 1 0 0 0 1 0 0 0 1 0 1 1 1 0 7 1.5275 0 1 1 1 0 0 0 1 1 0 0 0 0 1 1 1 1

3.4 量化位階劃分與量化位元數

量化位元數越多，表示量化後與誤差越小，但相對的硬體複雜度越大，因此 量化位元數的決定需要考量系統效能和硬體複雜度，所以在訊號通過通道時，接 收端必須先進行量化位階的劃分，取得最適當的量化位元數。

而且在第二章節時也描述在 TCM 傳輸系統，分之計值(branch)運算時是採 用錯誤事件(symbol error)而非位元錯誤(bit error)，因此其系統在解碼時將採用軟 式決策解碼，所以在解對映時要配合軟式解碼之量化位元數做解對映。量化位元 數除了會影響系統的效能，也關係到硬體的複雜度。因此本節將針對量化位階劃 分與量化位元數做系統效能模擬，以確定硬體的架構。

根據模擬的結果顯示，如圖 3.5。而在 64QAM-TCM 調變的狀況下，5 bits 與 6 bits 量化位元數則以相當接近無限位元數量化，但因考量到系統效能和量化 位元數越多則硬體複雜度越高的結果，本論文將採用 6 bits 量化位元數劃分來實 現硬體，其量化位階如圖 3.6 所示。

圖 3.5 量化位階劃分與量化位元數做系統效能模擬

圖 3.6 64QAM-TCM 之 6 位元軟式解對映

3.5 柵狀編碼解調變(Trellis code DeModulation) / 柵狀解碼器(Trellis decoder)

針對IEE 802.15.3 Wireless Medium Access Control (MAC) and Physical Layer (PHY) Specifications for High Rate Wireless Personal Area Networks (WPANs)規格 中，再第二章節已介紹過其TCM傳收系統架構；其中因為在傳送端的Symbol mapper不是在以規律的Gray Code去做訊號對映(symbol mapping)所以就不能在 計算其位元分支計值(bit branch metric)，而是採以符碼分支計值(symbol branch metric)。

且柵狀解碼器(Trellis decoder)規則，也是利用柵狀編碼器(Trellis encoder)所 畫 出 的 格 狀 圖 (trellis-diagram) ， 再 以 軟 式 決 策 、 最 大 概 似 解 碼 (Maximum Likelihood decoder) 找出格狀圖(trellis diagram)上最佳路徑的能力，因此，維特比 演算法(Viterbi algorithem)亦適用於TCM的解碼。

所以本章節，將以實現軟式決策(soft decision)、trace back、維特比演算法 (Viterbi algorithem)的柵狀解碼器進行各項模擬。

由圖3.1基頻傳收系統知，其柵狀編碼解調變(Trellis Code Demodulation)包含 了柵狀解碼器和訊號選擇多工器(Select signal multiplexer)，其中柵狀解碼器的解 碼步驟包含了分支計值(BMU)、加法路徑選擇計值(ACSU)、存活路徑計值 (SMU)，其架構如圖3.7所示進行各項硬體模擬[9,10,18-23]。

圖3.7 柵狀解碼器模擬架構

3.5.1 柵狀解碼器(Trellis decoder)/BMU

配合軟式決策之量化位階；因此在計算分支計值時，是採用錯誤事件 (Symbol error)的計算方法，亦即是計算接收訊號與格狀圖路徑上的訊號兩者相差 的距離作為分支上的計值；其距離計算是採用距離差平方開根號的方式來做運 算，但是因考量到硬體複雜度，因此在距離差平方後，省略了開根號，進行模擬 以取得適當位位元數，來降低硬體複雜度的實現。

BMU模擬計算步驟如下:

Step1.依據IEE 802.15.3 Standards之柵狀編碼器畫出格狀圖，如圖3.8、

圖3.9所示。

Step2.由圖3.8、圖3.9中，每條路徑上的Subset number就可知是由哪個 subset而來；再將其接收信號與subset上所有信號做距離差平方計 算，再選出最小距離差平方做為該路徑上的計值。

²

1....

( , , ) min( )

i i

N N N N N N

BM r a s

i

r a

例:假設TCM-64-QAM的調變，其set partitioning如圖2.8所示，且格狀圖 如圖3.9所示，而收到的信號為r(7,5)欲計算狀態0(state000)至狀態2 (state010)的分之計值，其計算步驟如下:

由狀態0至狀態2的路徑上知，其Subset number為D4，因此將收到的 信號r(7,5)與D4 Subset上所有的信號做距離差平方，選出最小的既為 該路徑上的計值。

^{2 2}

1,2...,8 1,2...,8

( , , ) min ( ) min ((7,5) 4 ) 8

i i i

N N N N N N N

i i

BM r a s r a D

D0 D2 D4 D6 1

Input x

n

Output

_sn²_1s¹_n1sn⁰₁

2 1 0

n n n

s s s

0 0 0 0 0 0

0 0 1 0 0 1

0 1 0 0 1 0

0 1 1 0 1 1

1 0 0 1 0 0

1 0 1 1 0 1

1 1 0 1 1 0

1 1 1 1 1 1

0 , 1

0 , 1

1 , 0

1 , 0

0 , 1

0 , 1

1 , 0

1 , 0

C0 C2

C1 C3

C2 C0

C3 C1

C0 C2

C1 C3

C2 C0

C3 C1

圖 3.8 8state QPSK Trellis diagram

D0 D2 D4 D6 2 1

n n

Input x x Output

_sn²_1s¹_n1sn⁰₁

2 1 0

n n n

s s s

0 0 0 0 0 0

0 0 1 0 0 1

0 1 0 0 1 0

0 1 1 0 1 1

1 0 0 1 0 0

1 0 1 1 0 1

1 1 0 1 1 0

1 1 1 1 1 1

00 01 10 11

10 11 00 01

01 00 11 10

11 10 01 00

10 11 00 01

00 01 10 11

11 10 01 00

01 00 11 10

D0 D2 D4 D6

D5 D7 D1 D3

D2 D0 D6 D4

D7 D5 D3 D1

D4 D6 D0 D2

D1 D3 D5 D7

D6 D4 D2 D0

D3 D1 D7 D5

圖 3.9 8state16/32/64-QAM Trellis diagram

3.5.2 路徑計值記憶單元(PMMU)位元數模擬

PMMU 是以每個狀態點為一儲存單位，再與 ACSU 相加之後選出新的路徑，

且將儲存單位的值在更新，一直累計反覆執行；但在硬體實現方面卻不可能無限 制的累加，因此，必須再每個狀態累加一定程度的位元數時，在不溢位的情形下，

適時的同減某一數值，又不影響系統效能，找出此一理想的位元數來實現硬體。

其模擬結果如圖 3.10 所示，以累加位元數為 6bits、7bits、8bits、9 bits 來進 行系統效能模擬比對，由模擬結果知，本論文之 PMMU 累加位元數為 9 bits。

圖 3.10 PMMU 累加位元數效能模擬

3.5.3 截斷長度(truncation length)

本論文中維特比解碼器是採用回溯(trace back)的方式來解碼，因此其回溯長 度的長短，亦會影響解碼效能，根據 Forney[13]提出的研究結果指出，截斷長度 (truncated length)

L 5.8 m

，截斷長度 L 在此範圍以上，所產生的錯誤率是可以 忽略；其中 m 為 Momery-order 編碼器中最大暫存器個數，截斷長度的長短，亦 影響著硬體的複雜與否。

而本論文中 IEEE 802.15.3 中所採用的編碼器暫存器個數為 m=3，其截斷長 度 L 必須大於 17.4 個位元，且現今記憶體模組容量為 2 的次方倍數位元，因此 採用了 24、36、48、64 共四種截斷長度，進行模擬以取的效能增益較高的截斷 長度，做為硬體實現。其模擬結果如圖 3.11 所示，在截斷長度為 48 時，其系統 效能已經可以達到與無限長度系統效能相當，所以在本論文選擇截斷長度為 48 做為硬體實現。

圖 3.11 截斷長度效能模擬

3.5.4 各操作模式效能模擬

本節將把前幾章節所有的硬體模擬串接，進行整體系統效能模擬，再與適應性柵 狀碼調變/解調系統效能模擬進行對照，以實現硬體，圖 3.12 為各操作模式之系 統效能模擬結果，由結果知本論文所設計的各模式操作硬體，經過系統效能模擬 後，皆能符合適應性柵狀碼調變/解調系統效能的標準。

圖 3.12 各模式硬體系統效能模擬

第四章 柵狀解碼器(Trellis Decoder)及相關電路硬體實現

在本章節將把第三章所做的各式硬體模擬，以 VHDL 硬體描述語言來進行 傳收電路設計。

以 Xilinx 公司的 Xilinx ISE 7.1 軟體來進行，串列輸入轉換平行輸出器(Series to parallel) 、柵狀編碼器(Trellis Encoder)、訊號對映電路(Maper)、正規化\反正 規化(Normalization\Unormalization)乘法器、量化器(Quantizatuon) 、維特比解碼 器(Viterbi Decoder) 、訊號選擇多工器(Select Signal Multiplexer)等傳收電路的模 擬 與 驗 證 ， 再 將 合 成 的 電 路 載 至 (Download) LYRTECH 之 TMS320C6713/VIRTEX-II Based SignalWAVe 發展板完成無線個人網路 IEEE 802.15.3 系統之 TC-QAM 解調電路實現。同時，我們也使用 SIMULINK 軟體與 SignalWAVe 發展板，完成一個適用於通訊基頻系統之軟體模擬、硬體電路設計、

硬體測試、以及軟硬體共同模擬測試之整合環境建立。

圖 4.1 為硬體實現電路系統方塊圖，本章節將依照此電路系統方塊圖一一介 紹硬體的電路實現與驗證。

Input/

Series to parallel Trellis encoder

DQPSK/QPSK/16/32/64 QAM Symbol Mapping

Normalization

AWGN Channel

Unormalization Quantization

Viterbi Decoder Select signal

Multiplexer Output

Trellis Code Modulation

Trellis Code Demodulation N Rate

N+1

圖 4.1 硬體電路實現系統方塊圖

4.1 操作系統時脈

根據 IEEE 802.15.3 的五種柵狀編碼調變(TCM)操作模式，其傳送端的柵狀 編碼器(Trellis encoder)之編碼率(Code Rate)不同，因此造成在串列輸入轉換平行 輸出(Series to parallel)時而有相對不同的時脈，如表 4.1 知有 11Mhz、22Mhz、

33Mhz、44Mhz、55Mhz 共有五種時脈，因此先產生一組基頻時脈為 11Mhz，然 後再使用倍頻電路產生所需的時脈。

表 4.1 系統操作時脈

Modulation

Number

Modulation Type

Coding Rate

Bit Data Rate(Mhz)

(series to parallel)

Symbol Data Rate(Mhz)

(encoder input)

000 DQPSK 1/2 11 11

001 TCM-QPSK 1/2 22 22

010 TCM-16-QAM 3/4 33 11 011 TCM-32-QAM 4/5 44 11 100 TCM-64-QAM 5/6 55 11

4.2 串列輸入轉換平行輸出器(Series to parallel)

為了將串列(series)輸入訊號，傳入不同編碼率(Coding Rate)的柵狀編碼器 (Trellis Encoder)進行編碼，因此根據表 4.1，設計出一個相對於柵狀編碼器不同 時脈的串列輸入轉換平行輸出器(Series to parallel)，以符合 IEEE 802.15.3 五種操 作模式編碼器輸入位元數，電路架構方塊圖如圖 4.2，表 4.2 為串列輸入轉換平 行輸出器電路輸入、輸出腳位(I/O)，圖 4.3 為電路設計波形驗證。

53LEs

圖 4.2 串列輸入轉換平行輸出器(Series to parallel) 電路架構圖

表 4.2 Series to parallel I/O 腳位

Pin Name Number of bit I/O Statement

Sel_mod 3 input data input

Series_data 1 input data input

Clk 1 input clock pin

Reset 1 input enable pin

Parallel 5 output data output

Enable 1 output enable pin

圖 4.3 Series to parallel for TCM-64-QAM 電路波形驗證圖

TCM-64-QAM mode

4.3 柵狀編碼器(Trellis Encoder)

根據 IEEE 802.15.3 Standards 中使用的柵狀編碼器(Trellis Encoder)電路架 構，如圖 4.4、圖 4.5 中所示，共有 1/2、3/4、4/5、5/6 Rate 四種編碼率；包含 3 個暫存器共有 8 個狀態、5 個輸入、6 個輸出，表 4.3 為柵狀編碼器電路輸入、

輸出腳位(I/O) ，可由表 2.4 對照驗證，進行電路設計波形驗證，結果如圖 4.6 所示。

QPSK

Symbol Mapper 16-QAM 32-QAM 64-QAM

T T

T + +

Subset Selection

(D0,…,D7) (C0,…,C3)

Symbol selection From subsets

QPSK,16/32/64 QAM TCM Mode selection

1

xn 2

xn 3

xn 4

xn 5

xn

2

yn

0

yn 3

yn 4

yn 5

yn

1

yn

0

sn 1

sn 2

sn QPSK

16-QAM 32-QAM

64-QAM

圖 4.4 柵狀編碼器(Trellis Encoder)電路架構圖

20LEs

圖 4.5 Trellis Encoder 電路架構圖

表 4.3 Trellis Encoder I/O 腳位

Pin Name Number of bit I/O Statement

Sel_mod 3 input data input

Data_in 5 input data input

Clk 1 input clock pin

Reset 1 input enable pin

Data_out 6 output encoded out Rady_outencoder 1 output enable pin

圖 4.6 Trellis Encoder for TCM-64-QAM 電路波形驗證圖

TCM-64-QAM mode