先進矽鍺元件之應力估算與效能分析

全文

(1)國立臺灣師範大學機電科技學系碩士論文指導教授：劉傳璽博士李昌駿博士先進矽鍺元件之應力估算與效能分析 Stress estimation and performance analysis of advanced SiGe devices. 研究生：洪敏惠撰中華民國一百零一年六月.

(2) 致謝首先，要感謝我的指導教授劉傳璽博士這兩年來的教導，從老師身上除了學習半導體製程的相關知識外還有待人接物與人相處的道理，且老師的教學與處事都十分的淺顯易懂且很有 “效率”。所以，很幸運的能夠待在老師的門下。另外，也要感謝我的另一個指導老師，任教於中原大學的李昌駿博士。雖然被李老師指導的時間不長，因為老師爽朗的笑聲，和老師所教導的相關模擬知識，使得論文得以如期順利完成。此外，要感謝我的實驗室戰友們，筱璇、文奕和詠善，因為他們的好相處，使得我的研究生生活充滿了笑聲。接著，感謝兩位學長彥興與彥良，兩位學長都十分的照顧我們這群學弟妹，也都很樂於教導且一同切磋討論。還要感謝三位學弟妹，姿含、榮皓和關口，感謝他們常提醒我們吃飯時間。還有兩位學長，證宇及易寒學長，雖然認識不久，但是也都很高興能一起如期畢業。另外，還要感謝我的好友們，旻靜、絲婷、純雅、叔恩、立其和晏榕，感謝他們容忍在寫論文期間，時常的缺席聚會，和聆聽我那無限輪迴的牢騷。最後，我要感謝我最親愛的家人們，父親、母親、姊姊和弟弟，因為你們的支持鼓勵與容忍，所以才能完成這本論文。.

(3) Abstract With the trend of multi-function and minimizing volume, traditional silicon-based semiconductor transistors have not met the performance requirements of next-generation devices. Consequently, in addition to diminish the characteristic sizes of nano-scale transistors, an introduction of advanced strained engineering is significant to enhance their performances. However, effects of pattern layouts such as different width of extended poly gate on narrow channel width on P-type metal oxide semiconductor field (PMOSFETs) has little reported as well as discussed completely. For this reason, this investigation analyzes PMOSFETs with a combination of a narrow gate length and extended poly width by using three dimensional finite element simulations integrated with the concept of factorial design of experiments. In the first part of this thesis, four design factors, including extended poly width, source/drain length, gate length, and the magnitude of CESL stressor, are selected to perform the analysis of variance (ANOVA) to confirm the interpretation and significance of effects for mobility gain of devices. The ANOVA results indicate that the effect importance is CESL stressor, interaction between CESL stressor and extended poly gate width, and extend poly gate width in sequence. From the above-mentioned results, it is found that extended poly width plays an important role for the mobility enhancement of devices. Moreover, for the purpose of investigating the interaction between CESL stressor and extended poly gate width, the central composite design is utilized to construct the contour of response surface. Subsequently, the better combinations of the factors are suggested in this thesis.. i.

(4) In the second part, the sensitive analysis of stress effects within Si channel and corresponding mobility gains under the considerations of extended poly gate width and silicon germanium alloy embedded in the source/drain (S/D) region is implemented. The results point out that the mobility gain is maximum as the extended poly width is equal to 0.2 m.. Keyword: Finite element analysis (FEA), SiGe stressor, extended poly gate width, ANOVA. ii.

(5) 中文摘要隨電子產品輕薄短小及功能多樣化之潮流，傳統之矽基半導體元件已無法符合下一世代元件於速度或功能之要求，因此除藉由縮減元件特徵尺寸外，應變工程之導入對於奈微電子元件之效能提升益顯重要。然而，電路圖案化之影響諸如具突起之多晶矽閘極對窄通道元件之引致應力大小，相關文獻卻鮮少有完整地討論。有鑑於此，本研究系統性地探討應變工程對於突出之多晶矽閘極寬度於具窄通道之 P 型半導體元件之性能表現。本論文分為兩部份，首先使用因子實驗設計概念結合有限元素之模擬法，對 PMOS 半導體元件進行應力模擬。分析時選擇四個重要設計因子，分別為延伸閘極寬度、源∕汲極長度、元件通道寬度，以及 CESL 內含應力值進行變異數分析，並討論其對於載子遷移率之影響性。由變異數分析可得知其因子重要影響程度前三項依序為 CESL 之應力值、CESL 應力值與延伸閘極寬度兩因子間之交互作用，延伸閘極寬度。由上述分析獲知，延伸閘極寬度這一設計因子對於半導體元件其載子遷移率增益之影響為十分重要。其次，為了瞭解 CESL 應力與延伸閘極寬度兩因子間之交互作用關係，故於本研究使用中央合成設計法得到該因子間之反應曲面圖。藉由該曲面圖吾人可以進而獲得其優化之組合關係。第二部份，由於在文獻中可得知矽鍺合金源/汲極長度愈長則 P 型半導體元件其阻值會隨之減少。因此對不同大小之延伸閘極寬度與矽鍺合金之源/汲極長度進行敏感度分析，討論元件不同方向其應力值與載子遷移率之增益。分析結果指出當延伸閘極寬度於 0.2 m 時，其所貢獻之載子遷移率為最大。. 關鍵詞: 有限元素分析、矽鍺合金、延伸閘極寬度、變異數分析 iii.

(6) 目錄第一章緒論 ............................................................................................................. 1 1.1 應變矽發展 ............................................................................................ 1 1.2 本論文研究方向 ................................................................................... 1 第二章文獻探討 ..................................................................................................... 3 2.1 金氧半場效電晶體............................................................................... 3 2.2 金氧半場效電晶體之結構與特性 ................................................... 4 2.3 金氧半場效電晶體之工作原理 ........................................................ 6 2.4 應變矽 ................................................................................................ 7 2.5 全區域應變矽 .................................................................................. 12 2.6 區域應變矽 ......................................................................................... 16 2.6.1 區域應變矽在源/汲極 ......................................................... .. 16 2.6.2 氮化矽覆蓋層 ......................................................................... 23 2.7 應變矽的製程考量 ........................................................................... 28 2.8 應變矽之載子遷移率計算 ............................................................... 28 第三章實驗設計 ................................................................................................... 31 3.1 前言 ..................................................................................................... 31 3.2 模擬步驟流程圖 ................................................................................. 31 3.3 因子設計與變數分析 ..................................................................... 32 3.3.1 反應曲面法 ............................................................................. 33 3.3.2 最陡上升法或最陡下降法 ..................................................... 35 3.3.3 中心合成設計 ......................................................................... 36 3.3.4 Box Behnken Design ............................................................... 37 3.3.5 其他反應曲面設計 ................................................................. 38 iv.

(7) 3.4 有限元素設計法.............................................................................. 39 3.5 模擬材料之元素特性與性質 ......................................................... 44 3.6 模擬材料之參數設定 ..................................................................... 44 3.6.1 接觸蝕刻停止層 ..................................................................... 44 3.6.2 矽鍺合金 ................................................................................. 45 3.7 建立有限元素模型 ......................................................................................... 47 3.8 設定邊界條件 ................................................................................................. 49 3.9 半導體模型之驗證 .......................................................................................... 50 第四章結果與討論 .............................................................................................. 54 4.1 變異數分析 ........................................................................................ 54 4.2 反應曲面法...................................................................................... 59 4.3 探討延伸閘極寬度與源/汲極長度對半導體元件的影響 ............ 65 4.3.1 探討 CESL 壓應力對半導體元件的影響 ............................. 67 4.3.2 探討矽鍺合金的源∕汲極對半導體元件的影響 .................... 71 4.3.3 探討矽鍺合金源∕汲極與 CESL 的壓應力元件的影響 ........ 73 第五章結論與未來展望 ...................................................................................... 76 5.1 因子設計與變析 .............................................................................................. 76 5.2 探討延伸閘極寬度與源/汲極長度對半導體元件的影響 .............. 77 5.2.1 探討 CESL 壓應力對半導體元件的影響 ............................. 77 5.2.2 探討矽鍺合金的源∕汲極對半導體元件的影響 .................... 78 5.2.3 探討矽鍺合金源∕汲極與 CESL 的壓應力對元件的影響 .... 78 5.3 未來展望.......................................................................................... 78 參考文獻 ................................................................................................................ 80. v.

(8) 表目錄表 2-1 n-MOSFET 與 p-MOSFET 之比較表 ......................................................... 6 表 2-2 不同方向之張應力影響對於半導體元件的表現 .................................... 11 表 2-3 利用壓阻係數計算各種壓力對電子與電洞的遷移率增益 .................... 12 表 2-4 在不同的氣體流量比例，所得到的 CESL 應力值 ................................ 24 表 2-5 在三個不同方向之低應力其壓阻係數 .................................................... 30 表 3-1 兩個因子的變異數分析變異數分析表 .................................................... 33 表 3-2 比較 3D 自由網格和 3D 映射網格的優缺點........................................... 48 表 4-1 各因子的高水準和低水準組合 ................................................................ 55 表 4-2 24 矩陣之因子設計 ..................................................................................... 56 表 4-3 前三個重要效應因子組合之 ANOVA 分析表格 ....................................... 58 表 4-4 中央合成設計法設計之 23 矩陣 ................................................................ 61 表 4-5 中央合成設計法反應因子二次模型的變異數分析表格 ........................ 62 表 4-6 配置模型方程式與模擬的點間的誤差值 ................................................ 64. vi.

(9) 圖目錄圖 2-1 未來幾年的電晶體尺寸預測 ..................................................................... 3 圖 2-2 金氧半電容 ................................................................................................. 4 圖 2-3. n 通道金氧半場效電晶體元件之結構圖 ................................................ 5. 圖 2-4 矽鍺虛擬基板長在矽通道下方 ................................................................. 8 圖 2-5 電子在受到單軸的壓力應變的導電帶能谷 ............................................. 8 圖 2-6 電洞在受到單軸的壓力應變後的能帶圖與等能面圖 ............................. 9 圖 2-7. (a)左圖，為受力後其能股之分佈圖(b)能帶分裂之關係圖 .................. 9. 圖 2-8 在源/汲極使用矽鍺合金其半導體元件模型示意圖，小圖描述晶格在水平和垂直其應力分布 ........................................................................... 10 圖 2-9. P-MOSFET 應變矽其半導體元件之結構圖 ......................................... 12. 圖 2-10 在鍺濃度各為 0.1、0.22 和 0.29 其長通道之有效電洞遷移率 ........... 14 圖 2-11 應變矽元件在鍺濃度各為 0.1、0.22 和 0.29 下其在短通道之轉移電導 ............................................................................................................... 14 圖 2-12 全區域應變矽的結構與能帶圖，電子通道(a)矽鍺表面(b)埋在矽鍺上 ................................................................................................................... 15 圖 2-13 三個材料的轉移電導圖（通道長度為 10μm，通道寬度為 21μm），三個 Vt 約為-0.2V .................................................................................... 16 圖 2-14 源/汲極重填矽鍺合金其步驟示意圖 ..................................................... 17 圖 2-15 在半導體元件中施加 CESL 壓應力和源/汲極使用矽鍺合金其 Ion/ Ioff 曲線圖 ....................................................................................................... 18 圖 2-16 使用壓組係數來推估模擬結果其載子遷移率增益與文獻資料之趨勢曲線比較圖 ............................................................................................... 18 圖 2-17 顯示不同的鍺含量對於通道的水平分量和垂直分量的應力值曲線(a) 顯示垂直分量的 X 方向的應力值(b)為水平分量的 X 方向的應力值 19 vii.

(10) 圖 2-18 應變異質接面的磊晶生長與鬆弛之晶格示意圖 .................................. 20 圖 2-19 P 型電晶體之半導體元件結構模型 ....................................................... 21 圖 2-20 不同的元件通道寬度之應力曲線圖 ...................................................... 22 圖 2-21 不同元件通道寬度其電流增益曲線圖 .................................................. 22 圖 2-22 氮化矽蝕刻停止層(CESL)對通道的張力方向表示 .............................. 24 圖 2-23 不同的閘極高度對 X 軸的應力影響 ..................................................... 25 圖 2-24 將 CESL 分為頂部、側邊和底邊這三個區塊其半導體模型示意圖，通道長度為 X 方向，寬度為 Y 方向 ..................................................... 25 圖 2-25 在長通道之下其 Z 方向對不同區塊之模擬應力分佈 .......................... 26 圖 2-26 不同區塊在不同閘極長度下其對元件通道 X 方向之應力曲線圖 ..... 26 圖 2-27 不同區塊在不同閘極長度下其對元件通道 Y 方向之應力曲線圖 ..... 27 圖 2-28 不同區塊在不同閘極長度下其對元件通道 Z 方向之應力曲線圖 ...... 27 圖 2-29 電阻係數與晶體方向的關係 (a)  11 (b)  12 (c)  11.   12  . 44. .......... 29. 圖 3-1 實驗設計模擬之流程圖 ........................................................................... 31 圖 3-2 一階反應曲面和最陡上升路徑 ............................................................... 35 圖 3-3 二因子之中央合成設計法 ....................................................................... 36 圖 3-4 三因子的 Box-Behnken 設計 ................................................................... 37 圖 3-5 兩個變數的六角形等半徑設計 ............................................................... 38 圖 3-6 一維軸向的有限元素網格 ....................................................................... 39 圖 3-7 元素外力與位移方向定義 ....................................................................... 41 圖 3-8 一階求節點之數學運算方法:疊代法 ...................................................... 42 圖 3-9 一階求節點之數學運算方法:牛頓法 ..................................................... 42 圖 3-10 一階求節點之數學運算方法:割線法 .................................................... 43 圖 3-11 應變異質接面的磊晶生長與鬆弛示意圖 .............................................. 45 圖 3-12 應變矽在矽鍺層上應變的表現 (拉力) .................................................. 46 viii.

(11) 圖 3-13 左圖為矽(Si)，右圖為矽與鍺(Ge)的混晶比 ...................................... 46 圖 3-14 建立有限元素模型 .................................................................................. 49 圖 3-15 文獻中模擬 PMOS 建造出 3D 模型....................................................... 50 圖 3-16 模擬驗證文獻中對於不同元件通道厚度其應力值 .............................. 51 圖 3-17 半導體元件之顯影示意圖 ...................................................................... 52 圖 3-18 有限元素應力模擬分析:為此實驗應力模擬模型之上視簡圖 ............. 52 圖 3-19 應力模擬模型之半導體結構圖 .............................................................. 53 圖 4-1 MOSFET 元件之俯視圖 ............................................................................ 55 圖 4-2 延伸的多晶矽閘極寬度(A)與源∕汲極長度(B)以及 CESL 的應力值(D) 三設計因子之立方體圖: 觀測效應值為載子遷移率增量 ................. 57 圖 4-3 因子效應的常態機率分佈圖：因子對於載子遷移率之效應重要性 .... 57 圖 4-4 二因子之中央合成設計法 ........................................................................ 60 圖 4-5 CESL 應力值與延伸的閘極寬度兩因子間作用對於載子遷移率增益的等高線圖 ................................................................................................... 62 圖 4-6 CESL 應力值與延伸的閘極寬度兩因子間作用對於載子遷移率增益的反應曲面圖 ............................................................................................... 63 圖 4-7 有限元素應力模擬分析:上圖為此實驗應力模擬模型之上視簡圖，下圖為結構圖 ............................................................................................... 66 圖 4-8 2 GPa 的 CESL 壓應力在不同的源∕汲極長度下的應力曲線變化...... 68 圖 4-9 2 GPa 的 CESL 壓應力在不同的源∕汲極長度下的載子遷移率增益變化 ............................................................................................................... 68 圖 4-10 2 GPa 的 CESL 壓應力的應力分佈圖 .................................................... 69. ix.

(12) 圖 4-11 在半導體元件中使用 2GPa 之 CESL 壓應力之其模擬其不同延伸之閘極寬度其受表示其受力示圖…………………………………………...70 圖 4-12 鍺濃度 25%的矽鍺合金於不同源∕汲極長度下之應力曲線變化圖 .. 72 圖 4-13 鍺濃度 25%的矽鍺合金於不同的源∕汲極長度下之載子遷移率增益曲線圖 ....................................................................................................... 72 圖 4-14 鍺濃度 25%的矽鍺合金和-2 GPa 的 CESL 在不同的延伸閘極寬度下的應力曲線 ............................................................................................... 74 圖 4-15 鍺濃度 25%的矽鍺合金和-2 GPa 的 CESL 在不同的延伸閘極寬度下的載子遷移率增益 ................................................................................... 74 圖 4-16 鍺濃度 25%的矽鍺合金和-2GPa 的 CESL 在 Y 方向的應力分布圖 ..... 75. x.

(13) 第一章緒論 1.1 應變矽 (Strain Si) 發展隨著大型積體電路技術的進步，且為了使得成本降低且功能的增加與性能的提升，因此半導體元件與電容器愈做愈小，而傳統的半導體元件已經無法滿足現在的發展。現在學、業界研究除了使用 high-k 材料來取代傳統的二氧化矽外，還有在半導體元件中施加應力。文獻發現，當在半導體元件中施加應力(壓應力或張應力)，可以有效地增加載子遷移率增益。施加應力的方式有(1)在源汲極使用矽/鍺合金 (SiGe) 或矽碳合金 (SiC); (2) 使接觸蝕刻停止層 (CESL) 具有內應力 (3) 淺溝渠隔離技術 (STI) 含內應力等。本篇研究主要探討源/汲極使用矽鍺合金，再加上具壓應力之接觸蝕刻停止層，來探討對 PMOS 半導體元件之表現。. 1.2 本論文研究方向因為半導體元件尺寸微縮的關係，使得顯影技術愈來愈顯得重要。本篇研究主要討論突出的延伸閘極寬度對半導體元件之影響表現。由於影響半導體元件之載子遷移率的原因有許多，因此本研究首先就四個設計因子來進行分析討論，本研究中使用有效元素之模擬方法再搭配實驗方法與設計 (design of experiments, DOE) 來討論 CESL 應力值、源/ 汲極長度、元件通道寬度及延伸的閘極寬度，這四種不同之設計因子對元件通道中的載子遷移率之影響重要性。利用上述實驗設計方法得到四個設計因子，其載子遷移率之重要影響性，再進一步的討論明顯因子其反應曲面。在本研究中所使用之方法為反應曲面法中的中心合成設計法。. -1-.

(14) 由中心合成設計法可得到反應曲面圖與反應配適方程式。再由反應曲面來找出其反應區間之關係。藉由該曲面圖可以進而獲得其優化之組合關係。接著，細部分析討論不同大小之延伸閘極寬度與源/汲極長度，施予半導體元件通道三種不同方向(X、Y 和 Z)的應力值及其對載子遷移率增益之影響。. -2-.

(15) 第二章文獻探討 2.1 金氧半場效電晶體 (Metal-oxide-semiconductor field-effect transistor, MOSFET) 金氧半場效電晶體 (MOSFET)是現今最常被運用的電子元件，它被運用於元件開關或數位邏輯的驅動電路[1]。而從 1980 年後期，矽基板微電子科技的進步，使得 CMOS 積體電路發展迅速。使得高性能的微處理器及低靜態功耗 (low static power) 的無線系統發展急遽擴張。而為了增加處理器的速度 (speed) 、效能和降低生產成本，所以要縮小元件和改善製程方法[2]。快速的增加 MOSFET 的微處理器的性能和快速增加訊息的技術革命其背後的原則是摩爾定律 (Moore’s law)。在 1965 年，英特爾 (Intel) 公司的創辦人戈登·摩爾 (Gordon Moore) 觀察到約每 18 到 24 個月積體電路晶片上的電晶體密度會呈兩倍的速率成長，如圖 2-1 所示 [3]。這是有可能發生的，因為電晶體大小會隨著時間而呈指數的下降。而目前在 90nm 的 CMOS，並且在 2003 年的 45nm 電晶體，我們發現摩爾定律依然是有效的奈米技術定律。. 圖 2-1 未來幾年的電晶體尺寸預測[3] -3-.

(16) 2.2 金氧半場效電晶體之結構與特性. 金屬閘極 (Al 或 poly-Si) 閘極氧化層 (SiO2). 半導體基板 (Si). 圖 2-2 金氧半(MOS)電容[1]. 製造金氧半場效電晶體 (MOSFET)，首先要先在半導體基板 (subst -rate)上，利用熱氧化 (thermal oxidation) 上形成一層薄的 SiO2，即為閘極氧化層 (gate oxide) 或閘極介電層 (gate dielectric)，閘極氧化層是電晶體重要的一部分，它的品質好壞會影響電晶體的表現。而要形成氧化層，有兩種方法 (i) 溼氧化 (wet oxidation) ,是通入水蒸氣 (H2O) 來形成溼氧化層，化學反應式為(2.1) 式 (ii) 乾氧化 (dry oxidation) , 為通入氧氣 (O2) 來生成乾氧化層，化學反應式為(2.2) 式. Si  2 H 2 O   SiO. Si  O 2   SiO. 2.  2H. (2.1). 2. (2.2). 2. -4-.

(17) 從(2.1) 式與 (2.2)式，可得到水蒸氣的分子量較小，可以較快的穿過已生成的氧化層與下面的矽產生反應，所以溼氧化的氧化速度較快。但其緻密度沒有乾氧化所形成的氧化層好。因此之前業界所採用的為所謂的 dry-wet-dry oxidation (乾-溼-乾氧化法)，這樣不但可以使 Si / SiO2 的介面品質較好也可以減少氧化層生成的時間。且在高溫下，氧分子和水蒸氣的分子的擴散速度比較快，因此能較快與表面所生成的氧化層下方的矽起化學反應，因此氧化製程通常在高溫下進行。[4] 接著，在氧化物上方沉積一層金屬層(Al 或 poly-Si)，為金屬閘極 (gate) ，為 MOSFET 的輸入端。而目前大多使用多晶矽 (polycrystalline silicon，簡稱 poly-Si)，且重摻雜成 n+ 或 P+，來提升導電度。即為 MOS 電容器。如圖 2-2。. 圖 2-3. n 通道金氧半場效電晶體元件之結構圖[1]. 而 MOSFET 的輸入端除了金屬閘極和基底 (substrate 或 body)兩個端點外，還要在通道旁邊利用離子佈值方法重摻雜 n+ 或 p+，就成了源極 (source) 和汲極 (drain)，如圖 2-3。假如半導體基板為 p 型，則源、汲極摻雜 (n 型，n+) Ⅲ族元素 B (硼)、BF2，則半導體為 n-MOSFET。 -5-.

(18) 反之，半導體基板為 n 型，則源、汲極摻雜 (p 型，p+) Ⅴ族元素 P (磷) 或 As (砷)，則為 p-MOSFET。如果金屬閘極採用的為多晶矽，為了增加導電度會在閘極重摻雜離子，n-MOSFET 會重摻雜閘極成 n+，而 p-MOSFET 則重摻雜閘極成 p+。 [1]比較表如表 2-1。. 表 2-1 n-MOSFET 與 p-MOSFET 之比較表 n-MOSFET. p-MOSFET. 閘極 (poly-Si). n+. p+. 源、汲極. n+. p+. 半導體基板. p 型矽. n 型矽. 2.3 金氧半場效電晶體之工作原理由文獻中可得知在飽和區時電流與電壓之關係式為(2.3)式[2]. I D   n C ox. W L. (. 1 2. (2.3). (V G  V t ) ) 2. 其中 ID 是電晶體通道中之驅動電流;  n 為載子遷移率 (carrier mobility) ; Cox 是當反轉層產生時，閘極與元件通道間之單位面積電容值; W 為元件通道寬度; L 為元件通道長度; VG 為施加在半導體之閘極上之電壓; 而 Vt 為臨界電壓(threshold voltage)。而為了滿足增加積體電路的元件密度(為了降低生產成本)和提升速度和效能，其中最主要的方式就是增加飽和電流 I D ，增加飽和電流的方法有:. -6-.

(19) (1) 增加閘極氧化層的電容 Cox: 增加閘極氧化層電容有兩種方法，改變氧化層介電常數或減少氧化層厚度。 (2) 應變矽: 在半導體元件中利用晶格不匹配或熱應力等方式產生應力，使得元件通道增加載子遷移率，這也是本研究主要所討論之方法。[1]. 2.4 應變矽 Strain Si 應變矽最早的技術是由史丹佛大學與麻省理工所提出的，將矽鍺虛擬基板 (relaxed silicon germanium (SiGe) buffer layer) 長在矽通道下方，其示意圖如圖 2-4，從圖 2-4 可得知矽鍺合金是壓縮應變使得矽晶格產生張力應變。導致載子遷移率與驅動電流增加。由圖 2-5 顯示當受到單軸[100]方向上的壓應力 (compressive strain) 時， [100]平面上的晶格被壓縮而垂直方向[010]、[001]的晶格受到張力，使得 k 空間中的[100]方向的能谷 (fourfold degenerate ) 能帶下降;而 [010]、[001]方向的能谷上升，而電子會往能帶較低的能谷，使得電子大部分的都分布於能帶較低的能谷，如圖 2-6 所示。圖 2-7 顯示左圖為無應變矽通道的能帶圖，右圖為使用鍺濃度 24%時，導致矽鍺合金對矽產生應變應變時，其矽通道之能帶圖。從圖 2-7 中顯示有應變時，其價電帶會上升至約為 0.2 eV。此外應變也會導致能帶分離而降低能谷間散射率和降低導電帶之有效電子質量密度，而減少能谷內的散射率，且降低有效質量與散射率的降低，而改善電子遷移率。[4][7][8]. -7-.

(20) 圖 2-4 矽鍺虛擬基板長在矽通道下方[5]. 圖 2-5 電子在受到單軸的壓力應變的導電帶能谷[6]. -8-.

(21) 圖 2-6 電洞在受到單軸的壓力應變後的能帶圖與等能面圖 [6]. [a]. [b]. 圖 2-7 (a)左圖，為受力後其能股之分佈圖(b)能帶分裂之關係圖[7]. -9-.

(22) 文獻指出在 P 型半導體元件的源∕汲極區域中，使用矽鍺合金可有效的增加電洞之載子遷移率。從物理觀點而言，其增加載子遷移率之原因，是由於矽晶格 (aSi= 5.431 Å ) 和鍺晶格 (aGe=5.646 Å ) 之晶格大小不同 [9]，導致矽鍺合金的晶格大小不一致，更由於晶格大小不匹配致使其對於矽通道產生應力。圖 2-8 顯示在源∕汲極使用矽鍺合金的半導體結構圖。圖 2-8 其放大圖描述在源∕汲極區域使用矽鍺合金與矽基板於交接處其晶格示意圖。對垂直方向而言 (Z 方向)，由圖中的箭頭方向可以推測出矽鍺合金為壓縮應變導致矽晶格方向產生張力應變。同樣的，對於水平方向 (X 方向) 由圖中的箭頭方向可以推測矽鍺合金為壓縮應變導致矽晶格方向產生張力應變。. 圖 2-8 在源/汲極使用矽鍺合金其半導體元件模型示意圖，小圖描述晶格在水平和垂直其應力分布[9]. - 10 -.

(23) 研究也發現 NMOS 與 PMOS 在不同的應力 (拉、壓) 下會有不同的表現，如表 2.3。可得知其在不同方向之應力會影響電子與電洞的表現。例如:在單軸 (uniaxial) 下，X 軸拉力 (tensile strain) 可以增加電子遷移率，而電洞 (hole) 則是在壓力 (compressive strain) 下表現地比較好。且由表 2.2 也看到在 X 軸與 Y 軸施加張力，可以增加 NMOS 的飽和電流。但是因為製程上面的一些問題，例如:晶圓成本、矽鍺含量、CESL 厚度等問題需要被解決。而利用壓阻係數 (piezoresistance coefficients) 進行量化，可以計算出哪些種類的應力對於載子遷移率比較有利。如表 2.3 所示。所以利用局部區域應變 (local strain) 在源/汲極區域植入矽鍺合金 (SiGe) 或矽碳合金 (SiC)、附有應力的氮化矽覆蓋層 (CESL) 和淺溝槽隔離技術(STI) 等新的技術，可以有效率的增加載子遷移率。. 表 2-2 不同方向之張應力影響對於半導體元件的表現[10] Direction of strain. CMOS perfomance impact. change. NMOS. PMOS. X. Improve. Degrade. Y. Improve. Improve. Z. Degrade. Improve. - 11 -.

(24) 表 2-3 利用壓阻係數計算各種壓力對電子與電洞的遷移率增益[11]. 2.5 全區域應變矽 (Global strain Si). 圖2-9 P-MOSFET應變矽其半導體元件之結構圖[12]. - 12 -.

(25) 從文獻中得知可使用矽鍺合金之晶格不匹配來產生應力，所以就有很多學者開始研究矽鍺合金在不同的濃度會不會有不同的表現。史丹福大學 (Stanford University)的K. Rim等人在CZ矽晶片(Czochralski (CZ) Si wafer) 上，沉積一層矽鍺 (SiGe) 濃度隨厚度增加而增加的厚膜，如圖2-9所示，即為緩衝矽鍺漸變層(relaxed n-Si1-zGez graded buffer layer)。這層矽鍺層會因為晶格不匹配而產生的錯配差排. (misfit. dislocation) ，而這樣的優點是可以將大部分的缺陷存留於此厚膜內；而另一方面可以沉積鍺含量較高的矽鍺層(relaxed Si1-zGez)，產生較大的應力。接著在上面長應變的P-MOSFET結構，如圖2-9所示。為了避免受限，所以 SiGe層長在通道下方。由圖2-10改變矽鍺緩衝層的濃度，鍺濃度從 x = 0.10、0.22和0.29。由圖觀之P-MOSFET應變矽其電洞遷移率是隨鍺濃度增加而增大的。濃度 0.22和0.29的鍺是較濃度為0.1的鍺，電洞遷移率增益約為1.4和1.8倍。所以可以得之其電洞遷移率約隨應變力變大而呈線性成長。. gm . I D VG.   n C ox V D  常數. W L. (飽和區). (V G  V t ). (2.4). 轉移電導有時被參考為電晶體的增益 (transistor gain)[1]。而由(2.4)式可得轉移電導會隨半導體元件厚度與寬度大小而改變。且轉移電導和臨界電壓一樣都是MOSFET的函數。因此電晶體的尺寸是很重要的。且gm會隨 VG增加而變大，但當到達了其最大值gm,max，其gm會隨著VG增加而變小。這是由於VG 增加會使電子更容易與Si-sub/SiO2 碰撞，導致電子遷移率變小。[1]. - 13 -.

(26) 圖2-10 在鍺濃度各為0.1、0.22和0.29其長通道之有效電洞遷移率[12]. 圖 2-11 應變矽元件在鍺濃度各為 0.1、0.22 和 0.29 下其在短通道之轉移電導[12]. - 14 -.

(27) 而從圖 2-11 為在短通道 Leff = 0.5 m 之量測，由圖觀之轉移電導也隨鍺濃度增加而變大。因此短通道也會隨其應力增加而增大。而電洞較電子將不會有遷移率濃度飽和的現象，這是由於矽鍺合金是影響價電帶的變形，而有效的導電帶是不變的。 J. Welser 等人研究矽鍺層長在通道的表面和通道內部的增益表現，如圖 2-12。圖 2-13 可得知其矽鍺合金埋在元件通道上，於高電場時其轉移電導會遞減。. 圖 2-12 全區域應變矽的結構與能帶圖，電子通道(a)矽鍺表面(b)埋在矽鍺上[13]. - 15 -.

(28) 圖 2-13 三個材料的轉移電導圖（元件長度為 10 μm，元件寬度為 21 μm），三個 Vt 約為-0.2 V [13]. 2.6 區域應變矽 (Local strain) 除了上述的全區域應變 (global strain)，還有在局部區域施加應力。而應力通常分布於施加的區域範圍。作法為在選定的區域內施應力或改變區域內原本空白的應力膜的薄膜特性[4]。，而區域應變矽 (local strain) 有局部區域應變有在源/汲極區域植入矽鍺合金或矽碳合金、附有應力的氮化矽覆蓋層和淺溝槽隔離技術。這邊主要介紹源、汲極植入矽鍺合金和附有應力之氮化矽覆蓋層。. 2.6.1 區域應變矽於源/汲極而圖 2-14 顯示的為在矽的凹槽 (S/D 區域) 處利用化學氣相沉積 (CVD) 沉積矽鍺，加入矽鍺的應力層，形成應力。這是因為鍺的晶格比矽的晶格大，不匹配的矽鍺晶格會壓迫較小的矽晶格，形成應力。. - 16 -.

(29) 如果再源/汲極使用的為矽鍺則通道會受到壓力(compression stress)，如果使用矽碳則通道會受到張力( tensile stress)。根據 Vegard’s law 可以得到不同濃度的鍺晶格(此處假設鍺濃度為 y)與矽晶格，產生矽鍺合金時，其晶格大小如(2.5)式，此處矽和鍺的晶格大小各為，aSi=5.431Å ，aGe=5.646Å 。[9]. (2.5). a SiGe  (1  y ) a Si  ya Ge. 研究發現使用矽鍺合金重填作為源/汲極，如圖 2-14，可增加應力使載子遷移率增益之。且也有研究發現，在半導體元件中施加應力可以有效地增加驅動電流，如圖 2-15 所示。其顯示在半導體元件中同時施加 CESL 與在源/汲極使用矽鍺合金可以有效地增加驅動電流。而圖 2-16 亦顯示，使用壓組係數來推估模擬結果其載子遷移率增益，與文獻中之資料趨勢比較，可以得知其載子遷移率增益趨勢一致的。. 圖 2-14 源/汲極重填矽鍺合金其步驟示意圖[11]. - 17 -.

(30) 圖 2-15 在半導體元件中施加 CESL 壓應力和源/汲極使用矽鍺合金其 Ion/ Ioff 曲線圖 [14]. 圖 2-16 使用壓組係數來推估模擬結果其載子遷移率增益與文獻資料之趨勢曲線比較圖[14] - 18 -.

(31) 研究也發現源/汲極使用矽鍺合金其元件通道應變大小，受到鍺含量、矽鍺層的厚度、或是源/汲極與通道的距離等因素影響。[15] 首先討論不同鍺含量對元件通道的影響，圖 2-17 顯示不同的鍺含量對於通道的水平分量和垂直分量的應力值曲線 2-17 (a) 顯示垂直分量 (Z 方向)的 X 方向的應力值 2-17 (b) 為水平分量 (X 方向) 的 X 方向的應力值。從 2-17 (a)可以觀之隨著鍺含量的增加，其對元件通道之 Z 方向應力值也隨之增加。且同樣地從 2-17 (b) 也可觀察到隨著鍺含量的增加，其對通道的 X 方向之應力值會隨之增加，而矽通道的應力值會低於矽鍺合金的應力值，且其 X 方向最大應力值，發生於源/汲極與矽元件通道之交接處。. 圖 2-17 顯示不同的鍺含量對於通道的水平分量和垂直分量的應力值曲線 (a) 顯示垂直分量的 X 方向的應力值(b)為水平分量的 X 方向的應力值[9]. - 19 -.

(32) 雖然從上述可得鍺濃度含量越高，其對元件通道的應力值貢獻愈大。但研究發現當兩種材料的晶格常數不要差別太大，且磊晶層的厚度不要超過某個臨界值，則可得到晶格匹配之異質界面，且會在生長的磊晶層發生彈性形變，而產生了張力或壓縮的應變，如圖 2-18(b)所示。應變異質接面的不匹配應變層生長模式稱為假晶生長。這種假晶生長模式無法穩定的無限生長，當磊晶層厚度超過臨界值時，使得它的彈性能量累積到一定時，應變能量會透過接面附近的錯位缺陷而釋放出來，使得應變層恢復為完全鬆弛的無應變層。如圖 2-18(c)所示。. (a)兩種不同的晶格常數. (b)應變接面. (c)鬆弛接面. 圖 2-18 應變異質接面的磊晶生長與鬆弛之晶格示意圖[6] 接著，討論使用矽鍺合金當源/汲極，元件通道厚度與通道所受的應力值之關係。圖 2-19 為文獻所建構之 1/4 半導體模型。圖 2-20 為其模擬應力曲線，由圖觀之，隨著元件通道寬度減緩其對通道之 X 方向應力值愈大，其元件通道寬度到了約 1.5 m，達到其對元件通道 X 方向的應力最大值 (為元件通道寬度大於 3 m 的 25 %)。而當元件通道寬度小於 1.5 m 時，其 X 方向之應力值開始隨之減緩。從圖 2-20 中也可以得到通道 Z 方向之應力值隨著元件通道寬度變大，其 Z 方向應力值隨之趨之為零。 - 20 -.

(33) 歸納其原因是受到矽基板與 STI 限制的影響。而隨著元件通道寬度變小，其矽基板與 STI 的限制變小，使得 Z 方向之應力值則無法忽略。圖 2-21 則顯示在不同元件通道寬度下其電流增益曲線圖，此處之電流增益是使用壓阻係數來計算其載子遷移率增益。從圖 2-21 可得到元件通道約於 0.15 m 時，其載子增益約較元件通道 5 m 時增加了 10 % 之增益。而將載子遷移率與通道所受之應力值相較，可以明顯得知其 X 方向之應力值對於載子遷移率增益影響較為大，而 Y 方向之應力值則是影響較為小。. 圖 2-19. P 型電晶體之半導體元件結構模型[16]. - 21 -.

(34) 圖 2-20 不同的元件通道寬度之應力曲線圖[16]. 圖 2-21 不同元件通道寬度其電流增益曲線圖[16]. - 22 -.

(35) 2.6.2 區域應變矽於氮化矽覆蓋層(CESL) 為了使氮化矽覆蓋層具有應力，所以文獻指出在製程中調整 SiH,、氮氣 (N)、氦氣 (He) 等氣體流量比、沉積壓力與電漿功率等，可得到具有張力或壓力之氮化矽膜，如表2.4所示。而S. Pidin研究發現CESL層的張應力對元件通道之應力方向，如圖2-22 所示。且元件通道應力大小與閘極高度有關。如圖2-23所示，發現在CESL 具有張應力下，元件通道所受之應力會隨著閘極高度變小而增大。[18] 有研究指出以張應力為例，CESL在長通道時，元件通道邊緣會維持張應力值，但其元件通道中心會產生反轉，即表示通道中心會變為壓應力。而對短通道而言，其元件通道邊緣也是為張應力，且其通道中心不會產生反轉，依舊維持著張應力。[19] 接著，研究將CESL分為三個區塊，頂部CESL (Top CESL) 、側邊CESL (Lateral CESL) 和底部CESL (Bottom CESL)，進行每個區塊模擬來解釋其對元件通道之影響，如圖2-24所示。為了瞭解半導體元件在長通道其反轉之原因，因此研究模擬結果得到，當CESL為張應力且通道為長通道時，其頂部CESL會導致元件通道呈現壓應力，且其壓應力會隨著元件寬度變小對元件通道影響減少。側邊 CESL會導致元件通道呈現張應力，但是不同的是其會隨著元件通道變小其對通道之影響力變大。最後底部CESL則是會對元件通道貢獻張應力，隨著元件通道寬度變小其影響力變大。圖2-25所示為其模擬之應力分佈圖。從圖2-26、2-27和2-28可觀之底部CESL對X方向應力之貢獻是較為明顯的，而對Y方向而言，則是每個區塊皆有貢獻。對Z方向，則是無法明顯直接的得到解釋是何區塊對元件通道應力貢獻較為明顯。. - 23 -.

(36) 表2-4 在不同的氣體流量比例，所得到的CESL應力值[17] RI. H cont(cm-3). Stress (MPa). SiH4 press (Torr). A. 2.043. 5.30E+21. -474.7. 2.21E-02. B. 2.019. 2.80E+21. -112.2. 1.71E-02. C. 2.047. 3.30E+21. 60.2. 2.49E-02. D. 2.021. 4.50E+21. 333.5. 4.76E-02. E. 1.914. 1.00E+21. -87.7. 2.99E-02. F. 1.978. 1.50E+21. -87.7. 2.51E-02. G. 2.057. 3.50E+21. -1405. 3.61E-02. H. 2.135. 3.20E+21. -329.1. 3.22E-02. 圖 2-22 氮化矽蝕刻停止層(CESL)對通道的張力方向表示[18]. - 24 -.

(37) 圖 2-23 不同的閘極高度對 X 軸的應力影響[18]. 圖 2-24 將 CESL 分為頂部、側邊和底邊這三個區塊其半導體模型示意圖，通道長度為 X 方向，寬度為 Y 方向[19]. - 25 -.

(38) 圖 2-25 在長通道之下其 Z 方向對不同區塊之模擬應力分佈[19]. 圖 2-26 不同區塊在不同閘極長度下其對元件通道 X 方向之應力曲線圖[19]. - 26 -.

(39) 圖 2-27 不同區塊在不同閘極長度下其對元件通道 Y 方向之應力曲線圖[19]. 圖 2-28 不同區塊在不同閘極長度下其對元件通道 Z 方向之應力曲線圖[19] - 27 -.

(40) 2.7 應變矽的製程考量當矽鍺薄膜的鍺含量越高，容易以 Stranski Krastanov (SK)的 3D 方式成長成島狀結構，而如果當製程以高溫處理(約高於 800°C)，會在薄膜內產生差排貫穿(dislocation threading)或缺陷擴散。而差排貫穿會使表面粗糙與增加表面缺陷密度，使得載子遷移率退化。為了防止矽鍺擴散至表面通道或氧化層介面，增加固定氧化層密度 Qf，所以矽鍺的磊晶常用低溫製程。矽鍺表面為交叉缺陷會加快摻值的擴散或產生源、汲極的局部漏電流路徑。[15]. 2.8 應變矽之載子遷移率計算當對半導體施加壓力時，可發現半導體元件其電阻率會產生改變。而沿不同的晶體方向施加拉力和壓力，再通以不同方向之電流，來量測其電阻率時，也會發現其阻率的變化會隨兩者不同方向的不同而改變。如圖 2-29。圖 2-29，T 表示為應力，拉力為正值，壓力則為負值。如沿晶體[100] 方向通電流，測到的電阻率為  ;接著再沿[100]方向施加應力 T，再測電 0. 阻率  ，如圖 3.5 所示。所以電阻率的變化式如(2.6)式所表示[6]. (   0 ). 0. . . (2.6). 0. 而電阻率與應力 T 成正比，所以(2.6)式是可以改寫為(2.7)式. . 0.  . 11. (2.7). T. - 28 -.

(41) 其中  11 為壓阻係數。如沿[100]方向施加應力再沿垂直方向的[010]通電流，如圖 2-29(b)，所以可表示為(2.8)式。  12 為壓阻係數。. . 0.  . 12. (2.8). T. T. T. T. [010] J. J [100]. J [100]. [100]. (a). (b). [110]. [110]. (c). 圖 2-29 電阻係數與晶體方向的關係 (a)  11 (b)  12 (c)  11.   12  . 44. [6]. 而如果應力與電流都沿[110]方向，如圖 2-29(c)，則壓阻係數為 (  11   12  . 44. )/2. 。對立方對稱的鍺和矽等半導體，只需要三個不同的壓. 阻係數  11 、  12 、  44 即可描述各種不同情況的壓阻效應[6]。而表 2-5 則表示了量測三個不同方向在低應力下其壓組係數。. - 29 -.

(42) 表 2-5 在三個不同方向在低應力下其壓阻係數[20]. 在本研究中使用 ANSYS 求得元件通道中不同方向之應力值後，再搭配壓阻係數來計算元件通道中之電洞載子遷移率。電洞之載子遷移率的公式為(2-9)式[4]，為壓阻係數。. . . . . . .   (  || . ||.  .  ( in ). .  ( in ).  .  ( out ). .  ( out ). - 30 -. ). (2-9).

(43) 第三章實驗設計 3.1 前言從第二章的文獻探討，可得知在半導體元件中施加應力可以有效的增加載子遷移率。為了有效地預測在不同的材料、結構與應力下，元件通道中所受到之應力值。因此本研究採用的分析方法為結合實驗設計中之因子設計概念，再導入使用有限元素計算之模擬方法，用以進行本研究之各設計參數的探討。. 3.2 模擬步驟流程圖. 設計實驗. 使用 ANSYS 模擬. 使用壓阻係數. 因子與水準. 因子與水準. 計算載子遷移率. 反應曲面圖分析. 進行變異數分析. 對載子遷移率進行因子設計分析. 圖 3-1 實驗設計模擬之流程圖. - 31 -.

(44) 3.3 因子設計與變數分析對每個設計之因子進行分析，討論系統中哪個因子是較為重要之影響是十分合理的。然而，錯誤的結論可能會被指向未知錯誤之系統。因此，因子設計的方法與步驟是十分重要的。而使用因子設計法來進行實驗設計方法 (design of experiments, DOE) 可以滿足上述需要。且進行實驗設計方法可減少昂貴的成本和時間的浪費。本研究中所採用之分析方法為結合導入實驗設計方法和有限元素法 (finite element calculation)，透過實驗設計方法來找出適當的分析訊息和步驟。因子設計法是研究所有可能的水準和因子。因子效應是檢視因子的大小和方向，所以大小和方向對決定變異數是很重要的。為了降低試驗測試次數，所以最初設計時，會忽略高因次交互作用因子。而對於多水準的設計，全因子設計法 (full factorial design) 或反應曲面法 (RSM) 可以精確的表現結果。本研究使用變異數分析 (analysis of variance, ANOVA) ，來分析決定何者為重要的因子。在固定效果模型 (fixed effects models)，對每個主效應的 F 統計量 (F distribution) 和後來的交互作用可以分割成各種效果的均方 (mean square) 或均方誤差的交互效應。而兩個因子的變異數分析變異數分析表如表格 3-1 所示。此處的 a 與 b 為效果 A 和 B 之水準。n 表示實驗重覆了 n 次。此外，反應曲面可以透過線性迴歸方法預測其適當的值。迴歸模型可用(3-1)式表示。此處的 y 為反應值; 而 X1 和 X2 各為因子 A 與 B 之自變數; 0 為截距; 1、2 和12 為使用因子 A 與 B 所決定之參數; 為隨機之誤差項。[21]. y   0   1 x1   2 x 2   12 x1 x 2  . (3-1) - 32 -.

(45) 表 3-1 兩個因子的變異數分析變異數分析表[21] 變異來源. 平方和. 自由度. A 處理. SSA. a-1. B 處理. 交互作用. 誤差. 統計. SSB. SSAB. SSE. SSr. 均方. MS. b-1. MS. (a-1)(b-1). ab(n-1). MS. AB. MS. . E. A. B. . . SS. F0. A. a 1. SS. A. b 1. SS. AB. ( a  1 )( b  1 ). . SS. F0 . F0 . F0 . MS. A. MS. E. MS. B. MS. E. MS MS. AB E. E. ab ( n  1 ). abn-1. 使用近似的獨立變數之線性函數模型來找出近次之效應。且變異數分析和迴歸模擬是複雜的，所以在此使用實驗設計方法，選用分析軟體 Design Expert 來做計算。. 3.3.1 反應曲面法 (Application of response surface methodology)[21] 反應曲面法的主要目的為結合統計和數學技巧來進行檢定來精確地預估模型。通常，在研究中的系統反應函數(y)是未知且可能是複雜的。所以在此處使用反應曲面法來找出其適當之近似。另一方面，可控的輸入變數 X1,X2,…XK 是根據實驗所得到的參數。它們的關係式如(3-2)式所示。. Y  f ( x1 , x 2 , ... , x k )  . (3-2) - 33 -.

(46) 這邊的  項是來自反應 y 所觀測到的雜音或誤差值。此外，假設  為零，則反應式可改寫為(3-3)式。由(3-3)式所建立之曲面即稱為反應曲面 (response surface)。.   f ( x1 , x 2 ). (3-3). 由於大多數的反應曲面問題中，反應和獨立變數間之關係式為未知，因此在此處使用反應曲面法來預測反應函數和獨立變數間之關係為(3-4) 式. Y   . (3-4). 因此，使用反應曲面可以成功的預測反應式之近似模型。其近似函數之一階模型和二階模型可以表示為(3-5)式. y   0   1 1   2 2  ...   k  k  . (3-5). 或可改寫為(3-6)式. k. y  0 .  i 1. k.  i xi . .  ii x i  2. . i 1. 此處  i 與 xi 線性相關;.  ij x i x j  . (3-6). i j.  ii. 和二階的 xi 線性相關;. 作用之線性相關，  項由反應 y 所觀測到之誤差值。 - 34 -.  ij. 則是 Xi 和 Xj 交互.

(47) 通常，一個低階的多項式其近似值對反應方程式 f 是較為近似的。然而，如果系統中有強烈的彎曲，使用一階模型是較為不正確的。因此，使用高階之預測模型是較為適當的。反應曲面法積分之敏感度模擬程序。首先使用因子設計技巧來進行實驗設計，來決定因子間其交互作用程度與反應響應。接著，選擇實驗因子來找出一階重要的因子或利用製造過程的特性，再來發展出新的設計。因子設計其主要之目的為找出重要的因子來涵蓋所有的程序。因此，每個因子的敏感度可以適當的代表下一個模擬的設計階段程序。通常使用兩個水準的因子設計，這是為了可減少大量的實驗變數來減少實驗測試。. 3.3.2 最陡上升法 (Method of steepest ascent) 或最陡下降法 (Method of steepest decent) 最陡上升法或最陡下降法，為使用線性迴歸模型來快速的達到最佳值的點，使其開始即於正確操作之狀態，如圖 3-2 所示。. 最陡上升路徑. X2. 配適的一階反應曲線範圍. ^. y ^. y  10. ^. y  20. ^. y  30.  50. ^. y  40. X1. 圖 3-2 一階反應曲面和最陡上升路徑[21] - 35 -.

(48) 最陡上升法為延著最大反應變數增加之移動程序。反之，如果欲得到其最小反應變數，則使用最陡下降法。通常，分析步伐是由工程設計之實際情形來進行分配。最陡上升法會進行實驗直到其反應值不再增加，再配適一個新的一階模型，持續這個程序直到達最佳點為止。通常其方法適用於一階線性函數。通常到達了一階之最佳點後，因為最佳點其可能為曲面，所以使用一階來表示是較為不恰當的。因此會使用二階之多項式數學模型來適當估計模擬成具有曲率之反應曲面圖形。二階反應曲面法之設計模型有中央合成設計(central composite design, CCD)、BOX-Behnken 設計和混合設計等以上之幾種設計模型。. 3.3.3 中心合成設計(Central composite design, CCD). 6 1(+1,+1). 2(-1,+1). 9(0,0). 7. 3(-1,-1). 5. 4(+1,-1) 8. 圖 3-3 二因子之中央合成設計法[21]. - 36 -.

(49) 如上述所提及，反應曲面法是有效預估未知系統關係的工具，在反應曲面中，使用中心合成設計來表示成二階模型是十分有效率之設計。使用此方法，先找出最接近的變數再模擬設計曲面。如圖 3-3 所示，一個二變數的中心合成設計組成 2k 因子設計，而設計需要知道軸距和中心點。在這次的研究在中心設計了五個水準的變數。在中心曲面設計數個重複理想試驗變數。因此可以在實驗結果排除雜訊。然而，在中心點只有一次試驗是需要靠數個有限元素模擬設計。所以預測空間是可旋轉的。使得設計中心點間的距離為相等的，所以預測反應值的變異數在球面上為常數。. 3.3.4 Box-Behnken design (BBD). +1. +1. -1 -1 -1. +1. 圖 3-4 三因子的 Box-Behnken 設計[21]. Box 和 Behnken 發展一個有效的三個水準的設計來適當的描述二階的反應曲面，這種設計法被稱為 Box-Behnken design (BBD)。使用 BBD 來設計數目需要大於或等於三。它是一個球面的設計，所有的點在半徑為 2. 的球面上。並且，沒有因子的在點或面點上 (如圖 3-4) 。換句話 - 37 -.

(50) 說，BBD 不包含任何立方體由個別的變異數的上下限為立體的頂點。因此，BBD 的優點就是在立方體角落的點不包含因子水準。這樣可以避免假如立方體的頂點所代表的因子水準成本太高或製程之測試極限。所以假若感興趣之預測反應位於末端時，應避免使用 BBD。. 3.3.5 其他反應曲面設計 (1)等半徑設計(Equiradial designs). 圖 3-5 兩個變數的六角形等半徑設計[21]. 等半徑設計是個特別和有趣的設計，等半徑設計考慮兩個因子。以上所提及之設計特徵為所有的點等距於圓上之空間中和可旋轉之規則多角形。而中心合成設計的二因子設計可用於等效於八角型模型。k=2 可等效於五角形和六角形 (如圖 3-5 所示)，而所有等效空間的點，也滿足前述之等效特徵設計。. - 38 -.

(51) (2) 小型的中心合成設計(Small CCD) 為了更有效的解決問題，完整的中心合成設計可以簡化為小型的中心合成設計透過使用少量的因子。透過這樣的設計，僅需要小數目的試驗即可得到反應曲面。對 k=2 而言，僅需要一半的因子設計，就可以表示為全部的試驗數目了。 (3) 混和設計(Hybrid design) 混合設計是具有創造力的點子，混和設計使用了 k-1 因子的中心合成設計來創造中心對稱的空間設計，這空間中包含了 kth 的因子。它是經濟的和可旋轉的(或近似可旋轉)來表示因子 k=3,4,6 和 7。. 3.4 有限元素設計法 ( Finite element method, FEM) 在此以一維軸向來舉例，先將一維軸向的元素分割成兩個元素 ( element )，分割後則會有三個節點 ( node )，如圖所示。而分割之後的圖形則成了由元素和節點所組成的離散系統 ( discrete system )，稱此離散的元素和節點所構成的區域為網格 ( mesh )。如圖 3-6. 圖 3-6 一維軸向的有限元素網格[22]. - 39 -.

(52) ^. ^. 接著，假設在單一的元素內，其 x 方向會有位移，位移函數 u 呈線性分佈，如(3-7)式所示。. ^. ^. u  a1  a 2 x. (3-7). ^. ^. a1 和 a2 為常數。假設節點 1 和節點 2 的位移為 u 1 與 u 2 。經過計算後即可得 ^. 到一維軸向負荷問題的應變 ε 與位移 u 之關係為(3-8)式. ^. ^.  . d u ^. . ^. u 2  u1 L. d x. (3-8). 應力 σ 與應變 ε 之關係可由虎克定律 (Hooke’s law) ，(3-9)式.   E. (3-9). 而在二維與三維下，受到拉伸應力可能產生變形。所以要考慮波松比，波松比之公式為(3-10)式.   . . yy. . xx. (3-10). 其中  xx 為施力方向的正向應變，其值為正值。而  yy 為側向的正向應變，為負值(表示往內縮短)，而在(3-10)式中將波松比定義為正值。所以可以推. - 40 -.

(53) 導出，等向性材料其三維線彈力應力問題之應力與應變關係式，為(3-11) 式   . xx. . yy. . zz. . 1. [. xx.   (. yy. . zz. )]. [. yy.   (. xx. . zz. )]. [. zz. yy. )]. E 1 E 1 E.   (. xx. . (3-11). 再帶入邊界條件與求解各節點之位移(node displacement)，即可求解各節點之作用力與應力。如圖 3-7。. node1. node1. F. F. ^. x ^. ^. f. f2. 1. ^. ^. u. u2. 1. 圖 3-7 元素外力與位移方向定義[22]. 使用邊界條件和各節點之位移可以求解各節點的作用力和應力，而求出一維之節點其作用力與應力之數學運算方法有以下幾種 (1) 疊代法 (Fixed- point iteration method or successive substitution) 疊代是使用一個初始估計值出發來找尋其近似解。其求解步驟如圖 3-8 所示。假設要求的節點其方程式為 g(X)，首先將 X0 代入方程式中，即得到 X1 = g(X0)等，依次來逼近求得最接近節點 X 的值，其方程式為(3-12) 式 Xn+1 = g(Xn). (3-12) - 41 -.

(54) y x = g(x). g(x1) g(x0). x0. x. x1 x2. 圖 3-8 一階求節點之數學運算方法:疊代法. (2) 牛頓法 (Newton’s method) 第二種逼近求解的方法為牛頓法，假設欲求的點為 X0，接著可利用其點之切線與軸線之交點 (X0, f(X0))。再使用此交點去逼近其他點。其方程式如(3-13)式，圖示如圖 3-9. X. n 1.  X. n. . f (X n). (3-13). , n  0 ,1, 2 ....... f '( X n ). Y. X1. X0. X. 圖 3-9 一階求節點之數學運算方法:牛頓法. - 42 -.

(55) (3) 割線法 (Secant method) 雖然牛頓法非常有用，但是有些方程式其一次微分方程是難以求解的。因此衍伸出另一種方法，割線法，如圖 3-10 所示。其改良牛頓法之切線方程式，利用相近的兩點來求出其割線，則牛頓法之切線方程式可改寫為(3-14)式，因此其求解方程式為(3-15)式. f '(xn ) . X. n 1.  X. f ( x n )  f ( x n 1 ). (3-14). x n  x n 1. n.  f (X n). X. n.  X. n 1. f (X n)  f (X. n  0 ,1, 2 .... n 1. (3-15). ). Y. f (Xn-1) f (Xn). Xn Xn-1 Xn+1. X. 圖 3-10 一階求節點之數學運算方法:割線法. - 43 -.

(56) 3.5 模擬材料之元素特性與性質由 ANSYS 這套軟體中的 help 可得知可使用之元素有許多種類，但由於本研究之模型大多為四邊形和為了較為可靠之可靠度，因此在本研究中 2D 模型選擇 plane 42。這是由於 plane 42 具有 4 個節點，且 plane 42 的邊界條件( boundary condition )為軸對稱。而 3D 模型則選擇 Solid 45，這是因為 Solid 45 為一個三維八節點的元素，它具有 UX、UY 和 UZ 三個方向自由度的元素。[23] 在平面模型中，是截取 3D 結構中的一個截面來分析，所以模型的外型、材料、邊界條件和受力與 Z 方向無關。而求解出來的位移與應力也與 Z 方向無關。模型越薄表示它的厚度無限大。[22]. 3.6 模擬材料之參數設定應力產生的原因有兩種，一種是利用薄膜與基板間的伸縮溫度係數的差別所產生的熱應力，σth 。另外一種則是利用參雜晶格大小不一的材料，來產生應力。 3.6.1 接觸蝕刻停止層 (Contact etching stop layer, CESL) 從文獻中可得知可利用不同的 SiH,、氮氣(N)、氦氣(He)氣體流量比、沉積壓力與電漿功率等可以得到具有張力(tensile)或壓力(compressive) 的氮化矽膜。在本研究中是使用(3-16)式與(3-17)式，即可推算出 CESL 其應力值對應之其溫度變化，求出楊氏係數、熱膨脹係數及波松比。其中 L 為長度，單位長度的變化即為應變 ε，α 為材料熱膨脹係數，E 為楊氏係數。 L.   T  . (3-16).   E   E   T. (3-17). L. - 44 -.

(57) 3.6.2 矽鍺合金 (SiGe alloy) 研究指出，兩種材料的晶格常數不要差別太大，磊晶層的厚度不要超過某個臨界值，則可以得到晶格匹配的異質界面，且會在生長的磊晶層發生彈性形變，而產生了張力或壓縮的應變，如圖 3-11(b)所示。應變異質接面的不匹配應變層生長模式稱為假晶生長。這種假晶生長模式無法穩定的無限生長，當磊晶層厚度超過臨界值時，使其彈性能量累積到一定時，應變能量會透過接面附近的錯位缺陷而釋放出來，使得應變層恢復為完全鬆弛的無應變層。如圖 3-11(c)所示。由於矽與鍺之晶體結構都是鑽石型結構，所以可以以任意的比例融合形成 Si1-xGex 合金材料。而矽鍺合晶的晶格常數 a(X)與鍺的組成有關，X 為矽鍺合金中 Ge 的組成(混晶比)，大小為 0<X<1。利用表面矽原子到底部較大的鍺(Ge)原子拉伸而產生應變，如圖 3.12 和 3.13。而矽鍺的比例會影響應力值大小，鍺濃度愈大應力值也愈大。. (a)兩種不同的晶格常數. (b)應變接面. (c)鬆弛接面. 圖 3-11 應變異質接面的磊晶生長與鬆弛示意圖[6]. - 45 -.

(58) 圖 3-12 應變矽在矽鍺層上應變的表現 (拉力) [5]. si. 圖 3-13 左圖為矽(Si)，右圖為矽與鍺(Ge)的混晶比 [1]. 為了模擬矽和鍺，因為晶格大小不匹配所造成應變產生，因此在本研究中使用參考 K. N. Chiang 教授所 2005 年發表之文獻[24]。文獻中提到了利用虛擬之熱膨脹係數來模擬矽與鍺在晶格常數不匹配下所造成之應變。. - 46 -.

(59) 由於兩個材料的晶格大小不匹配，所以我們利用計算之後得到其晶格不匹配約為 0.4173，再將得到的晶格不匹配的常數乘上鍺所佔的比例即為其虛擬之熱膨脹係數。在本研究中設定矽鍺合金材料為線性，由楊氏係數之設定可設為鍺與矽所佔之合金比例相加，即可得到在不同鍺濃度之矽鍺合金的楊氏係數。而參數設定如下式(3-18)所示。波松比則是和矽採用同樣的數值 0.302。. Si1-xGex 熱膨脹係數: 0.04173*X Si1-xGex 楊氏係數:169.2*(1-X)+108*X GPa. (3-18). Si1-xGex 波松比:0.302. 3.7 建立有限元素模型[23] 建立有限元素模型有兩種方法，第一種是直接建立節點(node)及元素 (element)，但這種方法只適用於簡單的模型。另外一種是先建立實體模型再產生網格(mesh)，本研究是使用第二種方法。而不管 2D 與 3D 之網格化方法有，第一種由電腦產生的 free mesh (或 auto mesh)，另一種則是透過手動設定 mesh 數來建立網格化，稱為 mapped mesh。ANSYS 三維實體網格化的方法，映射網格是使用六面體元素所構成，而自由網格是使用四面體 (三角錐) 元素所構成的。優劣比較圖如表 3.2 所示。而為了有效率的運算，因此本研究使用 mapped mesh。而文獻中有提到在模擬半導體元件中，選取不同的節點位置其應力值也會有所改變。[25]圖 3-14 為本研究所建立的半導體元件之有限元素模型。. - 47 -.

(60) 表 3-2 比較 3D 自由網格和 3D 映射網格的優缺點[24]. 產生之元素外型建立網格所花時間. 3D 自由網格. 3D 映射網格. (3D free mesh). (3D mapped mesh). 三角錐之四面體元素. 六面體元素. . . 產生網格較快，  軟體會自動幫使用者完成網格適用於複雜的 3D  CAD 外型. 需要人工設定網格化條件對於複雜的 3D CAD 外型建立網格較不易. 建立網格的優劣. 求解的 CPU 時間. . 軟體自動幫使用  人工控制的網格分者完成之網格，布，可合乎使用者目標未必符合使用者滿意度  容易形成過度扭曲或大細長比的三角錐元素  在自由網格中也可加入限制條件，達到使用者之目標 10 節點四面體元素元素和節點總數較自由網構成的有限元素模格少，求解較快型，節點和元素數量很多，求解的 CPU 時間長. - 48 -.

(61) 圖 3-14 建立有限元素模型. 3.8 設定邊界條件[23] 邊界條件的設定有兩種方法: (1) 設定在模型上，例如:點、線、面、體積上。 (2) 設定在有限元素的模型上，例如:節點和元素。第一種方法的優點為重新網格化時，不用重新設定邊界條件。當我們在設定邊界條件時，會有一個三角形的符號出現，此三角形表示節點之自由度被固定住。而在本研究中，先設定 x=0 和 z=0 皆為對稱面，且沿著 x=0 的 x 方向位移為零，同樣的 z=0，z 方向其位移也為零。接著，我們設定 x 與 z 方向的相對位移為零，所以將 y=0 上的節點的垂直位移為零。. - 49 -.

(62) 3.9 半導體模型之驗證本研究中的模型以文獻為基底，如圖 3-15 所示，源/汲極的地方使用 25 %的矽鍺合金。在上層蓋了一層具有應力的 CESL。接著，驗證本研究的所建立的模型是否與文獻中的趨勢相似。在有限元素中，2D 的模型表示其厚度為無窮大[22]，所以當我們的 3D 模型其元件通道厚度 (channel width) 越大時，其應力值應該會與 2D 之趨勢吻合。圖 3-16 為模擬文獻之實驗結果，從圖 3-16 中可明顯得到本研究之模擬結果與文獻中之趨勢為一致的，即表示本研究之設定模擬參數條件與文獻結果吻合。. 圖 3-15 文獻中模擬 PMOS 建造出 3D 模型 [16]. - 50 -.

(63) 圖 3-16 模擬驗證文獻中於 2D 與 3D 之半導體模型在不同之元件通道厚度下的應力值 [16]. 在本研究中，從文獻可得知隨著半導體元件尺寸之微縮，是故使得顯影技術愈顯得重要[26]，圖 3-18 為半導體元件顯影之示意圖。從圖 3-18 中可得知其半導體元件間之閘極為相連而非分開的。且由文獻可得知 STI(於本研究所使用的為二氧化矽)之楊式係數較閘極(於本研究所使用的為多晶矽)之楊式係數小，故其材質較為軟。因此當突出之閘極寬度愈來愈長時，會向下而對元件通道產生應力影響，進而影響載子的遷移率。因此本研究為了討論其延伸之閘極寬度對半導體元件之影響，故在此使用 ANSYS 之有限元素分析軟體來模擬其於不同條件下之半導體元件通道其應力分佈值。本實驗設計之半導體模型其示意圖如圖 3-19 所示，而為了節省電腦其運算時間，故本研究所建立 1/4 之半導體有限元素模型來進行模擬分析(如圖 3-20 所示)。. - 51 -.

(64) 3-17 半導體元件之顯影示意圖 [27]. S/D. Poly Gate. S/D. 圖 3-18 有限元素應力模擬分析:為此實驗應力模擬模型之上視簡圖. - 52 -.

(65) 圖 3-19 應力模擬模型之半導體結構圖. - 53 -.

(66) 第四章結果與討論許多研究在討論分析單一因子且沒有交互作用的系統或因子本身的主效應顯著性高於其他的因子，使用參數化分析是合理的。但是對於未知的系統而言，使用參數化分析可能會導致最終錯誤的結論，亦或錯誤的判斷之可能性增加。因此選用正確的分析方法是十分重要的。為了減少昂貴的成本和時間的浪費，本研究中所採用之分析方法為使用有限元素計算之模擬方法，結合導入實驗設計中之因子設計概念，此種方法稱為“虛擬模擬 (Virtual Simulation)之實驗設計”，用以進行來本研究之各設計參數的探討。. 4.1 變異數分析為了分析因子間的效應與交互作用，在此使用了變異數分析(analysis of variance, ANOVA)以解析各因子對載子遷移率的影響力。此處所謂的載子遷移率為使用元件通道中的應力值搭配壓阻係數計算求得的。上述之載子遷移率是相對於矽基板。在過去文獻中可以查閱影響半導體的載子遷移率有許多因素，本研究主要探討的為以下四個設計因子，延伸的閘極寬度、源∕汲極的長度、通道寬度，及 CESL 的應力值(圖 4-1 顯示為本研究之半導體元件上視圖)。研究所設計的四個因子，每個因子各有兩個水準，是故這個設計為 24 因子設計。因子的水準分為高水準和低水準。實驗的目的在於檢視這四個因子對載子遷移率的影響力。表 4-1 所顯示的為所設計 24 的處理組合。設計矩陣如表 4-2 所示。本研究所使用的分析軟體為 Design expert。. - 54 -.

(67) A’. Extended Poly width. Channel width. B’. S/D. STI. Y. A’. X. 圖4-1 MOSFET元件之俯視圖. 表 4-1 各因子的高水準和低水準組合 low. high. low. high. actual. actual. coded. coded. 0.01 μm. 3 μm. -1. +1. name extend poly A gate width B. S/D length. 0.2 μm. 1 μm. -1. +1. C. channel width. 0.1 μm. 2 μm. -1. +1. D. CESL stress. -0.5 GPa. -3 GPa. -1. +1. - 55 -.

(68) 4. 表 4-2 2 矩陣之因子設計 factor run A. B. C. D. 1. -. -. -. -. 2. +. -. -. -. 3. -. +. -. -. 4. +. +. -. -. 5. -. -. +. -. 6. +. -. +. -. 7. -. +. +. -. 8. +. +. +. -. 9. -. -. -. +. 10. +. -. -. +. 11. -. +. -. +. 12. +. +. -. +. 13. -. -. +. +. 14. +. -. +. +. 15. -. +. +. +. 16. +. +. +. +. - 56 -.

(69) 圖 4-2 延伸的多晶矽閘極寬度(A)與源∕汲極長度(B)以及 CESL 的應力值 (D)三設計因子之立方體圖: 觀測效應值為載子遷移率增量. 圖 4-3 因子效應的常態機率分佈圖：因子對於載子遷移率之效應重要性. - 57 -.

(70) 圖 4-2 所示為延伸的多晶矽閘極寬度(A)源∕汲極長度(B)，以及 CESL 內含的應力值(D)對載子遷移率增量影響之關係。其次，利用變異數分析 (ANOVA)討論檢定假設。變異數分析是變異量(或總平方和)、自由度，及資料蒐集所產生各種變異間的關係。變異數分析之統計量如表 4-3。而 F 統計量(F- value)為處理間變異除以處理內變異之比值。F 統計量越大的因子，亦表示其處理間的差異顯著，亦表示此因子對於載子遷移率具有較高之影響力。圖 4-3 顯示，為各因子效應的半常態分佈圖，半常態分佈圖的 X 軸為效果估計值的絕對值。Y 軸為累積常態機率。由此效應分佈圖可以得到，在所選定的設計範圍內，主要的效應影響大小依次為 CESL 的應力值(D)，其次為延伸的多晶矽閘極寬度與 CESL 的應力值間的交互作用 (AD)，以及延伸的多晶矽閘極(A)，其主效應，是故在此研究中將探討前三個主要組合下之效應影響。而此三個皆為正向影響(如圖 4-3 中橘色所示)。. 表 4-3 前三個重要效應因子組合之 ANOVA 分析表格 sum of source. mean. F. P. square. value. value. DOF squares. Model. 5.78. 3. 19267.09. 23.04. <0.0001. A. 1.06. 1. 10633.87. 12.71. 0.0039. D. 3.47. 1. 34652.56. 41.43. <0.0001. AD. 1.25. 1. 12514.85. 14.96. 0.0022. Residual. 1.00. 12. 836.34. Cor total. 6.78. 15. - 58 -.

(71) 表 4-3 所顯示的為前三個主要效應因子其變異數分析表格。由此表格顯示此模型的 F 統計量為 23.04，表示模型的各水準間的處理差異愈大。其中因子 D (CESL 的應力值) 的 F 統計量為最大，故可以得知 CESL 的應力值對於這個系統是具有較大的影響。. 4.2 反應曲面法 (Response surface method, RSM) 反應曲面的主要的目的是結合統計和數學技巧用以有效地利用一些檢定精確地預估未知的模型，並探討模型的變數和反應變數間的近似關係。通常，在問題中的系統反應函數 y 是未知的且可能是複雜的，且分析的曲面是具有曲率，故需搭配適當的曲面來對模型進行分析。為了達到上述的目的，須採用高階之多項式，例如:二階多項式，如(4-1)式所示:. y  0 .  i.  i xi .  i.  ii x i  2. .  ij x i x j  . i j. (4-1). 此處的係數  i 為變數xi 的線性效應影響程度; 係數  ii 為xi 的平方項之影響程度;  為xi和xj交互作用的影響程度;而  項為來自反應 y 所觀測到的雜 ij. 音或誤差值。由該式所表示之曲面即稱為反應曲面 (response surface)。 - 59 -.

(72) 反應曲面設計是一個逐次的程序 (swquential procedure)，使用反應曲面設計可以更快速的且有效的進行分析朝向最佳點 (optimum)。為了獲得較佳的分析效率，故在本研究採用反應曲面之中央合成設計法 (central composite design, CCD)，如圖4-4所示分析延伸的多晶矽閘極寬度和CESL的應力值這兩個因子間的交互作用情形，結果指出在設計範圍中的一點，各為 (0.01,3) μm的延伸寬度與 (-0.5,-3) GPa的應力值，對於通道的載子遷移率增益將獲得最佳值。. 圖 4-4 二因子之中央合成設計法[21]. 此中央合成設計法設計的中心點必須提供反應值穩定的變異數，來消除試驗結果的雜訊 (noise)，所以在此選用五個反覆中心點值已加強其權重大小。設計示意圖如圖 4-4，這個設計是 23 因子設計再加上上述五個中心點。點 1-4 是實際的點;點 5-8 這四個點是軸點試驗，在此由於實際製程之限制與物理條件等影響，故使用了 5’- 8’的點，來加重 X 和 Y 軸的權重。點 9 為中心點。表 4-4 所顯示的為所設計 23 的處理組合，再者以多元迴歸 - 60 -.

(73) (multiple regression)進行二階模型常數的等高線模型之建立。接著，再利用 F 統計量驗證此模型之適切性。表 4-5 為中央合成設計法反應因子二次模型的變異數分析表格，由此表格可以得到模型之 F 統計量小於 0.05，即表示此模型是顯著的。. 3. 表 4-4 中央合成設計法設計之 2 矩陣 CESL. extend poly. run. mobility Sxx. Syy. Szz. stress. width. gain. 1. -3. 0.01. -1268.62. 2084.79. -539.15. -44.74%. 2. -0.5. 0.01. -496.88. 552.22. 34.00. -63.05%. 3. -3. 3. -1636.47. 2785.13. 842.62. 69.17%. 4. -0.5. 3. -292.53. 654.25. 298.80. -60.17%. 5. -3. 1.505. -1776.78. 2674.23. 442.57. 53.28%. 6. -0.5. 1.505. -348.03. 689.84. 209.78. -61.97%. 7. -1.75. 0.01. -882.79. 1318.58. -252.60. -53.89%. 8. -1.75. 3. -964.56. 1719.80. 570.74. 4.51%. 9. -1.75. 1.505. -1062.48. 1682.15. 326.19. -4.34%. 10. -1.75. 1.505. -1062.48. 1682.15. 326.19. -4.34%. 11. -1.75. 1.505. -1062.48. 1682.15. 326.19. -4.34%. 12. -1.75. 1.505. -1062.48. 1682.15. 326.19. -4.34%. 13. -1.75. 1.505. -1062.48. 1682.15. 326.19. -4.34%. - 61 -.

(74) 表 4-5 中央合成設計法反應因子二次模型的變異數分析表格 sum of source. mean. F. P. square. value. value. DOF squares. Model. 21054.98. 5. 4211.00. 51.53. <0.0001. A. 11519.40. 1. 11519.40. 140.97. <0.0001. B. 5115.26. 1. 5115.26. 62.60. <0.0001. AB. 3081.92. 1. 3081.92. 37.72. 0.0005. A2. 1.064E-004. 1. 1.064E-004. B2. 1143.90. 1. 1143.90. Residual. 572.01. 7. 81.72. Lack of Fit. 572.01. 3. 190.67. Pure Error. 0.000. 4. 0.000. Cor total. 21626.99. 12. 1.305E-006 14.00. 0.9991 0.0072. 圖 4-5 CESL 應力值與延伸的閘極寬度兩因子間作用對於載子遷移率增益的等高線圖 - 62 -.