P型鍺與N型矽晶圓接合介面型態與電性研究

國立交通大學

材料科學與工程學系

碩

士

論

文

P 型鍺與 N 型矽晶圓接合介面型態與電性研究

Interfacial morphologies and electrical properties of wafer

bonded p-Ge/n-Si

研 究 生：林敬富

指導教授：吳耀銓 教授

P 型鍺與 N 型矽晶圓接合介面型態與電性研究

Interfacial morphologies and electrical properties of wafer bonded

p-Ge/n-Si

研 究 生：林敬富 Student：Ching-Fu Lin

指導教授：吳耀銓 Advisor：Prof. YewChung Sermon Wu

國 立 交 通 大 學 材 料 科 學 與 工 程 學 系

碩 士 論 文

A Thesis

Submitted to Department of Materials Science and Engineering College of Engineering

National Chiao Tung University in partial Fulfillment of the Requirements

for the Degree of Master

in

Materials Science and Engineering 2013

Hsinchu, Taiwan, Republic of China

P 型鍺與 N 型矽晶圓接合介面型態與電性研究 學生：林敬富 指導教授：吳耀銓 教授 國立交通大學材料科學與工程學系 研究所 碩士班

摘 要

近十幾年來，利用晶圓接合形成矽/鍺異質結構的技術漸漸在電子、光 學元件與微機電上述到矚目，舉凡在太陽能、光感測器、發光二極體和射 頻微機電等，文獻中都已經成功地做出不錯的特性。一般所使用的異質磊 晶需要特殊的製程及設備，且兩種材料本質上 4.2%的晶格常數差異使得整 合上有不小的難度。 實驗中成功的利用薄晶圓以及網格狀結構兩種減少熱應力的方式將 P 型鍺與 N 型矽在氮氣及氫氣中接合在一起。以穿透式電子顯微鏡觀察，介 面有一層非晶質區域會隨著退火溫度的上升減低厚度，同時有些許的聚集 現象，但是卻因為晶向偏離而無法形成完美接合。電性分析顯示，介面非 晶質層中擁有許多的缺陷，當厚度下降，漏電流急遽上升，如果使用氫氣 氛退火則可以減緩漏電的增加。

Interfacial morphologies and electrical properties of wafer bonded p-Ge/n-Si

Student：Ching-Fu Lin Advisor：Prof. YewChung Sermon Wu

Department of Materials Science and Engineering National Chiao Tung University

Abstract

Over the past ten years, Si/Ge heterojunction made by direct wafer bonding technology is getting more attention in electronic, optical and micro mechanical industries. Improvements in device characteristics are found in photovoltaic, photodetector, LED and RF MEMS in many research papers. Epitaxy is a special practice and costly to maintain the equipment. Also, 4.2% differences in lattice constant of Si and Ge is always an obstacle for integration.

In this study, successful p-Ge/n-Si heterojunction was formed by using thinner wafer and mesa structure after annealed in nitrogen and hydrogen atmosphere. An amorphous layer between wafer pair was observed under TEM which decreased in thickness and segregated with higher annealing temperature but could not form perfect bonding due to wafer misorientation. I-V

measurements showed that lots of defects exist in the amorphous layer. Leakage current increased with annealing temperature and hydrogen anneal could alleviate the phenomenon.

誌謝

首先要感謝指導教授吳耀銓博士兩年來的栽培和照顧，不論在實驗抑 或生活上都非常地支持與幫忙，細心教導讓我一窺晶圓接合這門技術領域 的深奧，體會到新的收穫及知識的增長，時常指引正確的方向使我受益匪 淺，對學問的求知欲是我終身學習的榜樣。 兩年的日子裡，感謝哇哈哈、GG、GOD、小卷、張哥在 FIB、TEM 及研究中不厭其煩地幫助與指點，牛妹、邱郁珈、胡人立的引領，同屆的 凱哥、馬來、阿賓一起培養革命情感，和學弟妹建煊、孟彥、怡璇的協助。 特別要感謝世欽和博文兩位學長百忙中抽空指導，羅傑、魯蛋、泰勞作為 我的問題導師，以及陳智教授和廖崢學長擔任口試委員。 感謝室友智聖、陽宅、小馬、QQ 和所有 00 級同學的陪伴，造就一個 美好的回憶，沒有你們研究生活便是平淡無奇，這些年的指教我謹記在心。 最後感謝我的家人，爸爸、媽媽和哥哥，給予我生活所需和心靈上的 鼓勵，溫暖的家一直是避風港，使我沒有後顧之憂的專注於研究所的學業 與研究，從小到大的栽培與教育，是這本論文能完成的最大推手。 由衷的感謝以上以及過去所以曾經幫助過我的人，一切的鼓勵與支持， 不只是這兩年的研究生活，更是成就我一生的助力，論文的成就與歡樂將 與大家共同分享。

目錄

摘 要 ... i Abstract ... ii 誌謝 ... iii 目錄 ... iv 圖目錄 ... v 表目錄 ... vii 一、 緒論 ... 1 1.1 前言 ... 1 1.2 研究動機 ... 2 二、 晶圓接合技術簡介 ... 4 2.1 晶圓接合技術種類 ... 4 2.2 晶圓接合機制 ... 5 2.3 晶圓接合變數 ... 7 2.3.1 晶圓表面品質 ... 7 2.3.2 熱膨脹係數的差異 ... 8 2.3.3 接合環境 ... 9 2.3.4 退火溫度與時間 ... 9 2.3.5 退火氣氛 ... 9 2.3.6 同軸應力 ... 10 2.4 晶圓接合優點 ... 10 三、 實驗流程 ... 11 3.1 實驗架構 ... 11 3.2 試片製備 ... 11 3.3 試片清洗及室溫接合 ... 12 3.4 高溫退火 ... 13 3.5 電性量測 ... 17 3.6 微結構分析 ... 18 四、 結果與討論 ... 20 4.1 實驗架構 ... 20 4.2 介面微結構分析 ... 21 4.3 電性分析 ... 36 4.3.1 電流電壓圖(I-V curve)分析 ... 36 4.3.2 電流傳輸機制探討 ... 40 五、 結論 ... 46 六、 未來工作 ... 47 參考文獻 ... 48

圖目錄

圖 1 三種晶圓預接合吸引力 ... 5 圖 2 微觀下的接合介面形貌 (a) 預接合前 (b) 預接合後 (c)施加應力退火後 ... 6 圖 3 高溫退火時(a)因曲率所造成的物質移動 (b)物質移動的結果 ... 7 圖 4 表面殘留微小粒子影響接合面積的結果 ... 8 圖 5 不同材料熱膨脹係數隨溫度的變化 ... 8 圖 6 實驗流程圖 ... 11 圖 7 試片切割示意圖 ... 12 圖 8 試片清洗流程圖 ... 13 圖 9 夾具(a)分解 (b)結合 示意圖 ... 14 圖 10 鉬與不鏽鋼熱膨脹係數對溫度圖 ... 16 圖 11 退火爐管配置圖 ... 16 圖 12 電性量測試片製作流程圖 ... 17 圖 13 TEM 試片製作圖 ... 19 圖 14 氮氣 600℃退火試片介面 ... 22 圖 15 高解析度氮氣 600℃退火試片介面 ... 22 圖 16 氮氣 700℃退火試片介面一 ... 23 圖 17 氮氣 700℃退火試片介面二 ... 23 圖 18 高解析度氮氣 700℃退火試片介面 ... 23 圖 19 氮氣 800℃退火試片介面 ... 24 圖 20 高解析度氮氣 800℃退火試片介面 ... 24 圖 21 氫氣 600℃退火試片介面 ... 25 圖 22 高解析度氫氣 600℃退火試片介面 ... 25 圖 23 氫氣 700℃退火試片介面一 ... 26 圖 24 氫氣 700℃退火試片介面二 ... 26 圖 25 高解析度氫氣 700℃退火試片介面 ... 26 圖 26 氫氣 800℃退火試片介面 ... 27 圖 27 高解析度氫氣 800℃退火試片介面 ... 27 圖 28 氮氣 600℃退火試片介面非晶質區域 EDX ... 28 圖 29 氫氣 600℃退火試片介面非晶質區域 EDX ... 28 圖 30 氮氣 700℃退火試片介面島狀鍺區域 EDX ... 29 圖 31 氫氣 700℃退火試片介面島狀鍺區域 EDX ... 29 圖 32 介面非晶質擴散模型：(a) 塊材擴散, (b) 局部擴散 以及影響因素(c) 晶向偏離 ... 34 圖 33 N 型砷化鎵在不同退火溫度下對接的介面示意圖 ... 34 圖 34 氮氣 700℃ (a) 鍺晶圓 (b) 矽晶圓 繞射圖 ... 35 圖 35 氮氣 700℃包含矽與鍺的繞射圖 ... 35 圖 36 氮氣氛退火電流電壓圖 ... 38 圖 37 氫氣分退火電流電壓圖 ... 38 圖 38 氮氣氛退火電流電壓半對數圖 ... 39 圖 39 氫氣氛退火電流電壓半對數圖 ... 39

圖 40 p-Ge/n-Si 能帶對準與能帶圖 ... 40 圖 41 p-Ge/n-Si 能帶圖受介面非晶質層影響結果 ... 42 圖 42 p-Ge/n-Si 能帶圖在 (a)順向偏壓 (b)逆向偏壓 ... 42 圖 43 (a)600 (b)700 (c)800℃ 熱處理試片在 303、323 和 343K 下 的電流電壓圖 ... 44 圖 44 (a)600 (b)700 (c)800℃熱處理試片電流密度對 1/kT 圖 ... 45

表目錄

表 1 p-Ge/n-Si 接合結果 (S= successful, F= fail) ... 20 表 2 不同溫度下矽鍺互擴散以及氧在矽鍺中的擴散長度 ... 31 表 3 氮氣和氫氣退火試片理想因子的值 ... 37

一、 緒論

1.1 前言

在晶圓的單一晶片上結合多種先進高速/高頻光電元件，需要將許多半 導體材料做整合[1]。目前為止，許多的整合技術已經研發完成，例如再成 長(regrowth)、局部選擇性磊晶(selective area epitaxy)、重複選區直接晶圓 接合(repeated selective area direct wafer bonding)。磊晶成長一直被用來形成 不同材料間的異質接面，需要特殊的技術和極昂貴的設備，雖然可以達到 良好的介面結構，但僅限於晶格常數相當的材料，一旦兩種材料有些微的 結構差異，差排的生成[2, 3]將嚴重影響元件特性，例如雷射二極體和低雜訊 偵測器[4]需要高品質的少數載子，高密度缺陷正是主要問題。過去二十年， 磊晶面臨介面高密度錯位與貫穿性差排(misfit and threading dislocation)生 成的問題，所以在異質材料的整合中，直接晶圓接合這項技術逐漸受到重 視。

異質直接晶圓接合(hetero-material direct wafer bonding)提供了包括混 合式光電元件(optoelectronic devices)[5, 6]_{和微機電以及奈米機電(micro- and}

nanoelectromechanical systems, MEMS and NEMS)[7]等新穎元件的開發機會。 然而，異質介面和接面電性的品質是直接受限於兩種材料的特性，以直接 晶圓接合來形成異質接面，雖然相對磊晶簡單、容易製作又沒有太多限制 和設備需求[8]_{，但是根據材料及製程的差別，接合或熱循環(thermal cycling)}

所造成的熱膨脹差異會導致不同程度的接合失敗與高密度差排生成。 1.2 研究動機 鍺具有較矽高的遷移率與製程溫度，而且和矽製程有相當好的兼容性， 所以目前為止，這種結構已有廣泛的使用，例如太陽能電池[9, 10]_、光感測 器[11, 12]_{、發光元件}[13]_{以及射頻微機電}[14] 等可與矽元件兼容的應用。在Ⅲ-Ⅴ族化合物半導體太陽能電池中，以 InGaP／InGaAs／Ge 三層結構的太陽 電池最被廣為應用，雖然光電轉換效率較高，但是在運用上有一個主要的 問題：鍺基板價格昂貴。所以一般會利用磊晶成長的方式，將鍺薄膜長在 矽基板上，再去做後續的製程，以降低整體元件的成本。 藉著磊晶將高品質單晶鍺沉積到矽上的積體整合技術會受到矽 (5.43102Å)與鍺(5.64613Å)[15]之間大約 4%晶格常數差異影響，這時會有兩個 嚴重的議題產生[16]_{：一個是史傳斯基－克拉斯坦諾夫長晶模式}

(Stranski-Krastanov growth mode)所導致的高度表面粗糙；另一個則是磊晶 層鍺具有高密度貫穿性差排。表面粗糙需要多一道整平步驟，阻礙太陽能 電池元件的製程，而貫穿性差排所形成的複合中心(recombination center)會 降低元件的性能，必須靠著後續高溫退火循環(annealing cycle)來降低差排 密度。 晶圓接合是一個很好的替代方案，相較於磊晶技術，最大的優點是避 免了晶格常數的限制。磊晶成長時為了釋放晶格常數所造成的應力，當薄

膜成長到超過臨界厚度，貫穿式差排和混合式錯位差排便會在磊晶介面產 生且貫穿至介面[17]_{。而在晶圓接合中，錯位差排是在介面產生，由於應力} 場沒有延伸到塊材裡，所以差排缺乏貫穿的驅動力。除此之外，藉由 Smart Cut[18]的方式，不但能避免磊晶所產生的缺點，又能重複利用剝離的鍺晶 圓，使得元件成本降低。 但是晶圓接合運用在矽/鍺異質接面通常不是很成功，大約 2：1 [19] (鍺： 矽)的熱膨脹係數差異所造成的應力場會驅使差排遠離介面，貫穿塊材。雖 然在高效能光感測器和砷化鎵高品質磊晶模板已經有進行研究[20]_，矽鍺直 接晶圓接合因為材料熱膨脹係數的差異仍有極大的挑戰。 異質接合中，接面性質可以左右元件的性能，介面的平整與一致，差 排、缺陷和雜質原子的存在是決定的因素。實驗有兩個主要的研究方向： (1) 異質材料的晶圓接合，介面的微結構呈現甚麼樣貌？ (2) 介面形貌又 是如何影響電流傳輸？目前為止，許多文獻在接合介面的電流-電壓特性並 沒有一致的資料，往往是以個案處理。為了得到答案，本實驗利用晶圓接 合及後續退火形成 P 型鍺和 N 型矽整合，以穿透式電子顯微鏡觀察矽鍺介 面的微觀結構，另外結合電性量測，分析電流傳輸的形式來推斷介面雜質 與缺陷的存在與否。

二、 晶圓接合技術簡介

2.1 晶圓接合技術種類

將兩片晶圓對接在一起就是所謂的晶圓接合，此技術可以從兩晶片間 是否有接著物來大略分成兩類：第一類不使用中間媒介物，稱為直接晶圓 接合(direct wafer bonding)；第二類是依靠中間接著物(如：膠)來接合，稱 為間接晶圓接合(indirect wafer bonding)。基於不同材料所適用的接合技術 都各不相同，因此將接合技術再細分為以下數種 ：

1. 直接晶圓接合(direct bonding) A. 融合接合(fusion bonding) B. 陽極接合法(anode bonding)

C. 低溫接合(low temperature bonding) 2. 間接晶圓接合(indirect bonding)

A. 中間介質層接合(intermediate layer bonding) B. 黏接接合(adhesive bonding)

一般所稱的晶圓接合就是實驗中所使用的融合接合或叫直接接合，在 無塵室中清洗晶圓形成疏(親)水性表面，亮面對亮面接觸進行預接合，再 將接合晶圓放置爐管內施以同軸壓力與高溫退火(anneal)，藉由原子的介面 擴散並反應形成化學鍵結，使兩片晶圓合而為一，達到可供後續加工與應

用的機械及鍵結強度。

2.2 晶圓接合機制

直接接合初期，兩片晶圓在室溫下不靠接著物或外力，接觸表面有以 下三種微弱作用力來維持預接合，如圖 1：

(1) 凡得瓦爾力(van der Waals attraction forces) (2) 毛細作用力(capillary forces)

(3) 靜電庫倫力(electrostatic Coulombic forces)

圖 1 三種晶圓預接合吸引力[21] 凡得瓦爾力是微弱且短暫的吸引力，當兩個原子慢慢接近，原子上的 電子會互相影響分佈，當接觸面的偶極相反時，這些被極化的原子或分子 會互相吸引。 毛細作用力是當兩片晶圓間充滿液體(本實驗中為 IPA)且表面非常靠 近時，毛細凝結現象(capillary condensation)使得液體留在介面，由於液體

與晶圓表面的附著力大於本身的內聚力，液體架橋(liquid bridge)會在晶圓 間產生，維持預接合。

靜電力又稱為庫倫力，當兩片晶圓在微觀下接觸時，會因為費米能階 效應(Fermi level effect)而在晶圓介面處產生不可動的正負離子，或是因為 局部能態(energy state)和功函數(work function)差異而產生吸引力。

在微觀下靠著上述 3 種吸引力預接合，兩片晶圓表面仍會有大約幾個 Å 的平均粗糙度，所以只有部分面積是互相接觸的，導致接合介面有許多 微小的間隙(microgap)，如圖 2。此時接合強度太過微弱，不足以應付後續 的加工，因此，需要施加適當的同軸應力和高溫退火，來形成較強的鍵結。 圖 2 微觀下的接合介面形貌 (a) 預接合前 (b) 預接合後 (c)施加應力退火後[22] 在退火時，晶片之間互相接觸的部分，會以反應或是互擴散的方式形 成接合；微小間隙則是遵照 Gibbs-Thomson 效應，物質傾向於往介面處擴 散，增加接合面積，降低表面能，如圖 3。但是僅靠著熱處理，並不足以

密合孔洞，還必須施加同軸應力，一方面將介面殘餘氣體排出，一方面降 低孔洞體積，更有利接合。綜合同軸應力和退火，晶圓接合技術可以使介 面達到如塊材一般的強度與完美融合。 圖 3 高溫退火時(a)因曲率所造成的物質移動 (b)物質移動的結果 2.3 晶圓接合變數 2.3.1 晶圓表面品質 兩片晶圓作直接接合是仰賴試片表面所形成的分子間作用力，由於巨 觀下是屬於短程吸引力，因此晶圓表面的品質會直接影響到接合結構與電 性。表面品質主要有平坦度(flatness)、平滑度(smoothness)與潔淨度 (cleanliness)三大指標。平坦度是巨觀下晶圓厚度的差距，平滑度是微觀下 晶圓表面的粗糙程度，潔淨度則是晶圓表面是否具有塊材以外的其他物 質。 在現今晶圓製造技術中，微縮尺寸造成汙染物的問題持續放大，當晶 圓上有微小粒子、有機物或金屬殘留的汙染，尤其是表面殘留的微小粒子， 會使得晶圓未接合區域比殘留物本身大上許多。理論上，在 4 寸晶圓接合 (a) (b)

中，一顆直徑 1 μm 的粒子會造成直徑 0.5 cm 的未接合區域[23]_{，如圖 4。} 圖 4 表面殘留微小粒子影響接合面積的結果 2.3.2 熱膨脹係數的差異 接合技術中會使用高溫退火，但材料之間有不同的熱膨脹係數，如圖 5，熱處理時將產生不同程度的膨脹，造成相當大的熱應力。升溫時尚未接 合完全，熱應力影響較小，但降溫時蓄積的熱應力由微觀下產生差排來釋 放，隨後擴大成巨觀下的裂縫使試片分開甚至碎裂。本實驗中所選用的矽 晶片與鍺晶片熱膨脹係數差異大於 100%，若不使用特殊接合方式，試片 將無法承受高溫退火而碎裂。 圖 5 不同材料熱膨脹係數隨溫度的變化[24]

2.3.3 接合環境 由於前文所述的微小粒子會直接影響接合結果，因此實驗過程中需要 良好的接合環境來排除微小粒子所造成的影響。通常在潔淨腔體或潔淨室 中清洗試片可有效地解決雜質粒子所帶來的問題[25]_{。除此之外，清洗過程} 中晶圓表面殘留的水氣，在退火時會脫離晶圓表面，若沒有路徑蒸散出去， 會在介面處形成氣泡或孔洞而影響接合結果。本實驗將試片在異丙醇(IPA) 中作接合，此有機溶劑與水相較下較不容易被介面捕捉，產生的問題較小。 2.3.4 退火溫度與時間 預接合時，試片之間只有微弱的吸引力，須經過高溫長時間退火，表 面才會產生強的化學鍵結，但是異質材料接合須考慮熱膨脹係數差異所帶 來的熱應力問題，降溫的過程會讓積蓄的熱應力釋放，在介面處形成差排 甚至造成試片破碎，因此退火溫度與時間必須在表面原子鍵結強度與熱應 力之間做折衷。 2.3.5 退火氣氛 由於在空氣中退火，氧很容易被介面捕捉而形成氧化層，為了得到良 好的介面接合結果與電壓電流特性，可以選擇惰性氣體作為保護性氣氛以 降低氧化物生成，甚至可選用還原性氣氛將表面的氧帶走，達到清潔的功 用。本實驗中是使用氮氣(N2)以及氮氫混合(N2+ 10% H2)氣氛。

2.3.6 同軸應力 由於預接合的試片在微觀下具有許多小孔洞，平坦度不如預期般優良， 空氣會殘留在介面的間隙內，因此施以同軸應力可以將中間的空氣擠出， 同時增加試片接觸面積，進而提高表面原子間的鍵結機會，但應力大小須 適中並且均勻，過大會造成試片破碎，過小則無助於接合強度，不均勻的 施壓則會造成各點的接合好壞不同。 2.4 晶圓接合優點 1. 晶圓接合技術可以將磊晶因晶格不匹配所產生的缺陷和差排侷限在接 合介面的區域，而不會延伸至元件活性層(active region)而影響特性。 2. 接合強度大，結合材料如塊材般適合切割、研磨、拋光等後續機械加工。 3. 接合結果良好，符合光電元件的需求，具有光學性質的高透明度和導電 性質的低電阻歐姆接觸。 4. 提供新的製程方法，增加元件設計的自由度。 5. 設備操作簡單，生產價格相對磊晶便宜。 6. 簡化製程技術，降低元件整合的難度。

三、 實驗流程

3.1 實驗架構 圖 6 實驗流程圖 實驗流程如圖 6，從試片製備、清洗、接合到退火，主要是為了克服 鍺與矽晶圓相差一倍的熱膨脹係數以及維持介面清潔，使兩試片接合後具 有良好的強度。微結構分析和電性量測則分別製作穿透式電子顯微鏡以及 電性量測用試片，就觀察到的現象將兩邊結果做結合。 3.2 試片製備 實驗選用 4 吋 p 型鍺晶圓以及 4 吋 n 型矽晶圓作研究。鍺為(100)面， 摻雜物為 Ga，濃度大約 1017 cm-3，厚度 175μm；矽晶圓為(100)面，摻雜 物為 P，濃度大約為 1018 cm-3，厚度 525μm。實驗前先將兩晶圓以精密晶 圓切割機(dicing Saw)以大平邊方向為基準切成 1cm × 1cm 大小，再將 Si 試片裁切出 1 mm × 1mm，深度 160μm 的溝槽，示意圖如圖 7。另外， 試片在清洗完後有做 AFM 量測表面平坦度，平均粗糙度有在 1 nm 以下， 適合做 direct bonding。 試片 製備 試片 清洗 室溫 接合 高溫 退火 微結構 分析 電性 量測

圖 7 試片切割示意圖 3.3 試片清洗及室溫接合 試片清洗流程如圖 8，每個步驟間皆會以去離子水(DI water)沖洗五分 鐘。將試片浸泡丙酮(acetone)並使用超音波震盪器震盪 10 分鐘，目的是去 除試片表面微小顆粒與黏著的有機物。接著將試片置於異丙醇(IPA)五分鐘， 以去除表面殘餘的丙酮。再來製備硫酸與雙氧水混合溶液 (H2SO4:H2O2:H2O=1:1:10)，將試片浸泡於此混合溶液五分鐘，硫酸先碳化 並脫水有機物，雙氧水再將此有機物氧化並帶離表面，藉此去除表面有機 汙染物。接著將試片短暫浸泡稀釋氟化氫溶液(DHF)20 秒，可將表面原生 氧化層(native oxide)去除，清洗後試片呈現疏水性表面，最後在室溫下異 丙醇中作預接合。由於異丙醇屬於有機物，揮發性高，可將表面的水氣帶

走，不容易殘留於介面，避免退火過程中，水氣無逸散路徑而造成孔洞(void) 造成接合強度下降。 圖 8 試片清洗流程圖 3.4 高溫退火 先將試片在異丙醇中作面對面的預接合，注意兩試片不要滑動且防止 介面裸露於空氣中，緊接著將試片置入本實驗室特製的夾具(fixture)中，將 鉬螺絲帽依序鎖緊，此步驟是防止試片因壓力不均而破裂。夾具由(1)鉬螺 帽、(2)鉬螺棒、(3)不鏽鋼(304 圓盤)和(4)石磨墊片 組成，如圖 9所示: DI water 5 min ACE with ultrasonic agitation 10 min DI water 5 min

IPA 5 min DI water 5 min

H₂SO₄:H₂O₂:H₂O =1:1:10

5 min

圖 9 夾具(a)分解 (b)結合 示意圖[26]

(a)

直接接合除了高溫退火外，同軸應力也是一大重點，此特製夾具可解 決此問題。鉬螺絲與不鏽鋼熱膨脹係數差異甚大，當升溫時不鏽鋼膨脹體 積增加，而固定不鏽鋼的鉬螺絲體積不太變化，因此不鏽鋼膨脹所造成的 形變都向內對試片擠壓，而達到同軸應力的效果，如圖 10。應力大小隨溫 度略有變化，估測大約為數十 MPa；石墨墊片的熔點高達 3650°C，在本 實驗中可防止試片沾黏在不鏽鋼上，並且可以達到均溫與均壓的功能。 試片與夾具結合後隨即放入長型不鏽鋼爐管中進行高溫退火，如圖 11。 首先利用長型熱電偶將夾具緩慢推進至加溫區，保持熱電偶與不鏽鋼圓盤 接觸，觀察並控制實驗溫度與實際試片承受溫度不會相差太大。接著將不 鏽鋼封蓋確實鎖緊法蘭使氣體無法進出。接著將長型爐管內的殘餘氣體抽 出，通入氮氣。反覆此抽氣通氣動作三次，目的在於將爐管內雜質氣體含 量降至最低，避免氧氣在介面形成非預期氧化層而影響實驗結果。完成後 即開始升溫，大約升至退火溫度的一半，再次進行抽氣通氣的動作，管壁 內的逸散水氣(out gassing)排除，防止過多氧化層在介面生成，然後才通入 退火氣氛。升溫至實驗溫度後，控制溫度上下震盪不超過 10°C。最後本實 驗採取爐冷(furnace cooling)，防止降溫時因熱應力釋放過快而導致兩片試 片裂開或破碎。

圖 10 鉬與不鏽鋼熱膨脹係數對溫度圖[26]

3.5 電性量測 電性量測試片製作流程如下圖 12，利用研磨機將矽晶片端減薄至裸 露出溝槽狀結構。接著將真空膠切割出較溝槽寬，大小符合的長條狀結構， 仔細蓋覆溝槽區。最後，鍍上歐姆接觸(ohmic contact)電極。真空膠的功用 在於避免金屬鍍覆於溝槽內，防止電性量測時，電流沿著底部金屬流過， 而非從接合介面垂直導通。本實驗採取雙面鍍覆方式，E-gun 在矽與鍺晶 片皆鍍上 2000Å 的鋁，結束後將真空膠撕除，即完成電性量測的試片。 圖 12 電性量測試片製作流程圖

3.6 微結構分析 晶圓接合的介面，可能由數奈米到數百奈米不等，為了能精確的觀察 到在不同退火條件下的晶圓接合介面情況，本實驗使用穿透式電子顯微鏡 (TEM)，因穿透式電子顯微鏡具備超高解析影像能力，在一般影像觀察比 其他分析工具優越許多。實際操作時可以彈性地放大倍率範圍，常應用於 半導體材料研究。在影像觀察方面，對材料有敏銳的觀察能力，包括晶粒 方向、同質異型結構、異質異型結構與同質同型結構。而不同材料間的對 比主要來源有質量-厚度對比(mass-thickness contrast)與相對比(phase contrast)，相對比的影響較為微弱，只有在質量-厚度對比不明顯時才顯得 比較重要。穿透式電子顯微鏡利用高能電子束穿透試片於下方螢光板上成 像，通常利用電子成像的繞射比(diffraction contrast)，作為明視野(bright

field, BF)或是暗視野(dark field, DF)影像，並配合繞射圖樣來觀察。本實驗 使用矽與鍺晶圓作異質材料晶圓接合，原子序差異大，因此在穿透式電子 顯微鏡下很好分辨，並不會產生誤判的情況。此外，利用高能電子束的短 波長特性做高解析度影像分析，電子束在穿透試片後產生的球型波在穿透 試片過程中受到材料內部原子散射的影響，因此穿透後的波帶著許多材料 內部的訊息，而每個球型波的互相干涉的結果會在螢光板上展生一顆顆晶 格影像(lattice image)，我們可以藉由這些晶格成像來分析材料內部差排與 疊差(stacking fault)等缺陷分布情況。穿透式顯微鏡還可作電子繞射等分析，

此原理與 X 光繞射原理雷同，其中電子波長比 X 光波長短很多，因此在繞 射理論下，呈現在倒空間(reciprocal space)中的長度會長很多，在 Ewald

sphere 中一次可以與許多點相交，換句話說，作一次繞射可以得知所有面 的訊息，因為許多面同時滿足繞射條件，這也簡化了材料結構的判定[27]_。

除了分析材料結構外，我們也搭配承載於穿透式電子顯微鏡上的能量散佈 光譜儀(energy dispersion spectrum, EDX)作成分分析。EDX 原理是利用 X 光照射試片，表面原子會吸收能量逃離表面，原子的脫離能與本身存在的 軌域相關，由於每個材料的能階各不相同，因此所接收的訊息可以準確無 誤的判斷各種成分，EDX 可定性定量測量極小區域的化學成分(原子序>4)。 雖然 TEM 具備高度影像解析能力，但是有若干限制如下: 1. 試片的大小必 須在 3mm 以下。 2. 製片試片困難度高，薄區有限，相對成功率降低。3. 基於電子束有限的穿透力，通常理想觀察厚度在 500~1000Å 之間。 本實驗使用聚焦離子束系統(FIB)製做穿透式電子顯微鏡試片，接合好 的試片鍺試片面朝上，傾斜一定角度，研磨出連續的鍺/矽晶網狀結構平面， 然後利用鍺面的薄區以 FIB 切割出 TEM 試片。 圖 13 TEM 試片製作圖

四、 結果與討論

4.1 實驗架構 矽和鍺的熱膨脹係數大約是 1：2，試片容易在爐冷時由於過大的熱應 力破裂，實驗中採用兩個方法來降低熱應力的影響。第一，在矽晶圓上製 作出細小的網格狀結構(mesa)，切割出的走道使兩個試片接合面積稍微降 低。第二，選用較薄(175 μm)的鍺晶圓。經過實驗證實，這兩個方法能調 節降溫時兩種材料的熱膨脹係數差異，有效提高接合的成功機率。 試片分別在氮氣以及氫氣底下做 500、600、700 和 800℃退火 2 小時， 結果如下表 1：

表 1 p-Ge/n-Si 接合結果 (S= successful, F= fail)

500 ℃ 600 ℃ 700 ℃ 800 ℃ N (N2) F S S S NH (N2+10%H2) F S S S 由實驗結果得知，不管退火氣氛是氮氣或氮氫混合氣氛，對於接合的 成功率都沒有顯著的影響。當接合溫度為 600、700 和 800℃，試片可以成 功接合並且有足夠的強度支撐後續研磨與拋光，唯獨溫度為 500℃時，兩 片晶圓甚至無法部分接合，從夾具中取出後就分開，所以在後續的分析中 不予討論。

4.2 介面微結構分析 下圖 14 到圖 27 為氮氣和氫氣退火溫度 600、700 和 800℃的試片 TEM 影像，不論在哪一個溫度底下，介面都有一層非晶質的區域，而且由於退 火氣氛對於不同溫度，試片介面幾何變化趨勢的影響不大，所以在本節中 將合併討論。600℃時，非晶質區域較厚，而且有出現鍺的原子影像，顯示 出非晶和鍺介面的不平整；700℃相較於 600℃，非晶質的厚度有顯著下降， 可以觀察到島狀物從非晶質層向鍺側突出，但是其中卻有鍺的原子影像； 當熱處理溫度達到 800℃，島狀突出物完全消失，留下一個又薄又平整的 非晶質層。 本實驗室是在 class 10000 的無塵室進行，不是超高真空(UHV)的環境， 無法保證試片從清洗、預接合到高溫退火，晶圓之間仍維持一個乾淨的介 面，所以可預期在試片介面有一層非晶質區域。這層區域的產生原因有 2 種可能：第一，雖然矽與鍺晶圓經過氫氟酸清洗後，在表面會有一氫矽/ 氫鍺鈍化層，但只能延緩下層原子形成原生氧化層的速率，並無法完全阻 止生成。因此，在完全接合前，水氣或是氧氣只要接觸到試片表面，就會 有原生氧化層產生。第二，接合前，晶圓表面的缺陷會捕捉介面的殘留水 氣、氧氣或是其他像碳與氫原子等表面汙染物[28]_。

圖 14 氮氣 600℃退火試片介面

圖 16 氮氣 700℃退火試片介面一

圖 17 氮氣 700℃退火試片介面二

圖 19 氮氣 800℃退火試片介面

圖 21 氫氣 600℃退火試片介面

圖 23 氫氣 700℃退火試片介面一

圖 24 氫氣 700℃退火試片介面二

圖 26 氫氣 800℃退火試片介面

Element Weight% Atomic% O K 11.39 29.00 Si K 23.91 34.69 Ge K 64.70 36.32 Totals 100.00 圖 28 氮氣 600℃退火試片介面非晶質區域 EDX

Element Weight% Atomic% O K 14.52 33.94 Si K 27.01 35.95 Ge K 58.47 30.11 Totals 100.00

Element Weight% Atomic% O K 1.10 4.51 Si K 4.09 9.58 Ge K 94.81 85.91 Totals 100.00 圖 30 氮氣 700℃退火試片介面島狀鍺區域 EDX

Element Weight% Atomic% O K 1.27 5.29 Si K 2.87 6.80 Ge K 95.86 87.91 Totals 100.00

為了確定這層非晶物質的組成，實驗選用 TEM 外掛的 EDX(能量色散 X 射線光譜儀)做元素分析，由於 700 和 800℃中間的區域大約只有 1 nm 左右，實在太薄，EDX 的結果已經偏離準確，所以只採用 600℃的結果， 如上圖 28 和圖 29。除此之外，700℃從介面突出的島狀區域也是觀察對 象，同樣用 EDX 分析，如上圖 30和圖 31。600℃介面是矽鍺氧混合的非 晶質區域，而 700℃的島狀區域主要是鍺和少量的矽與氧，在部分區域可 以看到鍺的原子影像。介面元素和型態隨著溫度的改變可以由以下兩點來 解釋。 第一，氧化層的變化。文獻[29, 30]_{中指出，矽和鍺晶圓同樣清洗完，暴} 露在空氣下 10 分鐘，氧化矽和氧化鍺的厚度大約是 2Å 和 6Å，厚度差異主 要是氫氟酸清洗時所造成的氫矽比氫鍺層穩定，加上矽的氧化層較鍺的緻 密，所以實驗中晶片上的鍺氧化層會比矽的厚。另外，氧化鍺的熱穩定性 遠比氧化矽來的低，氧化鍺與鍺塊材的介面也會在退火時產生反應[31]_，如 下式：

GeO2+Ge→ 2GeO (↑) (1) 當溫度超過 600℃，在介面會有(1)式反應發生，形成易揮發的單氧化鍺， 乘著介面還沒有接合完全時離開；當退火溫度達到 700℃以上，二氧化鍺 會直接揮發。

第二，介面原子的互擴散。矽在鍺中擴散是藉著單空缺機制[32]

(vacancy mechanism)，鍺在矽中則是利用間隙輔助[33](interstitial assisted)和空缺機制，

雖然兩者都是鑽石結構，擴散方式也大同小異，但是由於矽的熔點(1410 ℃)比鍺(938℃)高，以及較大的原子間距-原子半徑比[34]_{，所以鍺在矽中擴} 散會相對地容易一些。除此之外，雜質原子如：碳、氫和氧在矽鍺中主要 是藉由間隙(interstitial) 移動，在鍺中同樣比矽快。雖然互擴散的程度受到 溫度、試片厚度和應力等因素的影響，不容易做精確地理論計算，但還是 能夠大略由結果推測原子移動的行為。如下表 2，簡單計算矽鍺互擴散以 及氧在兩者中的擴散長度，可以得到與文獻相同的結果：矽和氧在鍺的擴 散較快，而鍺和氧在矽中則相對較慢。 表 2 不同溫度下矽鍺互擴散以及氧在矽鍺中的擴散長度 in Ge in Si Si O Ge O xd at 600℃ (nm) 10-3 1 10-10 6×10-3 xd at 700℃ (nm) 0.1 20 10-7 0.2 xd at 800℃ (nm) 2 185 5×10-5 3

由上述分析可以得出以下概要：預接合時介面有兩片晶圓上的氧化層 及表面捕捉的碳氫氧汙染物，當試片放入爐管進行 600℃退火熱處理，由 於二氧化鍺與鍺生成一氧化鍺離開介面的反應受到局部壓力與溫度差異影 響，各個位置的反應速率不同，造成氧化鍺層與塊材鍺的交界有較大的粗 糙度，而在矽與非晶質層的邊界卻是平坦的。氧化鍺比氧化矽層厚和介面 汙染物往鍺擴散則會放大此反應的結果，使得表面凹凸的程度在 TEM 影像 底下更明顯。當退火溫度為 700℃時，二氧化鍺全部揮發，介面非晶質層(汙 染物)由於在鍺中擴散較快，所以在靠近塊材鍺的那一端降低表面能而聚集 成島狀。溫度升到 800℃後，大部分的雜質都已經擴散到塊材中，介面非 晶質區域變成薄薄一層。 實驗中，非晶質區域隨退火溫度而有不同幾何型態的變化和文獻及學 長姐論文裡的情況都不同。一般來說，介面有一層非晶質結構存在，會有 兩種擴散模式[35] ，如圖 32(a)和(b)：一種是純粹由濃度梯度而引起的塊材 擴散(bulk diffusion)，雜質原子從介面向塊材移動，造成非晶質層厚度 均勻的下降；另一種則是為了降低表面能的局部擴散(local diffusion)， 非晶質層從連續轉為不連續薄膜且厚度開始增加。這兩種模式會先讓介面 非晶質層減低厚度，接著形成不連續膜，最終在介面形成一個個球狀區域， 如圖 33。 值得注意的是，晶圓接合所產生的介面非晶質層還會受到兩片晶圓是

否準確地對準(alignment)影響。當介面非晶質層消失，晶圓完美接合，介 面能量會下降，但是當兩片晶圓沒有完全對準，發生晶向偏離

(misorientation)，如下圖 32(c)，螺旋差排(screw dislocation)的出現 會提高介面能量。如果兩片晶圓旋轉小於臨界角度(critical angle)接合， 由於螺旋差排提高的能量會大於完美接合下降的能量，介面非晶質層趨向 保持連續薄膜狀，反之，則形成不連續薄膜。 為了確定本實驗的旋轉角度，穿透式電子顯微鏡的繞射圖是最有效的 工具。挑選在氮氣下 700℃退火的試片，在矽和鍺兩側及包含兩側的位置 做選區繞射。首先由矽和鍺個別的繞射圖判斷，如圖 34，矽是晶帶軸(zone axis)是[011]¸，鍺的是[100]，再看包含兩區的繞射圖，如圖 35，矽的[200] 和鍺的[040]繞射點有重疊。由於矽同鍺都是鑽石結構，可以藉著以上的繞 射點得知：矽鍺都是﹛100﹜的晶圓，但是矽的大平邊切[110]，鍺是[100]。 實驗中選用的晶圓平邊方向不同，具有 45º的晶向偏離，但這不一定 是造成高溫退火時非晶質介面仍然存在的確定原因。在某些大於臨界旋轉 角度時，有共位晶界(coincidence site lattice)形成，這個時候界面也能避免 高能量的差排，介面完美接合而維持連續薄膜。

圖 32 介面非晶質擴散模型：(a) 塊材擴散, (b) 局部擴散 以及影響因素(c) 晶向偏離

圖 33 N 型砷化鎵在不同退火溫度下對接的介面示意圖[36]

圖 34 氮氣 700℃ (a) 鍺晶圓 (b) 矽晶圓 繞射圖

圖 35 氮氣 700℃包含矽與鍺的繞射圖

4.3 電性分析 4.3.1 電流電壓圖(I-V curve)分析 穿透式電子顯微鏡雖然可以微觀且最直接地檢視接合介面好壞與原 子排列的情形，但是像缺陷和懸浮鍵等現象卻無法分析，所以實驗中將 P 型鍺和 N 型矽藉由晶圓接合形成一個二極體(diode)，透過二極體特性的研 究，了解介面接合狀況及電流傳輸的機制，可以補足穿透式電子顯微鏡所 不能分析的部分。 下圖 36 和圖 37 為氮氣和氫氣退火 600、700 和 800℃的電流電壓圖。 在不同氣氛下退火的試片，電性上有相同趨勢。配合 TEM 影像來看，隨著 熱處理溫度的提高，非晶質層厚度下降，介面越來越平坦，順向起始電壓 (turn-on voltage)下降，逆向的漏電流上升。 由於是二極體，所以好壞可由三個地方判斷：理想因子(ideal factor, η)、 電流開關比(on/off ratio)和漏電流。理想因子η由下式 𝑱 = 𝑱_𝟎𝐞𝐱𝐩 (𝒒𝑽 𝜼𝒌𝑻− 𝟏) (2) J 為電流密度，J0為逆向飽和電流密度，k 是波茲曼常數，T 是絕對溫 度，q 是基本電荷大小，V 為施加偏壓。在電流電壓半對數(semi-log)圖的 直線區代入(2)式求出，如表 3，在氮氣底下退火的試片，理想因子隨著退 火溫度上升而下降，但是值都在 4 以上，顯示二極體非常偏離理想，應該 是介面有許多缺陷形成的表面態(surface state)，或是有一薄的絕緣層存在

[37]_{，增加電流傳輸的難度。電流開關比幾乎都小於 1，一方面是起始電壓} 的降低，另一方面則是漏電流的值過大，在 700 和 800℃退火試片完全沒 有逆向飽和電流，直接崩潰(breakdown)。在氫氣熱處理的部分，漏電流有 明顯下降，但是幅度不大，理想因子和電流開關比也只有些微改善。 整體來說，不管退火的溫度為何，試片在二極體特性上的表現差強人 意，主要的問題是漏電流過大，導致電流開關比低，就算是利用還原氫氣 氛熱處理，效果也是有限。 表 3 氮氣和氫氣退火試片理想因子的值 η N 2 H2 600℃ 4.8 4.3 700℃ 4.3 4.1 800℃ 4.0 3.7

圖 36 氮氣氛退火電流電壓圖

圖 38 氮氣氛退火電流電壓半對數圖

4.3.2 電流傳輸機制探討

想要更進一步分析電流通過接合試片的情況，必須先從能帶開始。當 兩個異質材料形成接面，根據能量平衡的理論，兩邊載子需要重新分布， 費米能階(Fermi level)要相等，真空能階要連續，如下。

當能帶對準完成，還需要判定介面物質為何，並且在圖上標示，才能 準確無誤的由能帶圖分析電流傳輸機制。根據 4-2 的 EDX 結果，可以推測 接合介面的兩邊有矽鍺各自的氧化物，中間則是矽鍺和碳氫混和的非晶質 結構。 氧化物的能帶位置在過去已經被仔細研究過，但是非晶質卻沒有，相 對比較難定義出位置。文獻[38]_{中指出，非晶物質不只是結晶物的微擾狀態，} 由於短程有序(short-range order)加上排列雜亂，所以結晶物質的特性如能 帶圖、密度和位障等都是被侷限的(localized)，隨著位置而有不同的性質。 晶格常數的變化會影響到電子分布，導致位能起伏，能隙中出現能態。密 度的變化則產生許多的空缺、類空缺缺陷(vacancy-like defect)、懸鍵和位障。 這些局部位障常常高達好幾十電子伏特，不但讓電導率(conductivity)下降 好幾個數量級，也會使載子平均自由徑上升，提高散射(scattering)機率。 由以上的描述，可以歸納出實驗中非晶介面的 2 個特性：低導電率以及眾 多的缺陷。低導電率在能帶中如同一個類絕緣層，擁有相對較高的位障， 如果載子沒有足夠的能量就無法通過；缺陷則是能帶中態階(state)，容易造 成載子複合。根據上述的分析，實驗中的能帶圖可以表示如下圖 41。 能帶圖建立完，電流傳輸機制可以分為三個部分討論：順向偏壓、逆 向偏壓和退火氣氛的影響。首先看到的是順向偏壓，如圖 42(a)。由於載 子可以藉由缺陷在介面形成的態階穿隧過非晶質能障，所以隨著退火溫度

的上升，介面非晶質層厚度降低，電子只需要跨過越來越小的位障就就能 從矽流到鍺，所以起始電壓會下降。 逆向偏壓如圖 42(b)。原本在鍺價帶上的電子只能依靠室溫下的熱能 激發到導帶，形成微弱的逆向漏電流，但是實驗中有大量缺陷在非晶介質 區域中，介面態階使得電子容易藉著序列穿隧(sequential tunneling)通過介 面來加大漏電流。當熱處理溫度提高，非晶區域厚度下降，越多電子穿隧 過介面形成漏電流。 圖 41 p-Ge/n-Si 能帶圖受介面非晶質層影響結果 圖 42 p-Ge/n-Si 能帶圖在 (a)順向偏壓 (b)逆向偏壓 (a) (b)

在退火氣氛方面，氮氣置換成氫氣，一方面是作為還原氣氛，可以捕 捉氧氣和其餘氧化氣體，減少實驗受到外在因素的影響；另一方面是因為 氫氣分子較小，能夠快速地鑽到介面修復缺陷。這點可以由實驗數據看出， 在同樣的溫度下，氫氣退火的二極體比氮氣退火的漏電流低上許多。然而， 這似乎無法完全改善漏電流的問題，實驗中的逆向飽和電流比文獻中的二 極體高了 1 個數量級[39]_{。為了瞭解漏電流的機制，對於氫氣退火試片在 303、} 323 和 343K 下進行電流電壓量測如圖 43，並利用下式做線性擬合(linear fitting)： 𝐉 = 𝐀 ∙ 𝐞𝐱𝐩 (−𝑬_𝒂/𝐤𝐓) (3) J 是二極體漏電流密度，A 為常數，Ea則是活化能。下圖 44 為擬合結果， 在負偏壓 1V 下，600、700 和 800℃從斜率求出的活化能 Ea分別是 0.39、 0.07 和 0.02 eV。從能帶圖來看，0.39 eV 接近單晶鍺能隙的一半，可見得 600℃的試片，漏電流是由空間電荷區(space charge region)中的’’產生與複 合’’(generation and recombination)電流主導；700 和 800℃的活化能非常低， 因為介面非晶質區域很薄，載子主要是在接近價帶的位置靠著穿隧效應通 過介面，不是經由熱能激發到導帶或是產生與複合中心反應。由此實驗可 知，在介面都具有許多的缺陷，氫氣雖然可以修復，但效果有限，當介面 非晶質層太薄，載子很容易直接穿隧或是序列穿隧通過介面形成不小的漏 電流。

圖 43 (a)600 (b)700 (c)800℃ 熱處理試片在 303、323 和 343K 下的電流電壓圖

(c) (b) (a)

圖 44 (a)600 (b)700 (c)800℃熱處理試片電流密度對 1/kT 圖

(c) (b)

五、 結論

本實驗成功地將較薄的 P 型鍺與具有網格狀結構的 N 型矽試片，在氮 氣與氫氣氛底下 600、700 和 800℃，藉由晶圓接合形成一個二極體。 由於接合環境不是超高真空，晶片表面缺陷會捕捉氧和雜質原子，形 成非常薄的非晶質層。利用 TEM 分析微觀結構，選用氮氣和氮氫混合氣 氛對於介面的影響不是很顯著。600℃時，非晶質層較厚，由於二氧化鍺和 鍺的反應，造成非晶質層-鍺界面不平整。700℃時，由於塊材擴散和局部 擴散，非晶質層開始變薄且有部分聚集的現象。800℃時，局部擴散產生的 非晶質聚集區域消失，但是因為兩片晶圓晶向偏離，所以非晶質區域會留 下薄薄的一層而不消失形成完美接合。 電性方面，可以利用二極體的特性來分析電流電壓圖。隨著熱處理溫 度的上升，非晶質層厚度下降，載子容易穿隧過介面，順向偏壓的起始電 壓降低，逆向的漏電流上升。氮氫混合氣氛退火雖然可以靠修補缺陷來降 低漏電流，但是效果有限。

六、 未來工作

以實驗中採用薄晶圓以及網格狀結構的方式，雖然可以大大提高接合 成功率，但是鍺晶片容易產生微小的裂痕，並在後續研磨拋光時擴大，所 以勢必要使用新的方式來避免鍺的龜裂。 介面非晶質結構利用 EDX 作測定其實不太準確，第一很難保證試片 沒有被空氣顆粒汙染，第二對於輕元素的分析能力低。在這種半定性也無 法定量的情況下，EDX 其實只能當作參考，未來如果要做準確定性甚至是 定量，EELS 和 SIMS 一定是不可或缺的。 在電性量測方面，由於是使用塊材接合，單個量測的二極體大小是 1mm×1mm，不容易定義出電流路徑，也不清楚微結構下所觀察到的現象 是否對於電性結果有足夠的影響力。如果能利用黃光微影製作出更小的量 測單位，一定會得到更準確的電流電壓圖，有利於剖析介面電流傳輸機制。 在漏電流方面，如果能夠去除晶圓之間的晶向偏離，使得介面非晶質 層消失，達到完美接合，漏電流就會有效地降低。

參考文獻

[1] J. Geske, Y. L. Okuno, J. E. Bowers, and V. Jayaraman, "Vertical and lateral heterogeneous integration", Appl. Phys. Lett., 79, p. 1760, 2001.

[2] A. G. Milnes, and D. L. Feucht, "Heterojunctions and metal-semiconductor junction", Elsevier, p. 7, (1972)

[3] H. Kressel, "Materials for heterojunction devices", Annu. Rev. Mater. Sci., 10, p. 287, 1980.

[4] Z.-H. Zhu, F. E. Ejeckam, Y. Qian, J. Zhang, Z. Zhang, G. L. Christenson, and Y. Lo, "Wafer bonding technology and its applications in optoelectronic devices and

materials", IEEE J. Sel. Topics Quantum Electron., 3, p. 927, 1997. [5] P. Demeester, I. Pollentier, P. De Dobbelaere, C. Brys, and P. Van Daele,

"Epitaxial lift-off and its applications", Semicond. Sci. Technol., 8, p. 1124, 1993. [6] N. M. Jokerst, M. A. Brooke, O. Vendier, S. Wilkinson, S. Fike, M. Lee, E. Twyford,

J. Cross, B. Buchanan, and S. Wills, "Thin-film multimaterial optoelectronic integrated circuits", IEEE Trans. Comp., Packag., Manufact. Technol. B, 19, p. 97, 1996.

[7] S. Spearing, "Materials issues in microelectromechanical systems (MEMS)", Acta Mater., 48, p. 179, 2000.

[8] A. Black, A. Hawkins, N. Margalit, D. Babic, J. AL Holmes, Y.-L. Chang, P. Abraham, J. E. Bowers, and E. Hu, "Wafer fusion: materials issues and device results", IEEE J. Sel. Topics Quantum Electron., 3, p. 943, 1997.

[9] G. Sun, F. Chang, and R. Soref, "High efficiency thin-film crystalline Si/Ge tandem solar cell", Opt. Express, 18, p. 3746, 2010.

[10] J. M. Zahler, C.-G. Ahn, S. Zaghi, H. A. Atwater, C. Chu, and P. Iles, "Ge layer transfer to Si for photovoltaic applications", Thin Solid Films, 403, p. 558, 2002. [11] H. Kanbe, M. Komatsu, and M. Miyaji, "Ge/Si heterojunction photodiodes fabricated

by wafer bonding", Jpn. J. Appl. Phys., 45, p. L644, 2006.

[12] L. Colace, and G. Assanto, "Germanium on silicon for near-infrared light sensing", IEEE Photon. J., 1, p. 69, 2009.

[13] X. Sun, J. Liu, L. C. Kimerling, and J. Michel, "Direct gap photoluminescence of n-type tensile-strained Ge-on-Si", Appl. Phys. Lett., 95, p. 011911, 2009.

[14] K. Grenier, C. Bordas, S. Pinaud, L. Salvagnac, and D. Dubuc, "Germanium resistors for RF MEMS based microsystems", Microsys. Technol., 14, p. 601, 2008.

[15] 施敏, 伍國玨, 張鼎張, 劉柏村, "半導體元件物理學 上冊", 交大出版社, p. 516, 2008.

[16] A. Nayfeh, "Heteroepitaxial growth of relaxed germanium on silicon", Stanford University Electrical Engineering Ph. D. thesis, 2006.

[17] R. Ram, J. Dudley, J. Bowers, L. Yang, K. Carey, and S. Rosner, "GaAs to InP wafer fusion", J. Appl. Phys., 78, p. 4227, 1995.

[18] M. Bruel, "Silicon on insulator material technology", IEEE Electron Device Lett., 31, p. 1201, 1995.

[19] G. A. Slack, and S. Bartram, "Thermal expansion of some diamondlike crystals", J. Appl. Phys., 46, p. 89, 1975.

[20] L. Chen, P. Dong, and M. Lipson, "High performance germanium photodetectors integrated on submicron silicon waveguides by low temperature wafer bonding", Opt. Express, 16, p. 11513, 2008.

[21] Q. Y. Tong, U. Gosele, and S. Electrochemical, "Semiconductor wafer bonding : science and technology", John Wiley, p. 18, (1999)

[22] W. Maszara, B. L. Jiang, A. Yamada, G. Rozgonyi, H. Baumgart, and A. De Kock, "Role of surface morphology in wafer bonding", J. Appl. Phys., 69, p. 257, 1991. [23] A. Plößl, and G. Kräuter, "Wafer direct bonding: tailoring adhesion between brittle

materials", Mater. Sci. Eng. R-Rep, 25, p. 12, 1999.

[24] J. Haisma, and G. Spierings, "Contact bonding, including direct-bonding in a historical and recent context of materials science and technology, physics and chemistry: historical review in a broader scope and comparative outlook", Mater. Sci. Eng. R-Rep, 37, p. 1, 2002.

[25] Q. Y. Tong, W. Kim, T. H. Lee, and U. Gösele, "Low vacuum wafer bonding", Electrochem. Solid-State Lett., 1, p. 52, 1998.

[26] 陳一凡, "P 型砷化鎵晶圓接合電性與界面形態之研究", 交通大學 材料所, 碩士論文, 2005

[27] 鮑忠興, 劉思謙, "近代穿透式電子顯微鏡實務", 滄海, (2010)

[28] F. Shi, K.-L. Chang, J. Epple, C.-F. Xu, K. Cheng, and K. Hsieh, "Characterization of GaAs-based nn and pn interface junctions prepared by direct wafer bonding", J. Appl. Phys., 92, p. 7544, 2002.

[29] M. Morita, T. Ohmi, E. Hasegawa, M. Kawakami, and M. Ohwada, "Growth of native oxide on a silicon surface", J. Appl. Phys., 68, p. 1272, 1990.

[30] S. K. Sahari, H. Murakami, T. Fujioka, T. Bando, A. Ohta, K. Makihara, S. Higashi, and S. Miyazaki, "Native Oxidation Growth on Ge (111) and (100) Surfaces", Jpn. J. Appl. Phys., 50, p. 04DA12, 2011.

[31] K. Kita, S. Suzuki, H. Nomura, T. Takahashi, T. Nishimura, and A. Toriumi, "Direct evidence of GeO volatilization from GeO2/Ge and impact of its suppression on

GeO2/Ge metal-insulator-semiconductor characteristics", Jpn. J. Appl. Phys., 47,

p. 2349, 2008.

[32] H. Silvestri, H. Bracht, J. L. Hansen, A. N. Larsen, and E. Haller, "Diffusion of silicon in crystalline germanium", Semicond. Sci. Technol., 21, p. 758, 2006.

[33] P. Fahey, S. Iyer, and G. Scilla, "Experimental evidence of both interstitial‐and vacancy‐assisted diffusion of Ge in Si", Appl. Phys. Lett., 54, p. 843, 1989. [34] G. McVay, and A. DuCharme, "Diffusion of Ge in SiGe alloys", Phys. Rev. B, 9,

p. 627, 1974.

[35] K.-Y. Ahn, R. Stengl, T. Tan, U. Gösele, and P. Smith, "Growth, shrinkage, and stability of interfacial oxide layers between directly bonded silicon wafers", Appl. Phys. A, 50, p. 85, 1990.

[36] H. Ouyang, H.-H. Chiou, Y. S. Wu, J.-H. Cheng, and W. Ouyang, "First-principles analysis of interfacial nanoscaled oxide layers of bonded N-and P-type GaAs wafers", J. Appl. Phys., 102, p. 013710, 2007.

[37] M. Dutta, and D. Basak, "Current Transport Mechanism in p-ZnO/n-6H-SiC Heterojunction", Electrochem. Solid-State Lett., 14, p. H389, 2011.

[38] A. Clark, "A review of band structure and transport mechanisms in elemental amorphous semiconductors", J. Non-Cryst. Solids, 2, p. 52, 1970.

[39] F. Gity, K. Y. Byun, K. Lee, K. Cherkaoui, J. M. Hayes, A. P. Morrison, C. Colinge, and B. Corbett, "Ge/Si pn Diode Fabricated by Direct Wafer Bonding and Layer Exfoliation", ECS Transactions, 45, p. 131, 2012.