行政院國家科學委員會補助專題研究計畫成果報告
※※※※※※※※※※※※※※※※※※※※※※※※※
※ ※
※ 低功率低電壓數位類比積體電路 ※
※ 之晶片實現及設計法則(六) ※
※
※
※※※※※※※※※※※※※※※※※※※※※※※※※
計畫類別：▓個別型計畫
□整合型計畫
計畫編號：NSC 89－2215－E－009－114
執行期間：89 年 8 月 1 日至 90 年 7 月 31 日
計畫主持人：陳明哲
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
執行單位：國立交通大學電子工程學系
中
華
民
國
90
年
10
月
26
日
行政院國家科學委員會專題研究計畫成果報告
低功率低電壓數位類比積體電路之晶片實現及設計法則(六)
Implementation and Methodology for Low Power /Low Voltage
Digital and Analog Integr ated Cir cuits(VI)
計畫編號：NSC 89－2215－E－009－114
執行期限：89 年 8 月 1 日至 90 年 7 月 31 日
主持人：陳明哲教授 國立交通大學電子工程學系
一、中文摘要 本年度專注於5個項目 : (I) 環狀震盪器及 靜電放電保護電路在打線應力下之行為研 究 ; (II) 超 薄 氧 化 層 直 接 穿 遂 對 下 世 代 CMOS元件電路及晶片性能影響之研究 ; (III) 一種創新的射頻電感之研製 ; (IV)類比 MOSFET之低頻雜訊研究 ; 以及(V) 磊晶層 對CMOS靜電放電保護電路影響之研究 . 本 計畫產出豐碩成果 , 並受到到國際重視. 關鍵詞：環狀震盪器 , 靜電放電輸出入 , 打 線應力 , 直接穿遂 , 氧化層 , 互補式金氧半 , 射頻, 電感 , 類比 , 雜訊 , 磊晶 . Abstr actThis year we focus our attention on 5 items ; (I) The behavior of ring oscillator and ESD protection circuit under wire bonding;
(II) The impact of oxide direct tunneling on next-generation device/circuit/chip; (III) Study of a novel RF inductance; (IV) Study of low-frequency noise in analog MOSFET; and (V) The influence of epitaxial layer on CMOS ESD protection circuit. The project has created a lot of achievements that have significantly attracted worldwide attention.
Keywor ds : Ring oscillator, ESD, Bonding mechanical stress, I/O, direct
tunneling, oxide, CMOS, RF, inductance, noise, analog, epitaxial layer
二、緣由與目的
低電壓低功率消耗可攜帶型(portable) 器具設備已是時勢潮流，反映於半導體工業 上無論製程技術或電路設計法則處處都可 見到此潮流帶來的衝激。國際上低電壓低功 率 電 子 (Low voltage 、 Low power Electronics)方面的研究一日千里進展極 快。
三、研究方法與成果
(i)在 TSMC 0.13um CMOS 暨多層銅導線 /low k 介電層製程技術上設計-系列 Testkey, 包括了 ring oscillator 及 ESD 保護電路等置 於 I/O pads 下以 100%恢復 chip 面積使用率, 經由機械應力及電氣特性測試證實 bonding power 及 bonding force 不會造成 cracking defects 及衍生的電性劣化等,研究結果部份 發表於 2001 年 IEEE EDL [1], 2001 年 IEEE EDL [2], 及 2001 年 IEEE ICMTS [3]等. (ii) 在 TSMC 製作一系列 testkey 包括 nMOSFET, pMOSFET,及 CMOS inverters 等 並有不同的 gate stack SiO2 厚度(1~3um), 以 研 究 當 gate oxide 厚 度 越 薄 引 致 direct tunneling 對下一代 device/circuit/chip 整體性 能的影響及厚度極限評估,部份成果已發表 於 2000 年 SSDM [4], 2000 年 IEEE IEDM [5],
2000 年 IEEE T-ED [6], 2001 年 IEEE T-ED [7], 及 2001 年 IEEE T-ED [8].
(iii) 在 Winbond 製作一系列 RF testkey 主要 以 inductance 為 主 , 並 提 出 一 種 創 新:Floating well, 以提昇 inductance 在高頻時 的性能,並已作了徹底的電性量測,分析,萃 取及模擬等, 部份成果接受發表於 2001 年 IEEE T-SM [9].
(iv)在 UMC 製作一系列 MOSFET 測試鍵, 著重在 Analog 性能方面的 Low-frequency Noise 研究, 已作了徹底的長時間雜訊量測 及 分 析 , 並 從 中 發 現 新 的 現 象 : Dynamic percolation paths, 部份成果發表於 2001 年 JAP [10]. (v)在 TSMC 製作一系列 Epi CMOS 測試鍵 以研究磊晶層 Epi layer 對 ESD 保護電路性 能的影響,已作了徹底的暫態量測及創新的 理論分析, 部份成果發表於 2001 年 IEEE T-ED [11].
四、結論與討論
(I) 所發表於[1] , [2] , [3]之 I/O pads 下 ring oscillator/ESD 保護電路行為之論文在國際 上引起很大迴響 : Lucent /Bell Lab 及一家在 Utah 州之半導體公司 ,… … 等 .
(II) 所發表於 [4] , [5] , [6] , [7], [8] 探討 direct tunneling 對下世代元件電路及晶片性 能影響之論文吸引國際注意 , 並有若干論 文被引用 : Lucent/Bell Lab, IBM, Stanford University, Xilinx, IMEC, Toshiba, Hitachi, Professor Meindl’s group, Singapore National University,… ..等 .
(III) 所發表 [9] 之 RF 論文初步受到 Stanford University Professor Simon’s group 及 Professor Lee ‘s group 之高度重視 .
(IV)所發表於 [10] 之類比 MOSFET 低頻雜 訊論文目前已授權歐盟 IMEC 納入新編專 書中 .
(V) 所發表於[11] 之 Epi CMOS ESD 論文正
受國際注意如 intel, TI 等 .
五、參考文獻
[1]K.Y.Chou and M.J.Chen, ”ESD protection under grounded-up bond pads in 0.13-um eight-level copper metal, fluorinated silicate glass low-k intermetal dielectric CMOS process technology,” IEEE Electron Device Letters, vol.22, pp.342-344, July 2001.
[2]K.Y.Chou and M.J.Chen, ”Active circuits under wire bonding I/O pads in 0.13um eight-level Cu metal, FSG low-k inter-metal dielectric CMOS technology,” IEEE Electron Device letters, vol.22, pp.466-468, Oct.2001.
[3]K.Y.Chou, M.J.Chen,et.al., ”Die cracking evaluation and improvement in ULSI plastic package,” IEEE International Conference on Microelectronic Test Structures, March 2001(Kobe).
[4]K.N.Yang, H.T.Huang, M.J.Chen, et al., ”Edge direct tunneling (EDT) induced drain and gate leakage in ultrathin gate oxide MOSFETs,” SSDM, Extended Abstract, pp.208-209, Aug.2000(Sendai).
[5]K.N.Yang, H.T.Huang, M.J.Chen, et al, ”Edge hole direct tunneling in off-state ultrathin gate oxide p-channel MOSFETs,” IEEE IEDM, Technical Digest, pp.679-682, Dec.2000
[6]K.N.Yang, H.T.Huang, M.J.Chen, et al., ” A physical model for hole direct tunneling current in p+ poly-gate pMOSFETs with ultrathin gate oxides,” IEEE Trans. Electron Devices, vol. 47, pp.2161-2166, November 2000.
[7]K.N.Yang, H.T.Huang, M.J.Chen, et al., “Characterization and modeling of edge
direct tunneling (EDT) leakage current in ultra thin gate oxide MOSFETs,” IEEE
Trans. Electron Devices, vol. 48, pp.1159-1164, June 2001.
[8]K.N.Yang, H.T.Huang, M.J.Chen, et al,” Edge hole direct tunneling leakage in
ultrathin gate oxide p-channel MOSFETs,” ,” IEEE Trans Electron Devices, 2001( accepted; in press)
[9]C.J.Chao, M.J.Chen, et al.,
“Characterization and modeling of on-chip spiral inductors for Si RF IC’s,”IEEE Trans.
Semiconductor Manufacturing, 2001 (accepted;in press)
[10]M.J.Chen,T.K.Kang,Y.H.Lee, et al., ”Low-frequency noise in n-channel metal-oxide-semiconductor
field-effect transistors undergoing soft breakdown,” Journal of Applied Physics, vol. 89, pp.648-653, Jan.2001.
[11]M.J.Chen, H.S.Lee, S.T.Chen,
”Extraction of eleven model parameters for consistent reproduction of lateral bipolar snapback high-current I-V characteristics in NMOS devices,” IEEE Trans. Electron Devices, vol..48,
pp.1237-1244, June 2001.
