Oriental Institute of Technology Institutional Repository:Item 277380145/1162
112
0
0
全文
(2) 摘. 要. 本文以結合醫療與資訊科技為前提，研發具有擷取心電訊號的儲 存式心電儀，讓醫療監控更為方便，達到醫療照護之生理訊號之量測。 本文在實驗室自製的 CSEP_SDK 發展平台，進行建立心電儀的 雛型系統設計，搭配有依艾茵特霍芬(Eindhoven)原理設計而成的自製 ECG 開發板電路以量測心電訊號，其電路前端採用硬體來實現高通 濾波器、低通濾波器、帶拒濾波器來過濾雜訊，以及位移電路配合 ADC 輸入端來調整輸出電位。 在操作上，只需將貼片貼在左右胸前及左腳，然後進行量測，其 量測結果進行 RR 訊號分析出平均值、標準差與心律變異性，並將量 測的結果顯示在 4.3 吋彩色液晶面板上，實現可攜式心電儀設計。. 關鍵詞：艾茵特霍芬. I.
(3) ABSTRACT In the study, we based on medical and information technology to develop an ECG captured and storage device. The device can capture ECG signal and save about ECG signal data which facilitates medical monitoring more convenient to and medical care by the physical signals of the measurement. According to Eindhoven theory, we designed ECG circuit board, and created a prototype system design on laboratory-made CSEP_SDK development platform with that ECG circuit board to measure ECG signal. This ECG circuit board has a signal amplifier, high pass filter, low pass filter and notch filter to eliminate noise, and use a level shift circuit to adjust input signal voltage for A/D Converter. In operation, the user only has to put the attached pad on the left chest front, the right chest front and the left leg, and then start to measure. When finish the measurement, the system begin to analysis RR Interval average, RR Interval standard deviation and HRV(Heart Rate Variability). Finally, the results of measurement will be displayed on 4.3-inch color LCD panel and optionally save to SD card for another-day inspecting, portable ECG device designed to be achieved.. Keyword: Eindhoven. II.
(4) 誌 謝 在亞東技術學院求學期間，首先承蒙吾師蕭如宣博士，使學生無 論是在學術或人格發展上都有極大的幫助也讓學生成長了不少，亦師 亦友，在此致以最誠摯的感謝，感謝吾師的愛護與教誨。 其次感謝長庚大學電子工程系的鄭明哲教授及台北科技大學電 子工程系李宗演教授，感謝兩位口試委員撥冗在本論文上所給予的. 評閱與建議，感謝亞東醫院陳榮輝醫師給予學生醫學上的指正與建 議，感謝志安老師、民慶老師、慧香老師和奕辰學長在研究上提供 個人寶貴的研究經驗與建議，以及對於系統硬體與電路處理的幫助， 讓我在研究上能解除無數的疑惑並迎刃而解，感謝明香老師教導做人 處世之道，同學智宏與琪勝在課業上的相互砥礪，以及實驗室學弟. 們士弼、耿賢、彥丞、柏緯及文彥等諸多的幫忙，以及曾經幫助過 我的人。亦感謝我的好友育慎、定均、立偉、信宏、宛晴、禾嘉、亞 萍、竹亭、珮嘉和癸辰等在這段研究日子裡給我許多的娛樂與歡笑。 最後，感謝我摯愛的雙親，父親黃聯芳、母親陳瑞娘、姐逸萍及 哥一軒的支持與鼓勵，因為你們的關心與支持，讓我沒有後顧之憂， 使我可以專心於學業上，並能夠順利的完成碩士學位，願以這份榮耀 與你們分享。此論文獻給所有支持我的每一個人，願你們平安順心， 身體健康。. III.
(5) 目 錄 摘要……………………………………………………………………….I ABSTRACT……………………………………………………………...II 誌謝…………………………………………………..............................III 目錄………………………………………………………...………...…IV 表目錄…………………………………………………...……………..VI 圖目錄………………………………………………...………………..VI 第一章 緒論……………………………………………………………..1 1.1. 前言……………………………………………….………...1 1.2. 研究動機與目的…………………………….……………...2 1.3. 研究方法與步驟……………………………………….…...4 1.4. 論文章節說明……………………………………….……...6 第二章 背景知識與基本理論探討……………………………………..7 2.1. 心臟解剖與電傳導系統……………………….…………...7 2.2. 心電圖與心電訊號量測…………………………….…….10 第三章 ECG 訊號擷取電路設計……………………………………...17 3.1. 儀表放大電路…………………………………………….18 3.2. 共模拒斥比 CMRR………………………………….……20 IV.
(6) 3.3. 濾波器………………………………………….………….21 3.4. 位移電路…………………………………………….…….28 3.5. ADC 轉換…………………………………………….……28 第四章 SOPC 雛型系統軟硬體共同設計………………………….….31 4.1. SOPC 雛型系統軟硬體共同設計分析………….………..31 4.2. ECG 雛型系統之硬體設計………………………….……34 4.3. ECG 雛型系統之軟體設計…………………………….…51 第五章 實驗結果………………………………………………………61 第六章 結論與未來展望………………………………………………74 參考文獻…………………………………………………..……………76 附錄 A………………………………………………...…………………78 附錄 B……………………………………………………..…………….91 附錄 C…………………………………………………………...………93. V.
(7) 表目錄 表 3-1. Butterworth Filter Q(品質因子)參數表………………..………25 表 4-1.系統軟硬體共同設計分析..……………………...…..…………31 表 4-2. AD7685 時間表…………………………………………..…….48. 圖目錄 圖 1.美國商務部人口普查局公佈的人口老化資料統計…………...…..2 圖 2.1. 心臟四腔室…………………………………………………..….7 圖 2.2. 血液循環系統………………………………………..………….8 圖 2.3. 心臟結構圖………………………………………..…………….9 圖 2.4. 標準肢導...………………………………………..……………11 圖 2.5. aVL 肢導量測位置圖…………………………….……………12 圖 2.6. aVR 肢導量測位置圖…………………………….……………12 圖 2.7. aVR 肢導量測位置圖………………………….………………12 圖 2.8. 胸前導程……………………………………………..………...13 圖 2.9. RR Interval ………………………………………...……………14 圖 2.10. 演算法示意圖…………………………………….………….15 圖 2.11. 心率變異度各頻帶之標準……………………….………….16 圖 3.1. ECG 訊號擷取與處理流程圖……………………….………...17. VI.
(8) 圖 3.2. ECG 訊號擷取電路方塊設計圖……………………..………...17 圖 3.3. AD620 儀表放大器電路…………………………….…………18 圖 3.4. AD620 規格表……………………………………….…………19 圖 3.5. AD620 腳位圖……………………………………….…………19 圖 3.6. 四種基本濾波器形式圖…………………………..…………...21 圖 3.7. 實際情況的低通濾波器振幅響應……………………….…...22 圖 3.8. EMG、ECG、EEG、EOG 的頻率範圍……………….……..23 圖 3.9. 濾波器特性曲線圖…………………………………….……...24 圖 3.10. 二階高通濾波器………………………………….………….25 圖 3.11. 四階巴特沃斯主動低通濾波器…………………….……….26 圖 3.12. T 型帶拒濾波器……………………………………….……...27 圖 3.13. 位移電路………………………………………….………….28 圖 3.14. ADC 轉換電路……………………………………………….28 圖 3.15. ECG 訊號擷取電路………………………………………….30 圖 4.1. 雛型系統架構圖……………………………………………...34 圖 4.2a. 新增 PLL………………………………………….………….35 圖 4.2b. 設定 CPU 的 CLK (100MHz) ………………………………35 圖 4.2c. 設定 SDRAM 的 CLK(100MHz，角度-65o) ………………36 圖 4.2d. 設定 LTM 的 CLK(40MHz)…………………………………36. VII.
(9) 圖 4.3. 設定 SDRAM Controller 參數(64MB)………………..……….37 圖 4.4. 設定 CPU 參數………………………………………..………..37 圖 4.5. 設定 JTAG 參數……………………………………..…………38 圖 4.6. 新增 SD_Card_Controller IP CORE………………..………….38 圖 4.7. 新增 ECG_ISR…………………………………..……………..39 圖 4.8. 新增 ECG_DATA…………………………………..…………..39 圖 4.9. 新增 ECG_FULL…………………………………...…………..40 圖 4.10. 新增 TP_ISR………………………………………..………...40 圖 4.11. 新增 TP_DATA………………………………..……………...41 圖 4.12a. 設定 SGDMA Controller 參數……………………………...41 圖 4.12b. SGDMA 與 SDRAM 連接示意圖………………………….42 圖 4.13. 設定 On-Chip Memory 參數…………………….…………...42 圖 4.14. 新增 Pixel Converter IP CORE………………………...……...43 圖 4.15. 新增 VGA_SINK IP CORE…………………………..………43 圖 4.16a. SGDMA 與 FIFO 連接示意…………………………………44 圖 4.16b. Insert Avalon-ST Adapters…………………………..……….44 圖 4.16c. SGDMA 與 Avalon-ST Timeing Adapter 連接示意圖.……...45 圖 4.16d. Insert Avalon-ST Adapters………………………..………….45 圖 4.16e. 重新命名 IP 名……………………………………..45. VIII.
(10) 圖 4.16f. 重新設定 IP Clock…………………………………….…….46 圖 4.17. Nios2 Core Module 建置完成………………………….……..46 圖 4.18. ADC 範例電路…………………………………………..…….47 圖 4.19. ADC 3-WIRE 電路設計…………………………..…………...47 圖 4.20. ADC 3-WIRE 時序圖………………………….……………...48 圖 4.21. 輸入資料為”1000 0000 0000 0000”輸出資料為 8000H……49 圖 4.22. 輸入資料為”0000 0000 0000 0001”輸出資料為 0001H……49 圖 4.23. 輸入資料為”0000 0000 1000 0000”輸出資料為 0080H……49 圖 4.24. 雛型系統硬體設計………………………………………...….50 圖 4.25. 雛型系統硬體資源使用統計……………………………..….50 圖 4.26. ECG 雛型系統之軟體流程圖………………………….…….51 圖 4.27. 標準心電圖…………………………………..……………….52 圖 4.28. 演算法流程圖…………………………….………………….52 圖 4.29. 一次篩選…………………..…………….…………………….53 圖 4.30. 二次篩選..……………….………………………………..…...53 圖 4.31. R 波…………………………………………………..………...54 圖 4.32. QS 波………………………………………………...…………54 圖 4.33. PT 波位置圖…………………………….………….………….55 圖 4.34. PT 波…………………………………..……………………….56. IX.
(11) 圖 4.35. P、Q、R、S、T 波檢出……………………..…………….……….56 圖 4.36. 數據一 P、Q、R、S、T 波檢出(P、S 波異常)..………….………..57 圖 4.37. 數據二 P、Q、R、S、T 波檢出(T 波異常).…………...……….…57 圖 4.38. 數據三 P、Q、R、S、T 波檢出(正常).……………..……….……58 圖 4.39. 數據四 P、Q、R、S、T 波檢出(心律異常)………………………58 圖 4.40. 數據五 P、Q、R、S、T 波檢出(P、T 波異常)………………..…..59 圖 4.41. 軟體程式資源使用統計…..……………………………..…...60 圖 5.1. ECG 訊號擷取電路板………………………………..………...61 圖 5.2. OrCAD Pspice High Pass 電路圖………………………..……..61 圖 5.3. OrCAD Pspice High Pass 0.01Hz 模擬圖……………..……….62 圖 5.4. OrCAD Pspice High Pass 0.06Hz 模擬圖………………..…….63 圖 5.5. OrCAD Pspice High Pass 5Hz 模擬圖……………………..…..63 圖 5.6. OrCAD Pspice Low Pass 電路圖………………………...……...64 圖 5.7. OrCAD Pspice Low Pass 10Hz 模擬圖………………..……….65 圖 5.8. Low Pass 實體量測圖(10Hz).……………………………..……65 圖 5.9. OrCAD Pspice 300Hz 模擬圖………………………….………66 圖 5.10. Low Pass 實體量測圖(300Hz).…………………….…….……66 圖 5.11. OrCAD Pspice Notch Filter 電路圖……………………..…….67 圖 5.12. OrCAD Pspice Notch Filter 20Hz 模擬圖……………..……...67. X.
(12) 圖 5.13. Notch Filter 實體量測圖(20Hz)...……………………..………68 圖 5.14. OrCAD Pspice Notch Filter 60Hz 模擬圖………….…….…...68 圖 5.15. Notch Filter 實體量測圖(60Hz)…...……………….…………69 圖 5.16. OrCAD Pspice Low Pass 160Hz 模擬圖……………..….…….69 圖 5.17. Notch Filter 實體量測圖(60Hz).…………………….………..70 圖 5.18. 儀表放大器輸出端………………………………..….……….70 圖 5.19. 高通濾波器輸出端…………………..…………….………….70 圖 5.20. 二階低通濾波器輸出端……………..…………….………….70 圖 5.21. 四階低通濾波器輸出端…………..………………….……….70 圖 5.22. 帶拒濾波器輸出端…………….…………………..………….71 圖 5.23. 位移輸出端………………….………………………..……….71 圖 5.24. 電源濾波前………………..…………………………….…….71 圖 5.25. 電源濾波後…………………..…………………….………….71 圖 5.26. 簡易儲存式心電儀…………..………………….…………….72 圖 5.27. 貼片黏貼示意圖…………….……………………..………….72 圖 5.28. 測量結果分析圖……………..………………….…………….73 圖 5.29. 檔案管理功能展示圖………………………..….…………….73. XI.
(13) 第一章 緒論 1.1. 前言 人體有如同一部複雜的系統，器官的律動與調節都密不可分。伴 隨著科技的進步與醫學的發達，市面上的醫療儀器樣樣都在進步，而 在未來人口老化的社會中，遠距醫療看護系統也越來越被重視，也越 來越多研究單位試圖的研究身體器官律動與調節的變化，進而發展出 不同的醫療照護設備，而目前台灣面臨了少子化，造成平均年齡上 升，意味著未來人口老化情形會很嚴重，因此居家型的醫療照護系統 也顯得越來越重要，除了年長者的生活作息得自我管理與節制外，一 般人的預防檢測，還有患有肥胖症、糖尿病、高血壓等慢性疾病族群 的人，若能隨時隨地做生理相關健康檢測，相信預防醫學能夠更落 實、效果更卓越。 現今社會中，人們對於身體出現的異常病徵都疏於警戒，加上近 幾年來飲食習慣的改變，偏向油炸速食類、高糖、高鹽分，高膽固醇 等不良飲食習慣，促使心血管疾病加速威脅著人類的健康。部分的人 們再加上不規律的生活作息，抽菸、酗酒、工作壓力、熬夜、無習慣 性運動等種種因素，導致身體健康亮起紅燈，輕微者必須依賴著藥物 做長期的慢性治療，嚴重者或許還會有惡性腫瘤或癌症的發生。根據 衛生局統計過去三年(97~99 年)台灣十大死因的前三名為惡性腫瘤、. 1.
(14) 心臟疾病、腦血管疾病，其中心腦血管疾病普遍發生在高年齡層[1]， 而根據圖 1 的美國商務部人口普查局公佈的人口老化資料統計[2]， 在未來的幾年高年齡層的比例將會越來越高，因此居家看護將越來越 重要。. 圖 1.美國商務部人口普查局公佈的人口老化資料統計. 1.2. 研究動機與目的 1.2.1. 研究動機 從圖 1 可以得知未來幾年高年齡層比例快速增加，而人的身體健 康狀況也隨著年齡層越來越高也越來越差，因此必須要時時刻刻注意 自我本身的健康情形，然而十大死因中的心腦血管疾病是不容易被注 意到的，大多都是到了惡化的時候才知道，本文則是為了避免這樣的 情形發生，而朝這方面進行心臟的心電圖量測及分析。. 2.
(15) 1.2.2. 研究目的 人體的脈搏與心電訊號內包含著許多的生理訊號，任何的生理狀 態與病理變化都可以從中量測出來，因此本文以擷取心電訊號探討 RR Interval 為主要的擷取重點，針對脈搏與心電訊號研製出精準的感 測電路並設計一快速量測系統，取代原本費時且不易攜帶之設備，打 造出低價、方便又輕巧的儀器。 為了打造出低價、方便又輕巧的儀器，首先必須定義出研究的功 能取向，而本文則是希望設計出一可攜式簡易儲存式心電儀為目標， 完成即時自我診斷系統，往居家醫療照護系統邁進。 本系統之擷取心電訊號的方式採用簡單又快速的方法取得，首先 是以自製的 ECG 訊號擷取開發板來擷取脈搏與心電訊號，並將所擷 取之訊號經由類比/數位轉換後，傳送至自製的 CSEP_SDK 雛型系統 開發板，透過本文提出的演算法解析出 P、Q、R、S、T 波的強度及 RR 間距，分別進行時域及頻域之統計分析，並將結果存至記憶卡內， 以做為日後就醫參考之數據。 另外，本系統屬於非侵入性量測儀器，亦可應用在居家照護的儀 器上，在日常生活中，可自行定期量測取樣，搭配本系統的儲存功能， 進行長期記錄自己的生理訊號，以達自我了解的效果，當有任何異狀 時，可以即時記錄並將結果提供給醫師評估身體是否有異常現象。. 3.
(16) 1.3. 研究方法與步驟 1.3.1. 研究方法 本文以「實際電路設計、模擬與驗證方式」來證明設計硬體電路 能夠符合「目標與規格」 ，因此首要的工作是「完成自製的 ECG 訊號 擷取開發板」 ，這樣實驗才得以進行，訂定的目標也才得以驗證。 由於本文所設定的目標是完成一簡易儲存式心電儀，為了能夠彈 性的設計與修改，所以選用自製的嵌入式平台 CSEP_SDK 做為硬體 開發平台，它搭配有 Terasic 4.3 吋的彩色觸控面板。但為了量測人體 的心電訊號，所以必須先要了解人體心電訊號量測的基本概念，然後 設計一 ECG 訊號擷取開發板來擷取心電訊號。 電路設計與完成使用 EDA 工具來輔助，首先使用 OrCAD 來繪 製 ECG 訊號擷取開發板之電路圖，然後導入公式計算出理論值之數 據，並依情況調整其參數，直到符合設定目標為止，接下來使用 Allegro 完成 ECG 訊號擷取開發板佈局與繞線，設計完成後交由 PCB 板廠將電路實體化，得到樣品板後就可以測試與驗證設計的目標與規 格。 當完成 ECG 訊號擷取開發板後，可將量測到的心電訊號透過 ADC 送至 CSEP_SDK，然後透過本文提出的演算法進行 RR Interval 分析，並將結果顯示在 LTM 上。. 4.
(17) 1.3.2. 研究步驟 首先進行製作 ECG 訊號擷取開發板前，必須先認識基本生理訊 號的產生與量測，再依生理訊號的產生與量測去選擇、參考及分析所 需 要 電 子 零 件 ， 並 且 使 用 電 子 設 計 自 動 化 (Electronic Design Automation, EDA)工具繪製設計好的電路圖，然後導入公式計算與設 定值的差距並修正，再使用佈局軟體進行佈局，並將佈局完成的電路 送到板廠加工，最後再將加工後的印刷電路板進行開路與短路量測、 焊接及電路除錯，使之能正常動作即可 當 ECG 訊號擷取開發板可以正常動作時，可以開始著手撰寫 VHDL 來測試 ADC Module 是否可以進行轉換，接著在加入 SOPC 的 硬體電路(包含 Nios II CPU、SDRAM Controller、Flash Controller、 EPCS Controller、SDCARD Controller、Parallel I/O)進行全面性測試。 測試完 SOPC 的硬體電路與 ADC Module 後，分析心電圖特徵並 開始撰寫演算法，找出 R 波計算出心跳、心跳振幅強度與心跳平均 速率，進而計算出 RR Interval 的平均值、標準差和變異性，以實現 簡易儲存式心電儀，當實驗完成後，即可開始撰寫論文。. 5.
(18) 1.4. 論文章節說明 本文共分為六章，第一章緒論，說明研究現況、研究目的、研究 方法與步驟。第二章背景知識與基本理論探討，包含心臟解剖、電傳 導系統、心電圖與心電訊號量測和 ECG 訊號統計分析(時域分析、頻 域分析)。第三章 ECG 訊號擷取電路設計，闡述 ECG 訊號擷取電路 設計並驗證其功能。第四章 SOPC 雛型系統軟硬體共同設計，介紹 Nios2 核心模組以及 Nios2 嵌入式軟體設計。實驗結果與討論，則在 第五章。最後，第六章結論與未來展望。. 6.
(19) 第二章 背景知識與基本理論探討 2.1. 心臟解剖與電傳導系統 2.1.1. 心臟解剖 心臟是一肌肉器官，就像是一個幫浦一樣維繫著人的生命，主要 的目的是讓全身所有組織都能充分獲得新鮮的氧氣與養分，其路徑是 由心臟四腔室與組織間的血管來運輸。如圖 2.1，心臟的四腔室是由 心壁所構成的，位於上方的空腔是接受膛，亦可稱為左心房與右心 房，將之分成左右的是房中隔。位於下方的空腔是左心室與右心室， 右心室的功能主要是負責把未氧化血液打出心臟送至肺臟，左心室是 將氧化後的血液送至整個循環系統，因此在構造上左心室比右心室肥 厚，而心壁的組織分為三層，第一層是心內膜，是附在心肌內側的一 層薄膜，第二層是心肌，第三層是心外膜，是附在心肌外的一層薄膜 [3]。如圖 2.2 所示，從身體各部位回流到右心房的未氧化的血，流到 右心室再經由肺動脈打到肺臟；氧化後的血液經肺靜脈流回左心房， 流到左心室再經由主動脈送到全身各組織系統。. 圖 2.1. 心臟四腔室 7.
(20) 圖 2.2. 血液循環系統. 2.1.2. 電傳導系統 心臟並非只由心室跟心房所組成的幫浦而已，還具備了電傳導系 統，也因此系統來完成規律性的心臟收縮。電傳導系統分為七大功 能，如圖 2.3 所示，系統功能如下[3]： 一、 竇房節(SA node)外觀呈長橢圓形，位於心臟的右心房上面，大 小因人而異，而心臟之所以能規律的跳動，主要是源自於竇房 節，亦稱「心臟之節律點」 。 二、 節間路徑(Internodal Pathways)主要是將竇房節產生出來的脈衝 傳遞到左右心房，進行收縮與去極化。 三、 房室節(AV node)外觀呈橢圓形，位於心房間隔的右側，主要是 將節間路徑傳遞過來的去極化波送至希斯氏束，約延遲 0.1 秒。 四、 希斯氏束(Bundle of His)位於右心室與右心房交界處偏上，是心 室節及束枝之間的橋梁。. 8.
(21) 五、 右束枝與左束枝(Right and Left Bundle Branches)位於心房間隔 的左右兩側，右束枝負責將電激動傳到右心室，而左束枝又屬 於希斯氏枝的分枝，功能與右束枝一樣負責將電激動傳到左心 室，左束枝分為前後兩分枝。 六、 左 前 分 枝 (The Anterior Fascicle) 與 左 後 分 枝 (The Posterior Fascicle)負責供應左心室的電激動，左前分枝負責前部與上 部，左後分枝負責後部與下部 七、 浦金氏纖維(Purkinje Fibers)位於左右心室壁內，接收來自於前 端左右束枝的電脈衝後，促使心室去極化產生收縮。. 圖 2.3. 心臟結構圖. 9.
(22) 2.2. 心電圖與心電訊號量測 設計 ECG 量測開發板之前，必須先了解心電圖的定義。一般常 見的心電圖是 ECG 記錄器以非侵入式的體表量測的，記錄心臟內的 竇房節放電去極化與再極化產生的電位差所得到的波形。 心臟的生理功能異常與否，均可從心電圖的波形上反應出來，兩 者之間存在著密切的相對應關係，醫生即可透過目視方式判讀及觀 察，即可以快速診斷出心臟的生理功能的變化趨勢，在醫學研究和臨 床診斷都具有極大的意義。對於心電圖的診斷與分析，可用來評估心 臟的疾病種類，如先天性心臟缺陷、心房收縮異常、心肌梗塞、心肌 肥大、心律不整及其他各種心臟綜合疾病。但是，並非所有心臟疾病 都能透過心電圖明顯診斷出來，必須配合超音波檢查才能加以判定。 現今科技發達，在醫療院所或醫療中心內，標準十二導程心電圖 量測在心臟內科與急診是不可或缺的重要醫療器材，僅需將電極貼片 黏貼受測者表皮上即可立即量測到心電訊號，由於是非侵入式的方 式，受測者並不會感受到任何疼痛及不舒適感。心電圖的產生會因電 極片擺放的位置及數量而有不同的變化，俗稱為導程。本節中將針對 十二導程作介紹[4][6]：. 10.
(23) 一、 標準肢導(Standard Limb Leads)，參考圖 2.4。 (1) 第一肢導(Lead I )：左手為正極，右手為負極所構成。 (2) 第二肢導(Lead II)：左腳為正極，右手為負極所構成。 (3) 第三肢導(Lead III)：左腳為正極，左手為負極所構成。. 圖 2.4. 標準肢導圖 二、 加壓肢導(Augmented Limb Leads) (1) aVL 肢導(Lead aVL)：如圖 2.5，左手為正極，而其他電極為負極 所構成，它的方位角是-30 度。 (2) aVR 肢導(Lead aVR)：如圖 2.6，右手為正極，而其他電極為負極 所構成，它的方位角是-150 度。 (3) aVF 肢導(Lead aVF)：如圖 2.7，左腳為正極，而其他電極負極所 構成，它的方位角是 90 度。 11.
(24) 圖 2.5. aVL 肢導量測位置圖. 圖 2.6. aVR 肢導量測位置圖. 圖 2.7. aVR 肢導量測位置圖. 12.
(25) 三、 胸導程(Precordial Leads) 胸導程是為了多點取樣而產生出來的量測方式，可以多方面量測 心電訊號，加上都附著在心臟周遭，因此獲得的心電圖波形都有較大 的振幅，以利於病情的診斷，而每個電極都是設定成正極，如圖 2.8 所示，在實際量測時須黏貼至相對應的位置。 V1：右側第四根肋骨。 V2：左側第四根肋骨。 V3：介於 V2 與 V4 之間。 V4：介於左側第五根肋骨間與左鎖骨中線處。 V5：介於 V4 與 V6 中間。 V6：介於左側第五根肋骨間與腋中線處。. 圖 2.8. 胸前導程. 13.
(26) 2.2.1. RR Interval 與 HRV 人體的心臟並非以固定的速率跳動，就算人體處於穩定狀態下也 有些許的不同，也就是每次心跳間隔不一定，而此變異稱為心率變異 [5][7]，心電圖中所蘊含的心臟機能資訊相當豐富，可惜一般醫學臨 床應用上僅止於輔助工具，並未成為一主要診斷工具[6]。本文提出 演算法，針對心電圖的 RR Interval 進行分析，開始研究 RR Interval 的變異性，也就是心律變異性(HRV，Heart Rate Variability)。. 圖 2.9. RR Interval 圖片來源：http://zone.ni.com/devzone/cda/epd/p/id/6275. 如圖 2.9 所示，RR Interval 是指心電圖中的相鄰兩個 R 波的間隔 時間，一般正常人的 RR Interval 的變異性時間是小於 0.12 秒，當時 間大於 0.12 秒時，代表受測者的心律是有問題的，必須要進行更一 步的量測分析[6]，在分析上又可分為時域分析(time domain)及頻域分 析(frequency domain)兩種方式[7]。而本文主要是以時域分析為主。. 14.
(27) 本文在研究上，參考了文獻中的第 19 篇《特徵點選取：區間交 集法》是以頻域分析進行 RR Interval，過程是將量測到的心電圖做快 速傅立葉轉換(Fast Fourier Transfer)，再依照其頻譜所代表的臨床意義 (請參考圖 2.11)，而 R 波的取得，如圖 2.10 所示，是計算總心電圖電 壓的平均值乘上 1.5，並將其數值作為篩選的參考值，其目的是要過 濾 P、Q、S、T 波， P、Q、S、T 波的特徵振幅並沒有像 R 波這麼 明顯，所以可以透過這個方法尋找出 R 波，即可完成 RR Interval 的 分析。. 參考值 平均值. 圖 2.10. 演算法示意圖 依據亞東醫院急診室的陳榮輝醫生表示，一般在臨床實驗上，大 多是討論 RR Interval 的平均值、標準差和變異性為主要，因此本文 以時域分析來進行 RR Interval 分析與研究，本文提出的演算法可省 略快速傅立葉轉換所需的運算複雜度，以及能找出 P、Q、S、T 波的 位置，其演算法介紹請參考本文 4.2. ECG 雛型系統之軟體設計。 15.
(28) (一) 時域分析 時域分析是將所有測得的心電圖波形，直接計算分析相連的心跳 間期再以統計學來分析，以求得各種指標及數值。如下[8]： 1. SDNN：為 RR interval 的標準差(standard deviation)，此為最簡易 的分析方式，為變異的均方根，在數學上此變異為頻譜分 析上的功率。 2. SDANN：連續正常五分鐘的心跳間期之標準差。 3. SDNNIDX： 連續正常 5 分鐘的心跳間期標準差之平均數。 4. rMSSD：相鄰兩心跳間期差異的均方根。 5. NN50：個別 R-R Interval 的差值，有超過 50ms 的個數。 6. PNN50：計算 NN50 在所有 R-R Intervals 佔的比例。 (二) 頻域分析 頻域分析是將 R-R 波間期頻域的定義範圍是在 0~0.15Hz 之 間，大致上可分為極低頻、低頻與高頻，圖 2.11 為各頻譜的意義。. 圖 2.11. 心率變異度各頻帶之標準 16.
(29) 第三章 ECG 訊號擷取電路設計 本章 ECG 雛型系統設計分為 ECG 訊號擷取電路及 SOPC 雛型系 統設計，如圖 3.1 所示，上方邊為 ECG 訊號擷取之類比訊號處理流 程，先取樣心電圖訊號，經由放大使 ECG 之 QRS 振幅提升為 1V 內， 再將經由濾波電路，將頻帶範圍控制在 0~160Hz 內。同時濾除市電 60Hz 干擾，再從示波器來檢視心電圖波形的變化，校正完波形後， 透過 ADC 轉換成數位資料進到下方 SOPC 雛型系統裡面，進行數位 訊號處理與儲存，將結果顯示在 LTM 上，而圖 3.2 為 ECG 訊號擷取 電路方塊設計圖。. 圖 3.1. ECG 訊號擷取與處理流程圖 感測器. 帶拒濾波器. 儀表放大器. 高通濾波器. 位移電路. 低通濾波器. ADC 電路. 圖 3.2. ECG 訊號擷取電路方塊設計圖 17. 電源濾波器.
(30) 3.1. 儀表放大電路 為了確保有效性，在量測、控制、儀表或感測元件應用電路時， 必須使用精密的放大電路。它的許多參數必須較為穩定，並且所使用 的電阻都是精密電阻，以達到高準確度。由於感測器輸出的電子訊 號，因能量轉換之效率較低，電流非常微弱，必須藉由高增益低失真 之放大電路，將類比訊號先進行小訊號放大，才能將訊號作進一步的 處理。圖 3.3 為本文中使用的 AD620 一儀表放大器電路，它在生理 訊號的資料擷取已被廣泛的使用，圖 3.4 為 AD620 的規格表，圖 3.5 為 AD620 的腳位圖。另外，AD620 內含一個差動放大器，主要可以 有效的消除兩端輸入共模雜訊的能力。該儀表放大器電路的特性主要 為輸入阻抗非常大、電路增益只有一個電阻控制及 CMRR 非常大(理 想值是無窮大)，且在使用上須注意每個放大器的飽和與放大倍率。. 圖 3.3. AD620 儀表放大器電路. 18.
(31) AD620 規格特性. 項目 電源電壓. ±2.3 V to ±18 V. 增益頻寬. 120KHz 增益頻寬(G =100). CMRR 低雜訊 p-p 雜訊值 精確度. 100 dB(最小值,G = 10). 9 nv / Hz ，輸入電壓雜訊 1KHz 0.28uV p-p noise(0.1Hz to 10Hz) 補償電壓：50uV max 漂移電壓：0.6uV/°C. 圖 3.4. AD620 規格表. 圖 3.5. AD620 腳位圖 AD620 的增益計算如公式(3-1)，調整 Rg 即可輕易的調整放大倍 率。例如，若設定的增益為 100，將增益值帶入公式中，求出 Rg≒494Ω，簡單的調整阻值，即可以很輕易的設計出大增益的電路。 而本文電路的增益設計為 1000，求出 Rg≒49.4Ω[9]。 (3-1). 19.
(32) 3.2. 共模拒斥比 CMRR 任何放大器都有著干擾的抑制能力，像是在心電、腦電與肌 電等，都必須以共模干擾抑制能力為一個重要基準值，一般稱為 共模拒斥比（Common-Mode Rejection Ratio，CMRR），定義如 (3-2)式[10]： （3-2） Ad為差模增益. Acm為共模增益。. 共模拒斥比主要由電路的對稱程度來決定，也是克服溫度漂移的 主要因素。在醫療儀器中，經常將共模拒斥比分為兩個部分考慮，即 輸入迴路的共模拒斥比和差分放大電路的共模拒斥比。一般CMRR 可由(3-3)式之分貝來表示：. （3-3）. CMRR是頻率的函數，當頻率增加時其值下降。CMRR在低頻的 典型值，一般約在80dB至100dB之間。當CMRR值愈大，儀表放大器 愈接近理想特性。在此我們將考慮運算放大器內部為有限值的 CMRR，對閉迴路組態之影響做說明。 1. 反相組態：運算放大器內部的CMRR為有限值，對反相組態而言 並不重要。因為運算放大器的正輸入端接地，因此共 20.
(33) 模輸入訊號幾乎為零。 2. 非反相組態：在非反相組態中，共模輸入訊號幾乎相等於外加輸 入訊號。因此 在要求高度精確增益值的應用上，運 算放大器內部的CMRR就要必須考慮進去。 3. 差動放大器：若運算放大器內部的CMRR為有限值時，則此電路 就不僅放大差額訊號而已了。. 3.3. 濾波器. (a) 低通濾波器. (b) 高通濾波器. (c) 帶通濾波器. (d) 帶拒濾波器. 圖3.6. 四種基本濾波器形式圖(實線為理想濾波器，虛線為實際情形). 21.
(34) 圖3.7. 實際情況的低通濾波器振幅響應 濾波器在任何電路上都扮演著重要的角色，種類也很多，而本節 將介紹的濾波器種類，大致可分為低通濾波器、高通濾波器、帶通濾 波器和帶拒濾波器，如圖 3.6，而其波形特性可以參考圖 3.7[11]。. 1. Amax 稱之為通帶漣波(pass-band ripple)，一般值為0.05~3dB。 2. Amin 稱之為拒帶漣波(stop-band ripple)的最小失真大小，一般值為20~100dB。 3. p 稱之為漣波頻寬(ripple-bandwidth)，代表通帶邊限頻率。 4.. s 稱之為拒帶邊限頻率。. 5.. s 與 p 之間稱之為過渡帶。. 6.. s 稱之為選擇因數(selectivity factor)，表示低通濾波器的振幅響應。 p. 22.
(35) 3.3.1. 巴特沃斯高通濾波器電路 圖 3.8 為 ERG(Electroretinogram)、EEG(Electroencephalogram)、ECG (Electrocardiograph)與 EMG(Electromyography)的生理訊號的頻率範 圍，這四種的生理訊號頻率的擷取方式都有共同的特徵，皆是使用低 通濾波器來抑制高頻的干擾訊號，使用高通解決基線飄移的問題，保 留需要的頻帶訊號，因此濾波電路是不可或缺的工具。 EMG. ECG. EEG. EOG. 0.1. 1. 10. 100. 1000. 10000. Hz. 圖3.8. EMG、ECG、EEG、EOG的頻率範圍 在研究上，巴特沃斯濾波器（Butterworth Filter）、切比雪夫 (Chebyshev Filter)一型與二型和橢圓(Elliptic)是平常較為常見濾波的 主動低通濾波器，其特性曲線，如圖3.9所示[13]，左上的巴特沃斯在 截止頻率之前，輸出是完全沒有受到衰減，呈現最大平坦曲線，沒有 起伏，相反的越接近截止頻率曲線越陡峭，慢慢的衰減，趨向負無窮 大。 23.
(36) 右上切比雪夫一型雖然衰減的坡度比巴特沃斯來的好，但是在通 帶內的曲線起伏變化，明顯的比巴特沃斯來的大，但這對訊號來說會 有訊號干擾的疑慮在，而左下的改良二型雖然通帶區與巴特沃斯不相 上下，但是，阻帶區的抖動也會造成干擾，因而不採用此設計。 右下的橢圓濾波器雖然能急速的將大於截止頻率的訊號大幅衰 減，但是仍存在著與切比雪夫一樣的問題，故不採用。. 圖3.9. 濾波器特性曲線圖 一般在設計濾波器時，必須知道需求的訊號範圍，再依訊號範圍 去調整電路中的電阻電容值。而本文是以ECG為研究方向，必須設計 一高通濾波器(High Pass Filter)來解決基線飄移的問題，如圖3.10所. 24.
(37) 示，此為巴特沃斯二階高通濾波器，因為人體的呼吸及肢體動作而產 生的干擾頻率約0.05Hz，其截止頻率設定在0.2Hz，故能解決基線飄 移之問題，其截止頻率為(3-4)式，Q值參考表(3-1)為0.7071。 其Q(品質因數)值參考表3-1[14]。. 圖 3.10. 二階高通濾波器. (3-4). 表3-1. Butterworth Filter Q(品質因子)參數表 n 2 3 4 5 6 7 8. Q0 0.5 0.5 0.5. Q1 0.7071 1.0 0.5412 0.618 0.5176 0.555 0.5098. Q2. Q3. Q4. 1.3066 1.618 0.7071 0.8019 0.6013. 1.9319 2.247 0.9. 2.5629. 25.
(38) 3.3.2 巴特沃斯低通濾波器電路 由於本文的方向為ECG，必須濾除高於160Hz的訊號，其訊號範 圍約為160Hz以下，濾波器的設計是以四階巴特沃斯主動低通濾波器 （Butterworth Low Pass Filter）所組成，如圖3.11所示，是由兩組二 階低通濾串接，完成四階低通濾器，前端二階濾波器截止頻率為(3-5) 式： (3-5) 後端二階濾波器截止頻率為(3-6)式： (3-6) 前端Q值為0.5412，後端Q值為1.3066。. 圖3.11. 四階巴特沃斯主動低通濾波器. 3.3.3 帶拒濾波器 帶拒濾波器(Notch Filter)主要是針對特定頻率點進行濾波，最常 被使用在市電濾波，只要是任何插電的電子產品，都會因市電內含有 的 60Hz 干擾源，促使機器誤動作，所以在電路設計上，均會加帶拒. 26.
(39) 濾波器。本文為了有效的解決 60Hz 干擾問題，則設計一 T 型帶拒濾 波器，因為此型濾波器是個非常好用的帶拒濾波器，對於特定的頻率 提供高強度的阻隔，可對未知的特定訊號做特定頻率濾除。如圖 3.12 所示，此為一 High Q Notch Filter 的電路設計，由於特殊電容值與電 阻值在購買上並不容易獲得，因此修正了截止頻率，設為 59Hz， R13=R14=R=10M、R15=R/2=5M、C8=C9=C=270p、C10=2C=560p， 截止頻率公式為(3-7)，其 Q(品質因子)為(3-8)式。. (3-7). (3-8). 圖 3.12. T 型帶拒濾波器. 27.
(40) 3.4. 位移電路. 圖 3.13. 位移電路 圖 3.13 為位移電路，因為本文所採用的 ADC 範圍是介於 0~5V， 所以必須將濾波之後的訊號做位移，在這裡簡單的設計一加法器做為 位移調整，輸出訊號為(3-9)式[15]： (3-9). 3.5. ADC 轉換. 圖 3.14. ADC 轉換電路 28.
(41) 圖3.14為ADC轉換電路[9]，本文採用的是16BITs的ADC轉換IC， 資料傳送方式為串列傳輸，當前端的類比訊號處理完之後，必須透過 ADC將數據數位化送至CSEP_SDK，中間透過J1來做連接，由於ADC 容易受到雜訊的干擾，必須給予一乾淨的Vref，因此在電源部分加了 一電源濾波器，這裡的OPA必須要選擇 Rail-to-Rail輸出較為穩定且 電壓輸出振幅較小的OPA，讓漣波控制在20mVp-p以下[9]，這樣才能 確保電源的乾淨度。. 29.
(42) 圖3.15. ECG訊號擷取電路 30.
(43) 第四章 SOPC 雛型系統軟硬體共同設計 本章節主要說明雛型系統硬體設計與軟體設計兩部分，硬體部分 主要是介紹 Nios II 核心的開發設計與流程，以及 ADC 模組的 VHD 程式設計。而軟體設計部份，主要是介紹 ECG 的 P 波、Q 波、R 波、 S 波、T 波的搜尋檢出演算法設計，以及 ECG 訊號的時域分析的 RRI 平均值 (R-R Interval Average) 、 RRI 標準差 (R-R Interval Standard Deviation)和 HRV(Heart Rate Variability)。. 4.1.. SOPC 雛型系統軟硬體共同設計分析 表 4-1 列示本研究之雛型系統軟硬體共同設計分析。 表 4-1. 系統軟硬體共同設計分析表 功能名稱. 軟體實現. 硬體實現. 設計說明. 儀表訊號放大. AD 620. 說明 A. 高通濾波. OP2177. 說明 B. 低通濾波. OP2177. 說明 C. 带拒濾波. OP2177. 說明 D. AD7685 VHDL 模組. 說明 E 說明 G. 訊號數位化 數位資訊自動擷取 心電圖顯示. 驅動程式. 觸控功能. 觸控面板 驅動程式. Terasic LTM Module Terasic LTM Module 附 屬觸控面板. 資料儲存. 驅動程式. SD CARD. 驅動程式. SDRAM. 驅動程式. EPROM. 驅動程式. FLASH. 演算法. Nios II Core Module. 嵌入式系統核心. 31. 說明 F. 說明 H. 說明 I. 說明 J.
(44) 說明 A：AD620 內含一個差動放大器，主要可以有效的消除兩端輸 入共模雜訊的能力，以及此型號的 IC 容易購買。 說明 B：OP2177 的 CMRR>120dB，以及偏壓電流低於 2nA，因此拿 來做濾波器能有效降低輸入訊號的損失，而本文研究方向為 ECG，故高通截止頻率設為 0.06Hz，以及此型號 IC 容易購 買。 說明 C：OP2177 的 CMRR>120dB，以及偏壓電流低於 2nA，因此拿 來做濾波器能有效降低輸入訊號的損失，而本文研究方向為 ECG，故低通截止頻率設為 160Hz，以及此型號 IC 容易購 買。 說明 D：OP2177 的 CMRR>120dB，以及偏壓電流低於 2nA，因此拿 來做濾波器能有效降低輸入訊號的損失，在此設計是為了濾 除市電所參雜的 60Hz 干擾源，以及此型號 IC 容易購買。 說明 E：在進行 A/D 轉換時，數位訊號的失真和精準度，來自於 IC 的解析度，因此本文設計採用 AD7685，此 IC 具有 16BITs 的高解析度和低於 2BITs 的誤差容許值，缺點是不易購買。 說明 F：撰寫 AD7685 的 VHDL 控制模組，以及進行串列輸入轉並列 輸出。. 32.
(45) 說明 G：Terasic LTM Module 為 800*480 彩色 LCD 可供圖形及資料 顯示。該 LCD 顯示驅動程式包含初始化副程式、指令操作副 程式、描點和畫線副程式、貼圖副程式。 說明 H：設計一 VHDL 硬體模組來自動控制該觸控面板以及 XY 座 標抓取功能，並以軟體完成該 VHDL 硬體模組驅動副程式。 說明 I：SD CARD(YCS-104C-TAA0-R)儲存 ECG 的心電資料。 SDRAM(IS42S16160B) 為系統常用的記憶單元，在設計上以 軟體送指令代碼，硬體實現資料存取，加速系統執行速度。 EPROM(EPCS16N) 為系統儲存硬體程式，當系統每次重新開 機時，皆可以自行載入硬體程式，立即使用，不必再透過電 腦重新下載硬體程式。 FLASH(S29GL064A90TFIR4) 為系統儲存軟體程式，當系統 每次重新開機時，皆可以自行載入軟體程式，立即使用，不 必再透過電腦重新下載軟體程式。 說明 J：Nios II Core Module 為雛型系統的重要處理核心，硬體上是 以 Quartus II 提供的 IP(SD CARD、SDRAM、EPROM、 FLASH、VGA_SINK)所建置而成的，軟體上主要著重在演算 法部分，是以 C 語言來撰寫 RR Interval 的分析程式之演算 法，因為 C 語言在撰寫上較為容易。. 33.
(46) 4.2. ECG 雛型系統之硬體設計. 圖 4.1. 雛型系統架構圖 本雛型系統以 CSEP_SDK 為基礎的開發平台，搭配 Terasic (友晶 科技)彩色觸控板與 ECG 訊號擷取電路板(請參閱第四章)，以 Altera Quartus II 為雛型系統之軟硬體共同設計開發環境。在硬體核心設計 上，先建立一 Nios2 核心模組(如圖 4.1 所示)，該核心模組具有 ADC DATA IN、SEG7、LTM、SD CARD 等週邊元件。同時在軟體設計上， 則以 Altera Nios II IDE 為軟體開發平台進行程式設計。而本雛型系統 訊號輸入端為 ADC 模組(即 AD7685)，必須經由 Nios2 的 ADC DATA IN 來控制 ADC 模組，抓取其 ECG 訊號轉換資料並存進 SDRAM， 待 SDRAM 儲存完畢後，由 LTM 模組顯示，或進行 ECG 訊號之時域 分析顯示，然後再依據使用者的需求決定是否儲存至 SD 卡，以便日 後閱覽。. 34.
(47) 4.2.1. 建立 Nios2 Core Module 本系統的核心硬體架構之設計，以 Altera Quartus II 來建置而成 的，其步驟如下： 步驟一：為了產生 CPU 和 SDRAM 的 100MHz 和 LTM 的 40MHz 新增 PLL，其設定方法如圖 4.2a~4.2d；. 圖 4.2a. 新增 PLL. Click”Output Clocks” Select”clk_0”. Multiplication=2 Division=1 Phase Shift= 0.00 ps. Clock duty cycle(%)=50.00. 圖 4.2b. 設定 CPU 的 CLK (100MHz) 35.
(48) Click”Output Clocks” Select”clk_1”. Multiplication=2 Division=1 Phase Shift= -65.00 deg. Clock duty cycle(%)=50.00. 圖 4.2c. 設定 SDRAM 的 CLK(100MHz，角度-65o). Click”Output Clocks” Select”clk_2”. Enter out clock Frequency：40MHz. Clock duty cycle(%)=50.00. 圖 4.2d. 設定 LTM 的 CLK(40MHz). 36.
(49) 步驟二：NIOS2 必須有儲存單元，而新增 SDRAM Controller，其 設定方法如圖 4.3；. Press = Custom Data width = 32 Architecture： Chip select = 1 Bands = 4 因為 CSEP_SDK 有兩顆 32MB 的 SDRAM，所以在這的設定是 64MB 的參數。. 圖 4.3. 設定 SDRAM Controller 參數(64MB) 步驟三：新增 NIOS2 CPU，其設定方法如圖 4.4；. Select a Nios II Core： Nios II/e(Economy)： 低性能 Nios II/s(Standard)： 高性能 Nios II/f(Fast)： 最高的系統性能 Reset Vector：SDRAM_0 Exception Vector：SDRAM 0. 圖 4.4. 設定 CPU 參數. 37.
(50) 步驟四：為了電腦能與 NIOS2 溝通，而新增 JTAG，其設定方法如 圖 4.5；. 使用預設值. 圖 4.5. 設定 JTAG 參數 步驟五：為了將心電圖量測後的資料儲存至 SD CARD，而新增 SD Controller，其設定方法如圖 4.6；. 使用預設值 圖 4.6. 新增 SD_Card_Controller IP CORE 38.
(51) 步驟六：為抓取有效的 ADC 資料新增 ECG_ISR，其設定方法如圖 4.7；. Width = 1 bits. Edge capture register： Synchronously capture →Rising edge Interrupt： Generate IRQ →Edge. Direction = Input port only. 圖 4.7. 新增 ECG_ISR 步驟七：為 ADC 輸入端，新增 ECG_DATA，其設定方法如圖 4.8；. Width = 24 bits Direction = Input port only. 圖 4.8. 新增 ECG_DATA. 39.
(52) 步驟八：控制 ADC 轉換，而新增 ECG_FULL，其設定方法如圖 4.9；. Width = 1 bits Direction = Output port only. 圖 4.9. 新增 ECG_FULL. 步驟九：判斷是否有觸碰到 LTM，而新增 TP_ISR，其設定方法如 圖 4.10[16]；. Width = 1 bits. Edge capture register： Synchronously capture →Rising edge Interrupt： Generate IRQ →Edge. Direction = Input port only. 圖 4.10. 新增 TP_ISR 40.
(53) 步驟十：為接收觸控螢幕回傳的座標，而新增 TP_DATA PIO 輸入 腳，其設定方法如圖 4.11[16]；. Width = 24 bits Direction = Input port only. 圖 4.11. 新增 TP_DATA 步驟十一：控制 SDRAM 資料搬移，而新增 SGDMA Controller， 其設定方法如圖 4.12a~圖 4.12b；. Transfer mode = Memory to Stream. Data width = 64 Source error width Data transfer FIFO depth = 2. 圖 4.12a. 設定 SGDMA Controller 參數 41.
(54) 將 SGDMA 與 SDRAM 連接. 圖 4.12b. SGDMA 與 SDRAM 連接示意圖. 步驟十二：SDRAM 搬移時，需要暫存器，而新增 On-Chip Memory， 其設定方法如圖 4.13；. Depth = 128 Clock setting： Dual clock mode. Input： Avalon-ST. FIFO Implementation：. Output： Avalon-ST. Bits per symbot = 8 bits Symbols per beat = 8 symbols Error width = 0 bits Channel width = 0 bits. Construct FIFO from embedded memory block. 圖 4.13. 設定 On-Chip Memory 參數. 42.
(55) 步驟十三：LTM 顯示需進行畫素轉換，而新增 Pixel Converter IP CORE，其設定方法如圖 4.14；. 圖 4.14. 新增 Pixel Converter IP CORE 步驟十四：影像顯示控制設定，需新增 VGA_SINK 來控制，其設 定方法如圖 4.15[17]；. Parameters： Symbols_Per_Beat = 1 Bits_Per_Symbol = 24 Ready_Latency = 0 Max_Channel = 0 H_Disp = 800 H_From_Porch = 40 H_Sync = 128 H_Back_Porch = 88 V_Disp = 600 V_From_Porch = 1 V_Sync = 4 V_Back_Porch = 23. 圖 4.15. 新增 VGA_SINK IP CORE 43.
(56) 步驟十五：設定 IP 連接阜，其設定方法如圖 4.16a~圖 4.16f；. SGDMA 連接至 FIFO. 圖 4.16a. SGDMA 與 FIFO 連接示意圖. 2.Insert Avalon-ST Adapters. 1.選擇 SGDMA 的 OUT. 圖 4.16b. Insert Avalon-ST Adapters. 44.
(57) SGDMA 連接至 Avalon-ST. Timeing Adapter. 圖 4.16c. SGDMA 與 Avalon-ST Timeing Adapter 連接示意圖. 2.Insert Avalon-ST Adapters. 1.選擇 FIFO 的 OUT. 圖 4.16d. Insert Avalon-ST Adapters. Avalon-ST Timing Adapter(SGDMA to FIFO) Rename：lcd_ta_sgdma_to_fifo Avalon-ST Timing Adapter(FIFO to DFA) Rename：lcd_ta_fifo_to_dfa Avalon-ST Data Format Adapter Rename：lcd_64_to_32_bits_dfa. 圖 4.16e. 重新命名 IP 名稱. 45.
(58) lcd_ta_sgdma_to_fifo Clock：cpu_clk lcd_ta_pixel_fifo Clock in：cpu_clk Clock out：vga_clk lcd_ta_fifo_to_dfa Clock：vga_clk lcd_64_to_32_bits_dfa Clock：vga_clk lcd_pixel_converter Clock：vga_clk VGA Clock：vga_clk. 圖 4.16f. 重新設定 IP Clock 步驟十六：System Generation→Generate 步驟十七：新增 Nios2 Core Module 至 Quartus II 專案，並新增各 IO PIN，並且完成腳位命名及連線操作，如圖 4.17 所示。 步驟十八：執行 tcl 檔完成晶片及腳位規畫(請參見附錄 A.tcl 檔)。 步驟十九：Compilation 完成。. 圖 4.17. Nios2 Core Module 建置完成圖 46.
(59) 4.2.2. ADC Module. 圖 4.18. ADC 範例電路. 依圖 4.18 所示[9]，此為 AD7685 的範例電路，該 IC 本身分為 兩個模式，分別為 3-WIRE 和 4-WIRE，而本文所採用的為 3-WIRE 模式，如圖 4.19 所示[9]，為本文採用之 3-WIRE 應用電路設計。. 圖 4.19. ADC 3-WIRE 電路設計. 3-WIRE 的電路設計是將 SDO 接一個提升電阻至 VIO，此模式 通常用於單一個 AD7685 連接至 SPI 界面上，而它的控制時序圖， 如圖 4.20 所示，時序值請參考表 4-2[9]，在控制上主要分為. 47.
(60) Conversion 和 Acquisition 兩個狀態，當 CNV 由低準位轉成高準位 的同時，在正緣的時候，啟動轉換，此為 Conversion 週期，過程中 不再受 CNV 的任何狀態控制，轉換時間至少要大於 tconv，直到轉 換結束前必須將訊號設定為 LOW，其目的主要是為了可以控制多 顆的 ADC，而在轉換過程中的 SDO 均為高阻抗，當轉換時間大於 tconv 立即從 Conversion 週期轉換到 Acquisition 週期，輸出的 SDO 由高阻抗轉換成低準位，並延遲一個 SCK 的週期，在 SCK 第二個 週期開始，負緣對應到的 SDO 的資料為有效資料，且由 MSB→LSB 依序輸出，直到最後一筆資料送完後，再將 CNV 轉換成高準位， 完成一個 AD 轉換。. 圖 4.20. ADC 3-WIRE 時序圖. 表 4-2. AD7685 時間表 Parameter Conversion Time Acquisition Time Total Time SCK (CS Mode). Symbol tconv tACQ tcyc tsck. Min 2.2 1.6 4 25. Max 2.4. 250. Sample Rate. 48. Unit us us us ns KHz.
(61) 圖 4.21~4.23 為 VHDL 撰寫完之後的模擬驗證圖(VHDL 程式 碼將附置於附錄 B)。. Conversion Time. Acquisition Time. Out. 圖 4.21. 輸入資料為”1000 0000 0000 0000”輸出資料為 8000H. Conversion Time. Acquisition Time. Out. 圖 4.22. 輸入資料為”0000 0000 0000 0001”輸出資料為 0001H. Conversion Time. Acquisition Time. Out. 圖 4.23. 輸入資料為”0000 0000 1000 0000”輸出資料為 0080H. 49.
(62) 圖 4.24. 雛型系統硬體設計. 圖 4.25. 雛型系統硬體資源使用統計. 50.
(63) 4.3. ECG 雛型系統之軟體設計 Start. Measure. Browse. Explorer. Knowledge. Start Measure. Read. Rename. Delete. Analysis. Analysis. Finish. Save. User Guide. New. Finish. Finish. 圖 4.26. ECG 雛型系統之軟體流程圖 圖 4.26 為本文 ECG 雛型系統軟體流程圖，系統啟動之後，可以 選擇量測或是查看歷史紀錄。若是選擇量測，待十秒鐘後，LTM 即 顯示心電圖相關數據分析，其波形可以選擇是否儲存到資料庫。 在數據分析上，主要是針對單位時間內所量測到的數據，進行分 析並計算出單位時間內的心跳數、心跳振幅強度、RR-Interval 平均 值、RR-Interval 標準差和心律變異性。. 51.
(64) 圖 4.27. 標準心電圖. DATA IN. 計算心跳數. 計算一次平均值. 擷取 QS 波. 一次篩選. 擷取 PT 波. 計算二次平均值. 計算 RR 標準差. 二次篩選. 計算 RR 平均值. 擷取 R 波. 離開 圖 4.28. 演算法流程圖. 圖 4.27 為標準心電圖，主要是由心臟各部份的電氣訊號混合而 成的，主要基本波分為 P 波、Q 波、R 波、S 波、T 波，從波形中可 以觀察出 R 波的特徵最為明顯，而單位時間內 R 的數量等於心跳數， 要分析 RR Interval 之前，必須先計算出 R 的數量，在這本文依據波 形的特徵，提出一演算法來找 R 波的位置，圖 4.28 為演算法流程圖。 首先計算出波形的一次平均值，計算方式是將所有的資料相加除 52.
(65) 以總數，接著乘上一個係數，作為一次篩選的標準值，而這個係數是 由麻省理工提供的部分五十筆心電圖資料去計算調整出的一個係數 值[18]，如圖 4.29 所示，紅色為數據平均值，黃色為平均值乘上係數 (0.125)後的一次篩選值，主要是保留大於一次篩選的資料，為了減少 誤判的情形，在這演算法內做了兩次篩選，如圖 4.30 所示，黃色為 一次篩選值，紅色為保留大於二次篩選的值，如此一來只要分別將各 頂點的資料擷取下來即獲得 R 波，如圖 4.31。. 圖 4.29. 一次篩選. 圖 4.30. 二次篩選. 53.
(66) 圖 4.31. R 波 統計完所有 R 波的位置之後，相對的也間接的已經找到 Q 波和 S 波，依照心電圖的特徵，在 R 波之前是 Q 波，可以往前搜尋間段性 的最小值，其值為 Q 波，如圖 4.32 所示，相反的在 R 波之後即為 S 波，可以仿照 Q 波的方式往後尋找間段性的最小值，其值為 S 波。. 圖 4.32. QS 波 當找到 Q 波和 S 波之後，在仿照一樣的方法去搜尋 P 波和 T 波， 但是這裡必須更改參考值，依照心電圖特徵中的 Q 波是在 P 波產生 後一段時間內急遽下降，這時反搜尋回去尋找 P 波，以本文的 ADC 取樣頻率 50Hz 為例，每秒中轉換 50 個類比點且心跳每分鐘 60 下為. 54.
(67) 圖 4.33. PT 波位置圖. 例，如圖 4.33 所示，假設一個完整的 ECG 週期由 50 個點來表示， 假設 R 波為第 25 點，Q 波為第 15 點，S 波為第 35 點，以尋找 P 波 為例，在心電圖特徵上，P 波產生之後是 Q 波，而 Q 波在找到 R 波 的同時就已經被找到了，是在第 15 點，所以可以尋找出第 0 點到第 15 點的最大值與最小值，但是由於 Q 波是一下降曲線，這樣尋找出 來的最小值會受影響，造成最小值錯誤，因此重新調整數值的範圍， 從 Q 波往回搜尋到斜率大於等於 0，並將之設為新參考點，如圖 4.33 左邊由黃色標示的第 10 點，再重新計算第 0 點到第 10 點的最大值和 最小值，如果最大值減平均值的絕對值大於最小值減平均值的絕對 值，即為正 P 波，反之為負 P 波。同理以 T 波為例，其搜尋方式與 P 波相同，由 T 波往下尋找出斜率小於等於 0，並將之設為新參考點， 如圖 4.33 右邊由黃色標示的第 40 點，計算第 40 點到第 50 點的最大 值和最小值，如果最大值減平均值的絕對值大於最小值減平均值的絕 55.
(68) 對值，即為正 T 波，反之為負 T 波。圖 4.34 為麻省理工資料庫的心 電圖數據，套用本文中的演算法，P_ref 為尋找 P 波的新參考點，T_ref 為尋找 T 波的新參考點。. 圖 4.34. PT 波. 圖 4.35 是完整的數據分析結果，麻省理工資料庫的心電圖取樣 頻率為 250Hz，與本文的所使用的演算法取樣頻率不一樣，所以修改 了演算法取樣頻率數值，而結果一樣可以檢出 P、Q、R、S、T 波的 對應位置，驗證了本文的演算法是有效的。P、Q、R、S、T 波檢出 程式，將附置於附錄 C。. 圖 4.35. P、Q、R、S、T 波檢出. 56.
(69) 以下為麻省理工學院的心電圖數據資料之部分檢出結果：. 圖 4.36. 數據一 P、Q、R、S、T 波檢出(P、S 波異常) 圖 4.36 所示，藍色為麻省理工學院的心電數據資料，此數據為 一個 P、S 波異常的心電圖，經過本文提出的演算法計算分析後，如 圖中黃色所示，成功的找出 P、Q、R、S、T 波，其數據與麻省理工 學院的心電數據資料吻合。. 圖 4.37. 數據二 P、Q、R、S、T 波檢出(T 波異常) 圖 4.37 所示，藍色為麻省理工學院的心電數據資料，此數據為 一個 T 波異常的心電圖，經過本文提出的演算法計算分析後，如圖中 黃色所示，成功的找出 P、Q、R、S、T 波，其數據與麻省理工學院 的心電數據資料吻合。. 57.
(70) 圖 4.38. 數據三 P、Q、R、S、T 波檢出(正常) 圖 4.38 所示，藍色為麻省理工學院的心電數據資料，此數據為 一個正常的心電圖，經過本文提出的演算法計算分析後，如圖中黃色 所示，成功的找出 P、Q、R、S、T 波，其數據與麻省理工學院的心 電數據資料吻合。. 圖 4.39. 數據四 P、Q、R、S、T 波檢出(心律異常) 圖 4.39 所示，藍色為麻省理工學院的心電數據資料，此數據為 一個心律異常的心電圖，經過本文提出的演算法計算分析後，如圖中 黃色所示，成功的找出 P、Q、R、S、T 波，其數據與麻省理工學院 的心電數據資料吻合。. 58.
(71) 圖 4.40. 數據五 P、Q、R、S、T 波檢出(P、T 波異常) 圖 4.40 所示，藍色為麻省理工學院的心電數據資料，此數據為 一個 P、T 波異常的心電圖，經過本文提出的演算法計算分析後，如 圖中黃色所示，成功的找出 P、Q、R、S、T 波，其數據與麻省理工 學院的心電數據資料吻合。 根據本文提出的演算法進行分析麻省理工學院的心電數據資料 成功的從 50 筆資料中找出 P、Q、R、S、T 波，而圖 4.35~圖 4.40 是 其中 50 筆內的部分數據之分析結果，驗證了本文的演算法能有效的 檢出 P、Q、R、S、T 波，並進行 RR Interval 時域分析。. (4-1) (4-2) (4-3) 本文在 RR Interval 的分析上，是以時域分析為主，而分析內 容包含 RR 平均值、RR 標準差和心律變異性三項。RR 平均值主要是 統計單位時間內兩個相鄰的 R 波產生的平均速率，如(4-1)式所示，. 59.
(72) 將 N 個 RR 間距的時間相加除以總數量 N 等於 RR 區間平均值。再將 求出來的平均值帶入(4-2)即可求出 RR 標準差，式中的 R 是兩相鄰的 時間差，將 N 個時間差減掉平均值的差值平方後全部相加，再除以 總數量 N，然後開根號等於 RR 標準差。有了平均值跟標準差之後， 再來必須計算 RR 的變異性，也就是 RR Interval 最重要的一項，將平 均值與標準差分別帶入統計學內的變異數公式(4-3)，即可求得心律的 變異性，可以判讀其變化是否在正常值 0.12 內秒，若是異常必須立 即就醫進行診斷。 本章節為本文主要的軟硬體設計部分，完成了 Nios2 Core Module 和 ADC Module 的雛型系統硬體設計，以及提出演算法找到 P、Q、 R、S、T 波，並進行了 RR Interval 的時域分析，內容主要包含了臨 床實驗上所需的 RR Interval 平均值、RR Interval 標準差和心律變異 性，完成雛型系統軟體設計，結合硬體與軟體即為 SOPC 雛型系統軟 硬體共同設計。. 圖 4.41. 軟體程式資源使用統計. 60.
(73) 第五章 實驗結果. a. ECG 訊號擷取電路板正面. b. ECG 訊號擷取電路板背面. 圖 5.1.ECG 訊號擷取電路板 本章節為 ECG 訊號擷取電路測試，使用 OrCAD Pspice 模擬結果 搭配實體電路測試，實體電路測試是以訊號產生器來作為訊號發射 端，由於訊號產生器的最低頻率無法產生 0.05Hz，因此高通濾波器 無法做實際量測驗證，直接以人體量測來驗證，圖 5.1 為 ECG 訊號 擷取電路板實體圖，以下為 OrCAD Pspice 模擬與量測實驗結果： 1. 高通濾波器. 圖 5.2. OrCAD Pspice High Pass 電路圖 61.
(74) 圖 5.2 為 OrCAD Pspice 電路圖，這是 0.2Hz 的二階巴特沃斯主 動低通濾波器的電路設計，模擬上加了三個量測的輸入頻率點，分別 為 0.05Hz、0.2Hz 和 5Hz 來測試驗證電路的輸出結果，V[V1:+]這是 檢測輸入訊號的波形，vo1 是檢測經過二階濾波器之後的波形，輸入 端的訊號分別送 0.05Hz、0.2Hz 和 5Hz 來測試驗證電路的輸出結果， 如圖 5.3 所示，輸入訊號為 0.05Hz 所模擬出來的波形，藍色為 V[V1:+] 輸入訊號 0.05Hz，紅色為經過二階濾波器的波形 vo1，從圖中可以模 擬出來的輸出訊號嚴重衰減，可以驗證出當輸入訊號小於截止頻率 時，濾波器具有抑制低於截止頻率的訊號。. 圖 5.3. OrCAD Pspice High Pass 0.05Hz 模擬圖. 如圖 5.4 所示，輸入訊號為 0.2Hz 所模擬出來的波形，藍色為 V[V1:+]輸入訊號 0.2Hz，紅色為經過二階濾波器的波形 vo1，從圖中 模擬出來的輸出訊號有較大的輸出，可以驗證出當輸入訊號等於截止 頻率時，輸出訊號開始有變化。 62.
(75) 圖 5.4. OrCAD Pspice High Pass 0.2Hz 模擬圖. 如圖 5.5 所示，輸入訊號為 5Hz 所模擬出來的波形，藍色為 V[C1:1] 輸入訊號 5Hz，紅色為經過二階濾波器的波形 vo1，從圖中可以模擬 出來的輸出訊號只有些微的衰減，但是可以驗證出當輸入訊號大於截 止頻率時，輸出訊號約等於輸入訊號。. 圖 5.5. OrCAD Pspice High Pass 5Hz 模擬圖. 從圖 5.3~5.5 的模擬與量測結果中，可以驗證出此電路設計是有 效的抑制低於截止頻率的高通濾波器設計。. 63.
(76) 2. 低通濾波器. 圖 5.6. OrCAD Pspice Low Pass 電路圖 圖 5.6 為 OrCAD Pspice 電路圖，這是 160Hz 的四階巴特沃斯主 動低通濾波器的電路設計，模擬上加了二個量測的輸入頻率點，分別 為 10Hz 和 300Hz 來測試驗證電路的輸出結果，V[R1:1]這是檢測輸 入訊號的波形，vo1 是檢測經過二階濾波器之後的波形，vo2 是檢測 經過四階濾波器之後的波形，輸入端的訊號分別送 10Hz 和 300Hz 來 測試驗證電路的輸出結果，如圖 5.7 所示，當輸入訊號為 10Hz 所模 擬出來的波形，藍色為 V[R1:1]輸入訊號 10Hz，紅色為經過二階濾波 器的波形 vo1，黑色為經過四階濾波器的波形 vo2，從圖中可以發現 模擬出來的訊號有輕微的衰減，而這個輕微的衰減可以透過放大器將 損失的訊號補償回來，圖 5.8 為實際電路量測圖。. 64.
(77) 圖 5.7. OrCAD Pspice Low Pass 10Hz 模擬圖. 輸入訊號：CH2 Volt/DIV：100mV. 輸出訊號：CH1 Volt/DIV：100mV 輸入訊號：正弦波 頻率：約 10Hz. 圖 5.8. Low Pass 實體量測圖(10Hz). 另外，為了驗證濾波器是否有達到衰減的效果，加入了第二個測 試頻率 300Hz，如圖 5.9 所示，當輸入訊號為 300Hz 所模擬出來的波 形，藍色為 V[R1:1]輸入訊號 300Hz，紅色為經過二階濾波器的波形 vo1，黑色為經過四階濾波器的波形 vo2，從圖中可以發現模擬出來 的訊號與 10Hz 的波形明顯的衰減很多，驗證了當頻率大於截止頻率 時，訊號會嚴重衰減，圖 5.10 為實際電路量測圖。. 65.
Outline
相關文件
At the junior secondary level, schools are expected to offer a broad and balanced TE curriculum which nurtures students’ capability for understanding various
Assessing Fit of Unidimensional Item Response Theory Models The issue of evaluating practical consequences of model misfit has been given little attention in the model
The left panel shows boxplots showing the 100 posterior predictive p values (PPP-values) for each observed raw score across the 100 simulated data sets generated from
• The Hong Kong Institute of Building Information Modelling 香港建築信息模擬學會. • The Hong Kong Institute of
茶捲葉蛾多危害成葉，幼蟲分散後隨即吐絲將 2 片葉黏在一起，棲於內面 取食，隨著幼蟲長大，再將附近
19 Sue Hamilton, Identity and Experience: The Constitution of the Human Being According to Early Buddhism, London: Luzac Oriental, 1996; Sue Hamilton, Early Buddhism - A
In addressing the questions of its changing religious identities and institutional affiliations, the paper shows that both local and global factors are involved, namely, Puhua
Hong Kong Institute of Vocational Education (IVE) Higher Diploma
