遲滯控制升壓電源轉換電路之設計與實現

全文

(1)國立高雄大學電機工程學系碩士論文. 遲滯控制升壓電源轉換電路之設計與實現 Circuit Design and Implementation of Hysteresis Controlled Boost Converter. 研究生：蘇柏元撰指導教授：陳春僥博士. 中華民國一百零四年八月.

(2) 遲滯控制升壓電源轉換電路之設計與實現學生：蘇柏元. 指導教授：陳春僥博士. 國立高雄大學電機工程學系. 摘要. 本論文中，我們實現遲滯控制升壓電源轉換電路，其中架構的部份我們使用升壓電路與遲滯比較器實現低輸出漣波來達成電源轉換的目的。遲滯比較器的特色在於能有效降低輸出漣波，將最大輸出漣波限制在 50 mV 至 55 mV 之間。在輸出負載變動的情形下，也能提供良好的暫態響應。遲滯控制升壓電源轉換電路的電源轉換效率為 81.95 % ，功率消耗是 14.4614 mW 。我們使用 TSMC 0.18 μm CMOS 1P6M 製程參數以 HSPICE 模擬並完成晶片下線。本設計於佈局後以 HSPICE 模擬不同變異環境下的功能，模擬結果顯示本電路功能正常。整個電路面積為 0.723 × 0.723 mm 2 。. 關鍵詞：遲滯控制、升壓電路、遲滯比較器、輸出漣波、電源轉換. I.

(3) Circuit Design and Implementation of Hysteresis Controlled Boost Converter Student: Bo-Yuan Su. Advisor: Dr. Chuen-Yau Chen. Department of Electrical Engineering National University of Kaohsiung. ABSTRACT In this thesis, we achieved hysteresis controlled boost converter. We used the architecture of the charge pump with hysteresis comparator for low output ripple to achieve boost convert purpose. The characteristic of hysteresis comparator is to efficiently decrease output ripple, at the same time limit output ripple about 50 mV to 55 mV . Under circumstances of output load adjust, will still provide fine transient response performance. The peak efficiency is 81.95 % and the power consumption is 14.4614 mW . We used TSMC 0.18 μm CMOS 1P6M process for HSPICE simulation and finished the work of tape out service. This design in the post-layout simulation with HSPICE under different variation of environment, the simulation results show that this circuit is functioning properly. The chip area is 0.723 × 0.723 mm 2 .. Keyword: hysteresis controlled, charge pump, hysteresis comparator, output ripple, boost converter II.

(4) 誌謝謹將此論文獻給所有幫助並鼓勵過我的親人、師長和朋友們。回首研究所期間往返台南與高雄的求學歷程，實有說不盡的感謝話語。在四年的求學過程中，使我培養出獨立思考與解決問題的能力，無論是專業研究，或是人與人的相處之道，讓我能以更客觀成熟的態度面對問題並解決。首先要感謝我的指導教授陳春僥博士，在老師耐心的教導下，導引我分析文獻資料與修正研究方法。老師教授的超大型積體電路設計導論這門課程，使我能夠將積體電路設計概念應用在此論文上。感謝老師在論文修改期間，不厭其煩的指出論文中的許多缺失，經由不斷的討論與修正，終於完成此論文。感謝口試委員洪玉城博士、吳崇賓博士與蕭培墉博士，於百忙之中撥冗指教並給予寶貴的意見，使得本論文更加完備。感謝國家系統晶片中心提供完善的學習課程與研究資源。便利的諮詢管道讓我在研究過程中遇到問題時，有專員幫我解答，讓我能順利的完成此論文。這些日子以來，感謝吳孟謙、張惟順、劉韋慶、林柏緯、溫為中、鄒易澤、陳柏豪與陳欣毅等實驗室同儕相伴。感謝學長們分享研究方面的心得與論文寫作建議，並耐心教導我許多研究工具的使用方式；也感謝學弟們在研究期間，幫忙校稿修正，讓我能專心致力於研究論文的寫作。最後，謹將此論文獻給我最親愛的家人。感謝父母提供舒適的環境讓我無後顧之憂，並且在研究上給予我很大的支持。如今完成學業，在人生的道路上，我將邁上另一個里程碑。. 蘇柏元謹誌於國立高雄大學 2015 年 8 月 24 日 III.

(5) 目錄摘要............................................................................................................................................ I ABSTRACT.............................................................................................................................. II 誌謝.......................................................................................................................................... III 目錄..........................................................................................................................................IV 表目錄......................................................................................................................................VI 圖目錄.................................................................................................................................... VII 第一章. 緒論.................................................................................................................... 1. 1.1. 研究背景............................................................................................................ 1. 1.2. 文獻探討............................................................................................................ 1. 1.3. 研究動機............................................................................................................ 2. 1.4. 論文章節組織架構............................................................................................ 3. 第二章. 升壓電路理論.................................................................................................... 4. 2.1. 引言.................................................................................................................... 4. 2.2. 基本升壓電路介紹............................................................................................ 4. 2.3. 基本升壓電路分析............................................................................................ 5. 2.4. 考慮負載的基本升壓電路分析........................................................................ 6. 第三章. 遲滯控制升壓電源轉換電路............................................................................ 9. 3.1. 遲滯控制升壓電源轉換電路分析.................................................................... 9. 3.2. 開關電路.......................................................................................................... 11. 3.3. 升壓電路.......................................................................................................... 13. 3.4. 遲滯比較器...................................................................................................... 19. 3.5. 遲滯控制升壓電源轉換電路.......................................................................... 23. 第四章. 實驗結果與討論.............................................................................................. 26 IV.

(6) 4.1. 遲滯控制升壓電源轉換電路元件參數.......................................................... 26. 4.2. 遲滯控制升壓電源轉換電路模擬結果.......................................................... 27. 4.3. 佈局前模擬結果.............................................................................................. 29. 4.4. 佈局後模擬結果.............................................................................................. 37. 4.5. 佈局前與佈局後模擬比較.............................................................................. 44. 4.6. 遲滯控制升壓電源轉換電路模擬結果比較.................................................. 51. 4.7. 遲滯控制升壓電源轉換電路晶片佈局.......................................................... 53. 4.8. 遲滯控制升壓電源轉換電路晶片量測結果.................................................. 57. 第五章. 結論與未來研究方向...................................................................................... 61. 5.1. 結論.................................................................................................................. 61. 5.2. 未來研究方向.................................................................................................. 61. 參考文獻.................................................................................................................................. 62. V.

(7) 表目錄表 4.1 遲滯控制升壓電源轉換電路各元件參數 ..................................................... 27 表 4.2 附掛負載 RL = 2 kΩ 不同 corner 佈局前模擬數據 ........................................ 32 表 4.3 附掛負載 RL = 10 kΩ 不同 corner 佈局前模擬數據 ...................................... 33 表 4.4 附掛負載 RL = 2 kΩ 不同 corner 佈局後模擬數據 ........................................ 40 表 4.5 附掛負載 RL = 10 kΩ 不同 corner 佈局後模擬數據 ...................................... 41 表 4.6 遲滯控制升壓電源轉換電路實驗結果比較表 ............................................. 51. VI.

(8) 圖目錄圖 2.1 基本升壓電路架構圖 ....................................................................................... 4 圖 2.2 基本升壓電路設定階段 ................................................................................... 5 圖 2.3 基本升壓電路升壓階段 ................................................................................... 6 圖 2.4 考慮負載的基本升壓電路 ............................................................................... 6 圖 2.5 考慮負載的基本升壓電路設定階段 ............................................................... 7 圖 2.6 考慮負載的基本升壓電路升壓階段 ............................................................... 8 圖 3.1 遲滯控制升壓電源轉換電路方塊圖 ............................................................... 9 圖 3.2 遲滯控制升壓電源轉換電路架構圖 ............................................................. 10 圖 3.3 不重疊時脈控制訊號 ..................................................................................... 10 圖 3.4 開關電路 ......................................................................................................... 11 圖 3.5 傳輸閘電路圖 ................................................................................................. 12 圖 3.6 開關電路 swen = 0 狀態 .................................................................................. 12 圖 3.7 開關電路 swen = VDD 狀態 .............................................................................. 13 圖 3.8 升壓電路 ......................................................................................................... 13 圖 3.9 訊號 clk1 、 clk 2 .............................................................................................. 14 圖 3.10 升壓電路設定階段 ....................................................................................... 14 圖 3.11 升壓電路升壓階段........................................................................................ 15 圖 3.12 考慮回授電阻與負載電阻的升壓電路 ....................................................... 17 圖 3.13 swen = 0 升壓電路關閉 ................................................................................ 18 圖 3.14 遲滯比較器與回授電阻簡構圖 ................................................................... 19 圖 3.15 PMOS 差動放大器 ....................................................................................... 20 圖 3.16 並聯不同數目串接的 4 個反相器 ............................................................... 20 圖 3.17 負端 (Vin − ) 電壓大於正端 (Vin + ) ..................................................................... 20 圖 3.18 負端 (Vin − ) 電壓小於正端 (Vin + ) ..................................................................... 21 圖 3.19 遲滯比較器 ................................................................................................... 22 圖 3.20 遲滯比較器 swen = VDD 狀態 ........................................................................ 22 圖 3.21 遲滯比較器 swen = 0 狀態 ............................................................................ 22 VII.

(9) 圖 3.22 遲滯比較器特性曲線圖 ............................................................................... 23 圖 3.23 遲滯控制升壓電源轉換電路簡圖 ............................................................... 24 圖 3.24 輸出電壓 Vout 理論值 ..................................................................................... 24 圖 3.25 遲滯控制升壓電源轉換電路的工作流程圖 ............................................... 25 圖 4.1 遲滯控制升壓電源轉換電路圖 ..................................................................... 26 圖 4.2 遲滯控制升壓電源轉換電路晶片設計流程 ................................................. 28 圖 4.3 附掛負載 RL = 2 kΩ 的 corner TT 佈局前模擬結果 ...................................... 29 圖 4.4 附掛負載 RL = 2 kΩ 的 corner SS 佈局前模擬結果 ....................................... 29 圖 4.5 附掛負載 RL = 2 kΩ 的 corner FF 佈局前模擬結果 ....................................... 30 圖 4.6 附掛負載 RL = 2 kΩ 的 corner SF 佈局前模擬結果 ....................................... 30 圖 4.7 附掛負載 RL = 2 kΩ 的 corner FS 佈局前模擬結果 ....................................... 30 圖 4.8 附掛負載 RL = 10 kΩ 的 corner TT 佈局前模擬結果 ..................................... 31 圖 4.9 附掛負載 RL = 10 kΩ 的 corner SS 佈局前模擬結果 ...................................... 31 圖 4.10 附掛負載 RL = 10 kΩ 的 corner FF 佈局前模擬結果.................................... 31 圖 4.11 附掛負載 RL = 10 kΩ 的 corner SF 佈局前模擬結果 .................................... 32 圖 4.12 附掛負載 RL = 10 kΩ 的 corner FS 佈局前模擬結果 .................................... 32 圖 4.13 附掛負載 RL = 2 kΩ 的輸出電容 Cout 電流 ................................................... 33 圖 4.14 附掛負載 RL = 10 kΩ 的輸出電容 Cout 電流 ................................................. 34 圖 4.15 corner TT 輸出漣波佈局前模擬結果 .......................................................... 34 圖 4.16 corner SS 輸出漣波佈局前模擬結果 ........................................................... 35 圖 4.17 corner FF 輸出漣波佈局前模擬結果 ........................................................... 35 圖 4.18 corner SF 輸出漣波佈局前模擬結果 ........................................................... 36 圖 4.19 corner FS 輸出漣波佈局前模擬結果 ........................................................... 36 圖 4.20 附掛負載 RL = 2 kΩ 的 corner TT 佈局後模擬結果 .................................... 37 圖 4.21 附掛負載 RL = 2 kΩ 的 corner SS 佈局後模擬結果 ..................................... 37 圖 4.22 附掛負載 RL = 2 kΩ 的 corner FF 佈局後模擬結果 ..................................... 38 圖 4.23 附掛負載 RL = 2 kΩ 的 corner SF 佈局後模擬結果 ..................................... 38 圖 4.24 附掛負載 RL = 2 kΩ 的 corner FS 佈局後模擬結果 ..................................... 38 VIII.

(10) 圖 4.25 附掛負載 RL = 10 kΩ 的 corner TT 佈局後模擬結果 ................................... 39 圖 4.26 附掛負載 RL = 10 kΩ 的 corner SS 佈局後模擬結果 .................................... 39 圖 4.27 附掛負載 RL = 10 kΩ 的 corner FF 佈局後模擬結果.................................... 39 圖 4.28 附掛負載 RL = 10 kΩ 的 corner SF 佈局後模擬結果 .................................... 40 圖 4.29 附掛負載 RL = 10 kΩ 的 corner FS 佈局後模擬結果 .................................... 40 圖 4.30 corner TT 輸出漣波佈局後模擬結果 .......................................................... 41 圖 4.31 corner SS 輸出漣波佈局後模擬結果 ........................................................... 42 圖 4.32 corner FF 輸出漣波佈局後模擬結果 ........................................................... 42 圖 4.33 corner SF 輸出漣波佈局後模擬結果 ........................................................... 43 圖 4.34 corner FS 輸出漣波佈局後模擬結果 ........................................................... 43 圖 4.35 RL = 2 kΩ corner TT 佈局前後模擬結果比較 ........................................... 44 圖 4.36 RL = 2 kΩ corner SS 佈局前後模擬結果比較 ........................................... 44 圖 4.37 RL = 2 kΩ corner FF 佈局前後模擬結果比較 ........................................... 45 圖 4.38 RL = 2 kΩ corner SF 佈局前後模擬結果比較 ........................................... 45 圖 4.39 R L = 2 kΩ corner FS 佈局前後模擬結果比較 ........................................... 45 圖 4.40 RL = 10 kΩ corner TT 佈局前後模擬結果比較 ......................................... 46 圖 4.41 RL = 10 kΩ corner SS 佈局前後模擬結果比較 ......................................... 46 圖 4.42 RL = 10 kΩ corner FF 佈局前後模擬結果比較 ......................................... 46 圖 4.43 RL = 10 kΩ corner SF 佈局前後模擬結果比較 ......................................... 47 圖 4.44 RL = 10 kΩ corner FS 佈局前後模擬結果比較 ......................................... 47 圖 4.45 corner TT 輸出漣波佈局前後模擬結果比較 .............................................. 48 圖 4.46 corner SS 輸出漣波佈局前後模擬結果比較 ............................................... 48 圖 4.47 corner FF 輸出漣波佈局前後模擬結果比較 ............................................... 49 圖 4.48 corner SF 輸出漣波佈局前後模擬結果比較 ............................................... 49 圖 4.49 corner FS 輸出漣波佈局前後模擬結果比較 ............................................... 50 圖 4.50 輸出電流圖 ................................................................................................... 52 圖 4.51 供應電源功率消耗 ....................................................................................... 52 圖 4.52 遲滯控制升壓電源轉換電路晶片核心佈局圖 ........................................... 54 IX.

(11) 圖 4.53 遲滯控制升壓電源轉換電路晶片佈局分佈圖 ........................................... 54 圖 4.54 加上 I/O PAD 的遲滯控制升壓電源轉換電路晶片佈局圖........................ 55 圖 4.55 遲滯控制升壓電源轉換電路晶片打線圖 ................................................... 55 圖 4.56 遲滯控制升壓電源轉換電路晶片佈局 DRC 驗證結果 ............................. 56 圖 4.57 遲滯控制升壓電源轉換電路晶片佈局 LVS 驗證結果 .............................. 56 圖 4.58 晶片顯微照相圖 ........................................................................................... 57 圖 4.59 量測儀器 ....................................................................................................... 58 圖 4.60 遲滯控制電源轉換電路量測環境示意圖 ................................................... 58 圖 4.61 晶片初步量測結果 ....................................................................................... 59 圖 4.62 更改量測條件後的量測結果 ....................................................................... 60. X.

(12) 第一章緒論 1.1. 研究背景「科技始終來自人性。」為了增加生活的便利性，不同功能的電子產品不斷. 的推陳出新。電子產品像是手機、相機、平板電腦等設備是由許多的積體電路晶片構成，不同種類的積體電路晶片便需要不同的供應電源。在固定供應電源的情形下，需要電源轉換電路執行供應電源的轉換予不同晶片使用。隨著科技的日新月異與市場需求，電子產品趨向輕薄方便且多功能的發展。隨著電子產品越來越多功能的情況下，電源轉換控制也越來越重要。在製程技術漸趨先進，電子產品漸輕薄的狀態下，能提供準確的電壓轉換電路便是一個重要課題。. 1.2. 文獻探討升壓電路（charge pump）是一種開關模式轉換器[1]-[3]。它可用於提供高於偏. 壓電源或極性相反的電壓。實現升壓電路的方式，有使用低偏壓電源 CMOS 電晶體實現交互耦合（cross-coupled）升壓電路[4]，或使用微機電（micro electro mechanical systems，MEMS）特殊製程為基底實現[5]。這些升壓電路的共通點皆是能提供數倍於偏壓電源的電壓。比較著名的是迪克森升壓電路（Dickson charge pump）[6][7]，使用二極體作為開關配合電容達成升壓的目的。改良的迪克森升壓電路使用電晶體取代二極體作為開關使用[8]。迪克森升壓電路之所以著名是因為設計者能選擇串聯不同階數的開關與電容獲得更高的輸出電壓。 Hwu在2010年與2012年提出了KY升壓轉換器[9][10]，由KY轉換器結合傳統的同步整流（synchronously rectified，SR）升壓轉換器構成。有別於同步整流升壓轉換器，KY升壓轉換器的電感具有連續的輸入與輸出電感電流，且具有較大的電壓轉換範圍，由於他們的負載直接附掛於轉換電路的輸出而導致較大的輸出漣波。 Yang在2007年提出了前饋脈寬調變（feed-forward pulse width modulation， FFPWM）技術實現的電源轉換器[11]，當供應電源大於或小於系統需求時能提供良好的電壓調節率（line regulation）。Luo在2010年提出數位三模自適應輸出升降壓電源轉換器[12]，在電路操作於啟動、穩態與動態電壓調整等三種模式時避免閂鎖 1.

(13) 問題，並最小化漏電流達到低功率操作與高電源轉換效率。Richelli在2012年提出 DC/DC電源升壓技術[13]，能將非常低的電壓（100mV）轉換成1.2 V的電壓輸出。在[11]-[13]三篇文獻中，升壓電路的電感直接連接輸入訊號，當電感儲存足夠的磁能進行電源轉換，會導致較慢的暫態響應。 Le在2011年提出了DC/DC開關電容（switched capacitor）轉換器[14]，而Sanders 也在2013年引用了Le提出的架構進行改良[15]，採用簡化的閘極驅動器能支援數個電源轉換電壓輸出，而電路的設計理念在於最大限度的提高電源轉換效率與高功率密度，但與其他文獻比較，轉換效率還是稍顯不足。傳統的開關電容轉換電路為了減小電路面積而捨棄電感的使用[16]。Lee在2006年提出自動升壓控制架構實現電源轉換電路[17]，使用自動電流控制架構與自動頻率控制架構組成，藉由調整前者的升壓驅動電流大小來降低輸出漣波。Kwan在2013年提出數位控制雙模開關電容轉換器[18]，當輕負載時選用脈衝省略模式（pulse skipping mode，PSM），重負載時則選用頻率調製模式（frequency modulation mode，FMM）。此外，傳統的電感升壓轉換電路會有過大的輸出漣波[19]-[21]，一旦負載電流越大，則輸出漣波越大，會對控制電路或感測用的運算放大器（ Operational Amplifier，OPAMP）產生不好的效果甚至故障。為了克服以上缺陷，Hwang提出了自我調適型斜率產生器搭配遲滯電壓比較技術成功將輸出漣波限制在 19.2 mV ，轉換效率高達 90.99 % [22]。. 1.3. 研究動機電源轉換電路中大多會使用到升壓電路，作為供應電源升壓的部份，配合後. 級電路控制電源轉換後的輸出電壓。而轉換後的電壓會有偏差，也就是輸出漣波，不同的負載會有不同的輸出漣波，一旦輸出漣波過大的話，電源轉換便不準確。在本文中我們主要針對輸出漣波的部份實現電路，並不需要獲得高輸出電壓，所以我們僅使用由電容與二極體組成的基本升壓電路。為了實現準確的電源轉換，我們使用了遲滯比較器實現遲滯控制升壓電源轉換電路[23]，並針對不同負載分析設計電路。. 2.

(14) 1.4. 論文章節組織架構第一章為緒論，介紹本論文的研究背景、研究動機，並說明升壓電路與實現. 電源轉換電路的方法。第二章說明升壓電路理論，介紹基本升壓電路，並說明附掛負載後對於輸出訊號的影響。第三章分析遲滯控制升壓電源轉換電路，依序介紹遲滯控制升壓電源轉換電路各子電路工作情形。第四章我們呈現遲滯控制升壓電源轉換電路的佈局前模擬結果與實現成晶片後的佈局後模擬結果，以及晶片量測的環境與量測結果。第五章將探討本研究的結論與未來可行的研究方向。. 3.

(15) 第二章升壓電路理論 2.1. 引言一般而言，電路在進行電源轉換過程中，會先經由升壓電路將供應電源進行. 升壓，當升壓電路將輸出提升至目標電壓後，再經由後級電路執行更細微的電壓控制。在介紹遲滯控制升壓電源轉換電路架構之前，我們先從基本的升壓電路原理討論起，後續再針對遲滯控制升壓電源轉換電路架構進行深入的探討與分析。. 2.2. 基本升壓電路介紹升壓電路是能夠利用電路本身的特性，將電壓提升到數倍於供應電壓源輸. 出，設計者能根據電路需求，選擇不同的升壓電路提供適當的電壓輸出。而實現升壓電路大致可分為兩種方法，第一種是以使用電容為基底，當作儲存電荷的元件，稱為開關電容（switched capacitor），另一種則是使用電感實現升壓電路，稱為開關電感（switched inductor）。我們利用 1 個電容為基底，連接 4 個數位開關來構成最基本的升壓電路，用以達到 2 倍於供應電壓源的輸出電壓，如圖 2.1 所示。電容 C 在基本升壓電路內扮演儲存電荷升壓的角色，為了後續內文說明方便，我們將之取名為升壓電容 C 。. S1. S3 Vout. VDD. VC. C. S2. S4. 圖 2.1 基本升壓電路架構圖. 4.

(16) 2.3. 基本升壓電路分析我們利用 1 個升壓電容為基底與 4 個數位開關構成基本的升壓電路，如圖 2.1. 所示。開關 S1 、 S 2 、 S3 與 S 4 在交互切換的過程中，將選擇不同的導通路徑，而電路的工作情形可分為兩種行為模式： 1.. 當開關 S1 、 S 4 短路， S 2 、 S3 開路時，選擇如圖 2.2 所示的導通路徑，此時電路的狀態稱為設定階段（setup time），在這種行為模式下，電路將設定升壓電容 C 的電壓值。而升壓電容 C 經由供應電源 VDD 充電，逐漸到達穩態時，升壓電容 C 上儲存的電荷會在電容器兩端出現電壓差 VC ： VC = VDD. 2.. (2.1). 當開關 S1 、 S 4 開路， S 2 、 S3 短路時，選擇如圖 2.3 所示的導通路徑，此時電路的狀態稱為升壓階段（pumping time）。由於電容器兩端的電壓連續，在開關切換的瞬間，Vout 端點的電壓值會由升壓電容 C 前一個狀態所產生的電壓差 VC 再加上供應電源的電壓 VDD ： VOUT = VDD + VC = 2VDD. (2.2). S3. S1. Vout VDD. C. S2. VC. S4. 圖 2.2 基本升壓電路設定階段. 5.

(17) S1. S3 Vout VC. C. VDD. S2. S4. 圖 2.3 基本升壓電路升壓階段經上述電路分析，由方程式(2.1)、(2.2)我們可以得知，基本升壓電路在經過設定階段與升壓階段兩種行為模式後，輸出電壓 Vout 會得到 2 倍於供應電源 VDD 的電壓值。. 2.4. 考慮負載的基本升壓電路分析在上一個小節裡，我們針對基本升壓電路進行電路分析，得知在沒有附掛負. 載的情況下，輸出端點 Vout 的電壓值經由基本升壓電路升壓後，可以得到 2 倍於供應電源的電壓輸出。然而考慮到附掛負載對於電路行為模式的影響，在這個小節裡，我們將基本升壓電路附掛一個電容 C out 當作負載進行電路分析，如圖 2.4 所示。. S1. VDD. C. S3. VC. S2. Cout. S4. 圖 2.4 考慮負載的基本升壓電路. 6. Vout.

(18) 1.. 當開關 S1 、 S 4 短路， S 2 、 S3 開路時，選擇如圖 2.5 所示的導通路徑，此時電路的狀態稱為設定階段，在這種行為模式下，電路將設定升壓電容 C 的電壓值。而電容 C 經由供應電源 VDD 充電，逐漸到達穩態時，升壓電容 C 上儲存的電荷會在電容器兩端出現電壓差 VC ： VC = VDD. 2.. (2.3). 當開關 S1 、 S 4 開路， S 2 、 S3 短路時，選擇如圖 2.6 所示的導通路徑，此時電路的狀態稱為升壓階段。由於考慮負載的緣故，在開關切換的瞬間， Vout 端點的電壓會變為： VDD ⋅ C = Vout ⋅ Cout + (Vout − VDD ) ⋅ C. (2.4). 整理方程式(2.4)，我們可以得到輸出端點電壓 Vout ： Vout =. C ⋅ 2VDD C + C out. (2.5). 若負載電容 C out = C ，輸出端點電壓 Vout ： Vout =. C ⋅ 2VDD = VDD C +C. (2.6). 若負載電容 C out > C ，輸出端點電壓 Vout ： Vout =. C ⋅ 2VDD < VDD C + C out. S1. VDD. C. S3. (2.7). Vout. VC. S2. Cout. S4. 圖 2.5 考慮負載的基本升壓電路設定階段 7.

(19) 經上述電路分析，由方程式(2.5)至(2.7)我們可以得知，考慮附掛負載對於基本升壓電路的影響，在附掛負載電容 C out 後的基本升壓電路無法完整獲得 2 倍於供應電源的電壓輸出，若負載電容 C out 的電容值與升壓電容 C 相同時，輸出端點電壓 Vout 只會得到相同於供應電源的電壓輸出，而當選擇的負載電容 C out 大於升壓電容 C 時，輸出端點電壓 Vout 會小於供應電源 VDD ，電路不會達到升壓的目的，故設計升壓電路時要謹慎考量升壓電容與附掛負載的電容值大小。. S3. S1. VDD. C. Vout. VC. Cout. S4. S2. 圖 2.6 考慮負載的基本升壓電路升壓階段. 8.

(20) 第三章遲滯控制升壓電源轉換電路遲滯控制升壓電源轉換電路分析. 3.1. 在這個小節裡，我們將針對遲滯控制升壓電源轉換電路進行原理探討與電路分析。圖 3.1 所示為遲滯控制升壓電源轉換電路方塊圖。輸入訊號是 2 個不重疊時脈（non-overlapping clock）控制訊號與 1.8 V 的供應電壓源，虛線部份則是本論文設計的遲滯控制升壓電源轉換電路晶片。圖 3.2 所示為遲滯控制升壓電源轉換電路架構圖。電路共分為 4 個部份實現，第一個部份為開關電路（switch1、switch2），負責接收回授的 swen 控制訊號，並控制下一級的升壓電路工作。第二個部份為升壓電路，由升壓電路電晶體（ M p2 、. M n2 ）、升壓電容 C S 與二極體（ D1 、 D 2 ）組成，負責供應電源升壓的工作。第三個部份為回授電阻（ R fb1 、 R fb 2 ），負載電容 Cout 與負載電阻 RL ，回授電阻的目的是提供一回授電壓訊號 V fb 讓下一級的遲滯比較器作為比較電壓使用。第四個部份為遲滯比較器（hysteresis comparator），藉由接收回授電壓訊號 V fb ，切換 swen 控制訊號，改變開關控制電路工作狀態。我們將升壓電路電晶體（ M p2 、 M n2 ）、開關電路與遲滯比較器實現成晶片，如圖 3.1、3.2 虛線框的部份，其餘的電容、二極體與電阻等元件採用外掛的方式呈現。. 1.8 V non-overlapping clock. external voltage components output booster feedback (diode, C IC and R) 圖 3.1 遲滯控制升壓電源轉換電路方塊圖. 9. Cout. RL.

(21) VDD. VDD. switch1 nonoverlapping clock. Mp2. D1 D2. Vout. cpo Cs switch2. NCD. Rfb1. Mn2. Cout. RL. Rfb2 Vfb. swen. hysteresis comparator. 圖 3.2 遲滯控制升壓電源轉換電路架構圖遲滯控制升壓電源轉換電路的控制訊號是 2 個不重疊時脈（ clk1 、 clk 2 ），2 個訊號分別以方波的型態在 0 V 與 1.8 V 之間來回切換，如圖 3.3 所示。偏壓的部份我們選擇 1.8 V 的電壓做為電路的供應電源 VDD 。為了避免電路在訊號同時切換狀態的情形下產生雜訊或突波，我們給予輸入控制訊號 clk1 與 clk 2 大約 100 ns 的時間差，而 2 個訊號間的時間差長短與訊號寬度的比例並無特殊限制。遲滯控制升壓電源轉換電路的目的是將供應電源 VDD = 1.8 V 的電壓轉換為輸出訊號 Vout ≈ 2.5 V 的電壓輸出，由於升壓電路與負載電路會構成充放電路徑，使得轉換後的電壓會有輸出漣波產生，也就是輸出訊號 Vout 會有最大值與最小值產生，在本文的設定中，由 swen 訊號控制電源轉換電路的狀態，當輸出訊號 Vout 經由升壓電路充電上升到最大值時，遲滯比較器會改變 swen 訊號，控制開關電路操作 clk1 clk2. 400 ns. 100 ns. 圖 3.3 不重疊時脈控制訊號 10.

(22) 升壓電路關閉，輸出訊號 Vout 因為負載電容 Cout 放電而逐漸下降，當輸出訊號 Vout 下降到最小值時，遲滯比較器再次改變 swen 訊號，控制開關電路操作升壓電路開啟，輸出訊號 Vout 因為負載電容 Cout 充電而逐漸上升，經過不斷的充放電循環完成電源轉換的目的。以上簡單描述遲滯控制升壓電源轉換電路的工作型態，在以下的章節裡將詳細介紹各子電路的工作情形。. 3.2. 開關電路遲滯控制升壓電源轉換電路是由開關電路接收訊號，控制下一級的升壓電路. 工作狀態。開關電路的部份如圖 3.4 虛線框所示，我們選擇 2 個傳輸閘（transmission gate）TG 1 和 TG 2 作為開關電路的開關，加上電晶體 M p1、M n1 與反相器 inv1、inv2 組成開關電路。而傳輸閘電路則是圖 3.5 所示，由 1 個 NMOS 與 1 個 PMOS 電晶體加上反相器構成，當訊號 swen = 0 時， clk 訊號不能通過，而當 swen = VDD 時，則 clk 訊號可以通過。. VDD Mp1. TG1. Mp2. clk1 swen. cpo. inv1 inv2. clk2 TG2. hysteresis comparator 圖 3.4 開關電路. 11. Mn2 Mn1. Vfb.

(23) MTGp. clk. MTGn. inv. swen 圖 3.5 傳輸閘電路圖開關電路的運作是由回授訊號 swen 控制，根據 swen 訊號的狀態，電路會分成兩種工作模式： 1.. swen = 0 時，如圖 3.6 所示，此時輸入控制訊號 clk1、 clk 2 因為 TG 1 、 TG 2 關. 閉而無法通過。另外，我們加了電晶體 M p1 、 M n1 作為開關，目的是確保下一級電路的升壓電路電晶體 M p2 、 M n2 在 TG 1 、 TG 2 關閉後停止工作。 2.. swen = VDD 時，如圖 3.7 所示，此時 TG 1、TG 2 正常工作，讓輸入控制訊號 clk1、 clk 2 順利通過，而電晶體 M p1 、 M n1 會因為控制訊號 swen 而關閉，將下一級. 的升壓電路電晶體 M p2 交由輸入訊號 clk1 控制，而輸入訊號 clk 2 在經由反相器 inv2 轉換成 clk 2 後，控制升壓電路電晶體 M n2 。. VDD Mp1. TG1. Mp2. clk1 swen. inv2. clk2 TG2. swen. cpo. inv1. hysteresis comparator. Mn2 Mn1. Vfb. 圖 3.6 開關電路 swen = 0 狀態 12.

(24) VDD Mp1. TG1. Mp2. clk1 swen. cpo. inv1 inv2. clk2 TG2. swen. Mn2 Mn1. hysteresis comparator. Vfb. 圖 3.7 開關電路 swen = VDD 狀態. 3.3. 升壓電路升壓電路在遲滯控制升壓電源轉換電路中扮演著升壓的角色，將供應電源 VDD. 提昇至目標電壓後輸出。本論文使用 2 個電晶體（ M p2 、 M n2 ）、電容 C S 與 2 個二極體（ D1 、 D 2 ）組成升壓電路，如圖 3.8 所示。由於晶片面積的考量，將升壓電路拆成兩部份實現，一部分由升壓電路電晶體 M p2 、 M n2 組成，其餘的電容 C S 與二極體（ D1 、 D 2 ）則以外掛的方式實現。. VDD. VDD clk1. Mp2. D1 Vout. cpo NCD D2. Cs clk2. Cout. Mn2. 圖 3.8 升壓電路 13.

(25) 在前一個小節內提到，升壓電路電晶體在 swen = 0 的狀態時是停止工作的，只有在 swen = VDD 時才會正常工作，而電晶體 M p2 、 M n2 則由訊號 clk1、 clk 2 控制工作模式。訊號 clk1 、 clk 2 如圖 3.9 所示，兩訊號會一同輸入 0 或 VDD 進入升壓電路電晶體的 gate 端。同前文所描述，為避免電路在訊號同時切換狀態的情形下產生雜訊或突波，輸入訊號 clk 2 在經由反相器 inv2 轉換成 clk 2 後也會與輸入訊號 clk1 產生大約 100 ns 的時間差。. swen = VDD 的狀態下，升壓電路會有兩種工作模式，第一種模式是設定階段，如圖 3.10 所示，兩個 clk 訊號輸入 VDD 進入升壓電路電晶體，PMOS 電晶體 M p2 關閉，而 NMOS 電晶體 M n2 導通，於是端點 cpo 的電壓為 0 V ，供應電源 VDD 經由導通的二極體 D1 將端點 N CD 提升至約 1.2 ~ 1.3 V ，並對升壓電容 C S 充電，到達穩態時，升壓電容 C S 會有 VCs = 1.2 ~ 1.3 V 的電位差。. clk1 clk 2. 100 ns. 400 ns. 圖 3.9 訊號 clk1 、 clk 2. VDD clk1. VDD. Mp2. D1. VCs. Vout. cpo Cs clk 2. VDD = 1.8 V clk = VDD cpo = 0 V NCD = 1.2~1.3 V. NCD D2 Cout. Mn2. 圖 3.10 升壓電路設定階段 14.

(26) 第二種模式是升壓階段，如圖 3.11 所示，2 個 clk 訊號輸入 0 進入升壓電路電晶體，PMOS 電晶體 M p2 導通，而 NMOS 電晶體 M n2 關閉，於是端點 cpo 的電壓由前一個狀態的 0 V 切換為 VDD ，由於電容兩端的電壓會連續，所以端點 N CD 的電壓會由前一個狀態的 1.2 ~ 1.3 V 再加上 VDD 變成約 3 ~ 3.1 V 的電壓，扣除二極體 D 2 的導通電壓，輸出端點 Vout 會是 2.4 ~ 2.6 V 的電壓值，並對負載電容 C out 充電。圖 3.10、圖 3.11 上的電壓值為方便說明用，並非實際電壓值。上述升壓電路的工作模式中並沒有考慮回授電阻與輸出負載電阻，使得電路的運作情形看似經由一次設定階段與一次升壓階段之後，輸出端點 Vout 的電壓便會提昇至目標值，而實際上並非如此。考慮回授電阻與輸出負載電阻如圖 3.12 所示，在升壓電路處於升壓階段的時候，升壓電容 C S 會與回授電阻（ R fb1 、 R fb 2 ），負載電阻 RL、電容 Cout 串聯形成一充放電路徑，於是輸出端點 Vout 的電壓會隨著電容 Cout 上所累積的電荷產生電位差而逐漸上升。我們假設當升壓電容 C S 處於設定階段狀態時所累積的電荷在升壓電路切換到升壓階段時產生一電流 I Cs (t ) ，根據克希荷夫電流定律（KCL）： I Cs (t ) = I Cout1 (t ) + I Rf 1 (t ) + I RL1 (t ). (3.1). 將等號右邊的電流以 Vout (t ) 表示： I Cs (t ) = Cout ⋅. dVout (t ) Vout (t ) V (t ) + + out dt R fb1 + R fb 2 RL. VDD clk1. VDD. Mp2. D1. VDD = 1.8 V clk = 0 cpo = 1.8 V NCD = 3~3.1 V. VCs Vout. cpo Cs. NCD D2 Cout. clk 2. Mn2. 圖 3.11 升壓電路升壓階段 15. (3.2).

(27) 整理方程式(3.2)： dV (t ) 1 1 ⋅ I Cs (t ) = out + Cout dt Cout. 以常數 Z1 表示方程式(3.3)中的.  R fb1 + R fb 2 + RL  ⋅  ⋅ Vout (t )  (R fb1 + R fb 2 )RL . R fb1 + R fb 2 + RL. (R. + R fb 2 )RL. fb1. (3.3). 並整理：. dV (t ) Z 1 ⋅ I Cs (t ) = out + 1 ⋅ Vout (t ) Cout dt Cout. (3.4). dVout (t ) Z1 1 + ⋅ Vout (t ) = ⋅ I Cs (t ) dt Cout C out. (3.5). 觀察到方程式(3.5)為一階線性微分方程，代入積分因子 f1 (t ) 求解： Z. f1 (t ) = e. ∫ Cout1 dt. =e. Z1 t Cout. (3.6). 將方程式(3.5)等號兩端同時乘上積分因子 f1 (t ) ： Z1. Z1. Z1. t t C out dVout (t ) Cout t Z1 1 ⋅e + ⋅ e Cout ⋅ Vout (t ) = ⋅ I Cs (t ) ⋅ e e dt Cout Cout. (3.7). 此時方程式(3.7)等號左邊為可積分項： Z1 t   Z1 t 1 Dt e Cout ⋅ Vout (t ) = e Cout ⋅ ⋅ I Cs (t ) C out  . (3.8). 將方程式(3.8)兩端對時間 t 積分： e. Z1 t Cout. ⋅ Vout = ∫ e. Z1 t Cout. ⋅. 1 ⋅ I Cs (t )dt Cout. (3.9). 整理方程式(3.9)得到輸出端點 Vout 的電壓值： −. Vout. Z1 t Cout. e = Cout. ∫e. Z1 t Cout. ⋅ I Cs (t )dt. (3.10). 其中，方程式(3.10)內的常數 Z1 ： Z1 =. R fb1 + R fb 2 + RL. (R. fb1. + R fb 2 )RL. (3.11). 以上的推導，我們以升壓電容 C S 累積的電荷所產生的電流 I Cs (t ) 表示輸出端點 Vout 的電壓，由於電流的路徑上有 RC 充放電迴路，導致輸出端點 Vout 不會如圖 3.10 與 16.

(28) 圖 3.11 般經由一次設定階段與一次升壓階段便到達設定電壓，而是在 swen = VDD 的狀態下反覆進行兩種工作模式直到輸出端點 Vout 電壓提昇到我們所設定範圍。. VDD. VDD clk1. Mp2. D1 ICs(t). Vout. cpo Cs. NCD D2 ICout1(t). Mn2. clk 2. IRf1(t). Rfb1. Cout. IRL1(t) Rfb2. RL. 圖 3.12 考慮回授電阻與負載電阻的升壓電路在 swen = 0 的狀態下，升壓電路會因為開關電路控制而關閉，如圖 3.13 所示，此時輸出負載電容 Cout 開始放電，輸出端點 Vout 電壓開始下降，根據克希荷夫電流定律： I Cout 2 (t ) + I Rf 2 (t ) + I RL 2 (t ) = 0. (3.12). 將等號左邊的電流以 Vout (t ) 表示：. dVout (t ) Vout (t ) V (t ) + + out = 0 dt R fb1 + R fb 2 RL. (3.13). dVout (t ) R fb1 + R fb 2 + RL + (R fb1 + R fb 2 )RL ⋅ Vout (t ) = 0 dt. (3.14). Cout ⋅ Cout ⋅. 以常數 Z 2 表示方程式(3.14)中的 C out ⋅. R fb1 + R fb 2 + RL. (R. fb1. + R fb 2 )RL. 並整理：. dVout (t ) + Z 2 ⋅ Vout (t ) = 0 dt. dVout (t ) Z 2 + ⋅ Vout (t ) = 0 dt Cout. 將方程式(3.16)移項： 17. (3.15) (3.16).

(29) dVout (t ) Z = − 2 ⋅ Vout (t ) dt Cout. (3.17). dVout (t ) Z = − 2 dt Vout (t ) C out. (3.18). 將方程式(3.17)整理成：. 對方程式(3.18)等號兩端做積分： ln Vout (t ) = −. Z2 ⋅ t + ln A Cout. (3.19). 整理方程式(3.19)： ln. Vout (t ) Z = − 2 ⋅t A Cout. (3.20). 對方程式(3.20)兩端取指數 e 並整理： Vout (t ) = Ae 其中，A 為任意常數， Z 2 =. R fb1 + R fb 2 + RL. (R. fb1. VDD clk1. + R fb 2 )RL. −. Z2 t Cout. ⋅. (3.21). 。. VDD. Mp2. D1 Vout. cpo Cs clk 2. Mn2. NCD D2 ICout2(t). IRf2(t). Rfb1. Cout. IRL2(t). RL. Rfb2. 圖 3.13 swen = 0 升壓電路關閉以上的推導我們針對升壓電路在 swen = 0 時做分析，輸出電容 Cout 與回授電阻 R fb1 、 R fb 2 ，負載電阻 RL 形成一放電路徑，讓輸出端點 Vout 的電壓值呈指數函數下. 降而不會劇烈變化，避免電源轉換電路在切換 swen = 0 與 swen = VDD 兩種狀態時，輸出端點 Vout 的電壓值變化過快而產生突波雜訊影響電路工作。 18.

(30) 遲滯比較器. 3.4. 圖 3.14 是遲滯比較器與回授電阻簡構圖。本論文的實驗目的是將供應電源 VDD = 1.8 V 的電壓值經由轉換電路轉換為輸出 Vout = 2.5 V 左右，而在電壓轉換的過程中，輸出電壓會有最大值與最小值並產生輸出漣波，在本論文的設定中，輸出電壓最大值 Vout (max ) 約為 2.53 V ，最小值 Vout (min ) 約為 2.47 V 。而輸出訊號會在 2 回授電阻 R fb1 、 R fb 2 之間的端點 V fb 產生最大值約為 0.81 V ，最小值約為 0.79 V 的電壓值。我們選擇 PMOS 差動放大器作為遲滯比較器的主體，如圖 3.15 所示，並串聯 4 個反相器增加比較器的 gain，為了能順利傳輸 swen 控制訊號與推動下一級電路，我們將 4 個反相器以遞增的方式，分別並聯 2 個、4 個、8 個數目的 NMOS 與 PMOS 電晶體組成的反相器，如圖 3.16 所示，M 為電晶體並聯的數目。遲滯比較器會輸出 2 種 swen 控制訊號： 1.. 當 PMOS 差動放大器的負端 (Vin − ) 電壓較正端 (Vin + ) 大時，電晶體 M pcpa1 導通較多，電晶體 M ncpa1 、 M ncpa2 順利工作，如圖 3.17 所示，端點 out 的訊號為 0，傳送過 4 個反相器後再經由遲滯比較器輸出 swen = 0 操作下一級的開關電路。. 2.. 當 PMOS 差動放大器的負端 (Vin − ) 電壓較正端 (Vin + ) 小時，電晶體 M pcpa2 導通較多，使電晶體 M pcpa1 、 M ncpa1 、 M ncpa2 導通較少，如圖 3.18 所示，端點 out 的訊號為 VDD ，傳送過 4 個反相器後再經由遲滯比較器輸出 swen = VDD 操作下一級的開關電路。. Vout Rfb1 Vfb. hysteresis comparator. swen. Rfb2. 圖 3.14 遲滯比較器與回授電阻簡構圖. 19.

(31) Vin+. out. VinVDD Mpcpa1 Mpcpa2. Vin+. Vinswen. out inv Mncpa1. Mncpa2. 圖 3.15 PMOS 差動放大器. M=1 M=2 M=4 M=8 inv 圖 3.16 並聯不同數目串接的 4 個反相器. VDD Mpcpa1 Mpcpa2. Vin+. Vinswen. 0 inv Mncpa1. Mncpa2. 圖 3.17 負端 (Vin − ) 電壓大於正端 (Vin + ) 20.

(32) VDD Vin+. Mpcpa1 Mpcpa2. Vin-. VDD. swen inv. Mncpa1. Mncpa2. 圖 3.18 負端 (Vin − ) 電壓小於正端 (Vin + ) 遲滯比較器電路如圖 3.19 所示，由三個分壓電阻 R1、 R2 與 R3 串聯產生欲比較的電壓值 0.81 V 與 0.79 V ，分別經由電晶體 M n4 、 M n3 傳送進入 PMOS 差動放大器正端。. swen = VDD 時，如圖 3.20 所示，電晶體 M n3 關閉，電晶體 M n4 導通，選擇電壓值 0.81 V 進入 PMOS 差動放大器正端，此時 swen 訊號控制開關電路操作升壓電路開啟，升壓電路開始對負載電容 C out 充電，輸出電壓 Vout 逐漸上升，當 Vout 電壓值大於 2.53 V ，回授端點 V fb 電壓值大於 0.81 V 時，與 PMOS 差動放大器正端的電壓值 0.81 V 比較後，由於比較器的負端電壓較大，比較器輸出 swen = 0 ，如圖 3.21 所示，電晶體 M n3 導通，電晶體 M n4 關閉，選擇電壓值 0.79 V 進入 PMOS 差動放大器正端，此時 swen 訊號控制開關電路操作升壓電路關閉，負載電容 C out 開始放電，輸出電壓 Vout 逐漸下降，當 Vout 電壓值小於 2.47 V ，回授端點 V fb 電壓值小於 0.79 V 時，與 PMOS 差動放大器正端的電壓值 0.79 V 比較後，由於比較器的負端. 電壓較小，比較器便輸出 swen = VDD ，控制開關電路操作升壓電路工作，負載電容 C out 充電，輸出電壓 Vout 上升，如此週而復始完成升壓電源轉換的目的。圖 3.22 為. 遲滯比較器的特性曲線圖。. 21.

(33) VDD. Vfb. R1 0.81 V R2 0.79 V R3. Mn4 swen. Mn3. inv. 圖 3.19 遲滯比較器. VDD. Vfb. R1 0.81 V R2 0.79 V R3. Mn4 swen. Mn3. inv 圖 3.20 遲滯比較器 swen = VDD 狀態. VDD. Vfb. R1 0.81 V R2 0.79 V R3. Mn4 swen. Mn3. inv 圖 3.21 遲滯比較器 swen = 0 狀態 22.

(34) swen (V). 1.8 1.6 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0.0 0.79. 0.80 Vfb (V). 0.81. 圖 3.22 遲滯比較器特性曲線圖. 3.5. 遲滯控制升壓電源轉換電路圖 3.23 為遲滯控制升壓電源轉換電路簡圖，這個電路的功能是將供應電源. VDD = 1.8 V 的電壓值轉換為約 2.5 V 的電壓值輸出，並減少輸出漣波。在電路初始狀態時，swen = VDD 控制開關電路工作，開啟升壓電路，開始對負載電容 C out 充電，輸出電壓 Vout 逐漸上升，當 Vout 電壓值大於 2.53 V ，經由回授電阻 R fb1 、 R fb 2 分壓的端點 V fb 電壓值大於 0.81 V 時，遲滯比較器便輸出 swen = 0 ，控制開關電路關閉升壓電路，於是負載電容 C out 開始放電，輸出電壓 Vout 逐漸下降，當 Vout 電壓值小於 2.47 V ，端點 V fb 電壓值小於 0.79 V 時，遲滯比較器便輸出 swen = VDD 控制開關電路開啟升壓電路工作，如此週而復始便完成升壓電源轉換，輸出電壓 Vout 理論上會如圖 3.24 所示，線段 1 是輸出電壓 Vout 由初始狀態開始充電上升，端點 2 是輸出電壓充電上升至最大值 2.53 V ，端點 3 是輸出電壓放電下降至最低值 2.47 V 。. 23.

(35) VDD. VDD Mp1. TG1. Mp2. clk1 swen. inv1. TG2. D2. cpo Cs. inv2. clk2. D1 NCD. Vout Rfb1. Mn2. Cout. Mn1. RL. Rfb2 VDD Vfb R1 Mn4. node12 R2. Mn3. swen. node23 R3. inv. 圖 3.23 遲滯控制升壓電源轉換電路簡圖電源轉換電路講求轉換後輸出電壓的準確度，要達到此目的最主要的考量便是輸出漣波，也就是輸出電壓的誤差。在本論文中，我們使用遲滯比較器來降低輸出漣波，同使也能獲得較好的暫態響應。圖 3.25 為遲滯控制升壓電源轉換電路的工作流程圖，說明遲滯控制升壓電源轉換電路的工作流程與如何選擇充放電時機。. 圖 3.24 輸出電壓 Vout 理論值 24.

(36) 開始 swen=VDD Vout電壓下降. Vout電壓上升判斷Vout狀態. 判斷Vout狀態. No. No. Vout < 2.47 V. Vout > 2.53 V Yes. Yes. swen = VDD 切換為 swen = 0. swen = 0 切換為 swen = VDD. 控制開關電路關閉升壓電路. 控制開關電路開啟升壓電路. 圖 3.25 遲滯控制升壓電源轉換電路的工作流程圖. 25.

(37) 第四章實驗結果與討論遲滯控制升壓電源轉換電路元件參數. 4.1. 圖 4.1 為遲滯控制升壓電源轉換電路的完整架構圖，電路所使用的所有元件參數如表 4.1 所列。. VDD s-bar_1. VDD. TG1. Mp1. MTGp1. clk1 inv. Mp2. nodeP. MTGn1. D1 D2. cpo. swen inv1 inv clk2. NCD. Cs. MTGn2 nodeNN inv2 nodeN MTGp2 TG2 s-bar_3 Mn1. Vout Rfb1 Cout. Mn2. Vfb. s-bar_2. VDD. VDD Mpcpa2 Mpcpa1. R1. out swen. RL. Rfb2. Mn4. inv. nodeCPA Mncpa2. Mncpa1. node12 R2. Mn3. node23 R3. inv. s-bar. 圖 4.1 遲滯控制升壓電源轉換電路圖. 26.

(38) 表 4.1 遲滯控制升壓電源轉換電路各元件參數 M TGp1 、 M TGp2 、 M p1. l = 0.18 μm，w = 4 μm. M TGn1 、 M TGn2 、 M n1 、 M n3 、 M n4. l = 0.18 μm，w = 2 μm. M p2. l = 0.5 μm，w = 8 μm，M = 12. M n2 M pcpa1 、 M pcpa2. l = 0.5 μm，w = 4 μm，M = 12. M ncpa1 、 M ncpa2. l = 0.5 μm，w = 1 μm，M = 4. Cs. 4 μF. C out. 0.5 μF. R fb1. 21.25 kΩ. R fb 2. 10 kΩ. RL R1 R2 R3. 2～10 kΩ 9.912 kΩ 0.2006 kΩ 7.906 kΩ. 4.2. l = 0.5 μm，w = 4 μm，M = 4. 遲滯控制升壓電源轉換電路模擬結果本論文使用 TSMC T18 製程，配合 HSPICE 電路模擬軟體進行佈局前模擬，. 在環境變異參數設定為溫度 = 27 °C，驗證不同 corner 等 5 種結果，並附掛不同電阻值負載 RL 比較輸出電壓 Vout 的輸出漣波。而 corner 分別是 TT/SS/FF/SF/FS，T 是 Typical，S 是 Slow，F 是 Fast，所指的是電晶體的操作速度，代號的前者是 NMOS 電晶體，後者則是 PMOS，使用者可根據不同 corner 產生的模擬結果修改電路設計，根據 TSMC 的製程資料顯示，不同型態的 corner 大約會有 20%的差距。電路使用 HSPICE 進行模擬修改後，確認佈局前模擬的結果符合理論值後，便進行電路佈局，並使用 CALIBRE 軟體驗證電路佈局符合製程 DRC（Design Rules Check）以及 LVS（Layout Versus Schematic）2 項電路佈局驗證規範，確認無誤之後，執行 PEX（Parasitic Extraction）萃取電路佈局產生的寄生電阻電容加入電路 netlist 檔案中，並接上外掛二極體、電阻與電容等元件進行佈局後模擬。圖 4.2 所示為遲滯控制升壓電源轉換電路設計流程。. 27.

(39) 資料蒐集電路佈局模擬. 電路設計. 電路模擬符合設計規格. 符合設計規格. 修正設計. No Yes. No. 晶片下線製作. Yes 電路佈局設計. 晶片量測. 符合電路佈局軟體驗證. 修正設計. No. 撰寫報告. Yes. 結案. 圖 4.2 遲滯控制升壓電源轉換電路晶片設計流程本論文的遲滯控制升壓電源轉換電路主要的設計考量是減少輸出訊號 Vout 的輸出漣波，觀察不同負載電阻 RL 對於輸出漣波的影響。本文模擬了 RL = 2 kΩ 至. RL = 10 kΩ 的結果，由於輸出端點 Vout 的波形圖變化趨勢極為相似，我們僅呈現 RL = 2 kΩ 與 RL = 10 kΩ 輸出訊號 Vout 的波形圖，而不同負載電阻 RL 對應的輸出漣波則以另一種的波形圖呈現。. 28.

(40) 4.3. 佈局前模擬結果圖 4.3 至圖 4.7 為附掛負載 RL = 2 kΩ，圖 4.8 至圖 4.12 為附掛負載 RL = 10 kΩ，. 在不同 corner 型態下的佈局前模擬結果，由圖 4.3 至圖 4.12 的波形可以觀察到，在不同的電晶體操作速度下，輸出端點 Vout 的充放電情形。在相同時間範圍內的模擬結果中，由於 corner SS 的電晶體處於較慢的操作速度，使得輸出端點 Vout 的充放電的速度較慢，而 corner FF 的電晶體處於較快的操作速度，於是輸出端點 Vout 的充放電變化速度較快。至於端點 Vout 輸出波形的變化趨勢與理論值的波形相似，證明電路設計是正確的。表 4.2 與表 4.3 分別是附掛負載 RL = 2 kΩ 、 RL = 10 kΩ 的佈. Vout (V). 局前模擬數據表，列出不同 corner 的模擬結果數據。 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.3 附掛負載 RL = 2 kΩ 的 corner TT 佈局前模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.4 附掛負載 RL = 2 kΩ 的 corner SS 佈局前模擬結果 29. 1.50.

(41) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.5 附掛負載 RL = 2 kΩ 的 corner FF 佈局前模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.6 附掛負載 RL = 2 kΩ 的 corner SF 佈局前模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.7 附掛負載 RL = 2 kΩ 的 corner FS 佈局前模擬結果 30. 1.50.

(42) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.8 附掛負載 RL = 10 kΩ 的 corner TT 佈局前模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.9 附掛負載 RL = 10 kΩ 的 corner SS 佈局前模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.10 附掛負載 RL = 10 kΩ 的 corner FF 佈局前模擬結果 31. 1.50.

(43) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.11 附掛負載 RL = 10 kΩ 的 corner SF 佈局前模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. 圖 4.12 附掛負載 RL = 10 kΩ 的 corner FS 佈局前模擬結果表 4.2 附掛負載 RL = 2 kΩ 不同 corner 佈局前模擬數據. RL = 2 kΩ 輸出最大電壓 (V) 輸出最小電壓 (V) 輸出漣波 (mV) 平均電壓 (V) 平均電壓誤差 (％) 平均功率 (mW) 溫度 (°C). TT 2.5445 2.4843 60.20 2.5171 0.684 9.508 27. SS 2.5445 2.4617 60.95 2.5111 0.444 9.137 27. 32. FF 2.5461 2.4866 59.48 2.5191 0.764 10.06 27. SF 2.5516 2.492 59.54 2.5245 0.98 9.915 27. FS 2.5423 2.4808 61.53 2.5144 0.576 9.237 27.

(44) 表 4.3 附掛負載 RL = 10 kΩ 不同 corner 佈局前模擬數據 RL = 10 kΩ 輸出最大電壓 (V) 輸出最小電壓 (V) 輸出漣波 (mV) 平均電壓 (V) 平均電壓誤差 (％) 平均功率 (mW) 溫度 (°C). TT 2.5446 2.4843 60.26 2.5143 0.572 4.330 27. SS 2.5446 2.4844 60.11 2.5158 0.632 4.128 27. FF 2.5461 2.4867 59.38 2.5169 0.676 4.81 27. SF 2.5516 2.493 58.59 2.5224 0.896 4.752 27. FS 2.5424 2.4822 60.20 2.5135 0.54 4.237 27. 而圖 4.3 至圖 4.7 與圖 4.8 至圖 4.12 最大的不同在於波形數目，當附掛. RL = 10 kΩ 的負載電阻時，輸出電容 Cout 相較於附掛 RL = 2 kΩ 時有較大的電流，如圖 4.13、圖 4.14 所示，使得輸出電容 Cout 在初始狀態會有較快的充電速度與較多的充放電次數，故附掛 RL = 10 kΩ 會有較多的波形數。圖 4.15 至圖 4.19 為不同 corner 型態下，執行了負載 RL = 2 kΩ 至 RL = 10 kΩ ，不同負載對於輸出漣波的佈局前模擬。由圖 4.15 至圖 4.19 可以觀察到，在不同 corner 型態下的輸出漣波平均落在 60 mV 左右，表示遲滯控制升. ICout (mA). 壓電源轉換電路對於輸出負載與 corner 型態的改變較不敏感。. 8 6 4 2 0 -2 -4 -6 -8 -10 -12 0.00. 6.7mA. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.13 附掛負載 RL = 2 kΩ 的輸出電容 Cout 電流. 33. 1.5.

(45) 8. 7.3mA. 6. ICout (mA). 4 2 0 -2 -4 -6 -8 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.14 附掛負載 RL = 10 kΩ 的輸出電容 Cout 電流. 圖 4.15 corner TT 輸出漣波佈局前模擬結果 34. 1.5.

(46) 圖 4.16 corner SS 輸出漣波佈局前模擬結果. 圖 4.17 corner FF 輸出漣波佈局前模擬結果 35.

(47) 圖 4.18 corner SF 輸出漣波佈局前模擬結果. 圖 4.19 corner FS 輸出漣波佈局前模擬結果 36.

(48) 4.4. 佈局後模擬結果圖 4.20 至圖 4.24 為附掛負載 RL = 2 kΩ ，圖 4.25 至圖 4.29 為附掛負載. RL = 10 kΩ ，在不同 corner 型態下的佈局後模擬結果，由圖 4.20 至圖 4.29 的波形可以觀察到，在不同的電晶體操作速度下，輸出端點 Vout 充放電情形的變化趨勢與理論值的波形相似，也與佈局前模擬結果相符合，證明電路實現成晶片修改之後是正確的。表 4.4 與表 4.5 分別是附掛負載 RL = 2 kΩ 、 RL = 10 kΩ 的佈局後模擬數據表，觀察表中的資料並對照表 4.2、表 4.3 的佈局前模擬結果的數據發現，電路在實現成晶片之後，在不同型態的 corner 之下，電路相較於佈局前模擬結果有較. Vout (V). 小的輸出漣波。 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.20 附掛負載 RL = 2 kΩ 的 corner TT 佈局後模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.21 附掛負載 RL = 2 kΩ 的 corner SS 佈局後模擬結果 37. 1.50.

(49) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.22 附掛負載 RL = 2 kΩ 的 corner FF 佈局後模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.23 附掛負載 RL = 2 kΩ 的 corner SF 佈局後模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.24 附掛負載 RL = 2 kΩ 的 corner FS 佈局後模擬結果 38. 1.50.

(50) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.25 附掛負載 RL = 10 kΩ 的 corner TT 佈局後模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.26 附掛負載 RL = 10 kΩ 的 corner SS 佈局後模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.27 附掛負載 RL = 10 kΩ 的 corner FF 佈局後模擬結果 39. 1.50.

(51) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.28 附掛負載 RL = 10 kΩ 的 corner SF 佈局後模擬結果 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 0.00. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. 圖 4.29 附掛負載 RL = 10 kΩ 的 corner FS 佈局後模擬結果表 4.4 附掛負載 RL = 2 kΩ 不同 corner 佈局後模擬數據. RL = 2 kΩ 輸出最大電壓 (V) 輸出最小電壓 (V) 輸出漣波 (mV) 平均電壓 (V) 平均電壓誤差 (％) 平均功率 (mW) 溫度 (°C). TT 2.5489 2.4849 54.05 2.5138 0.552 9.076 27. SS 2.5386 2.4848 53.73 2.5168 0.672 8.711 27. 40. FF 2.5417 2.4893 52.39 2.5163 0.652 9.581 27. SF 2.5473 2.4958 51.43 2.5229 0.0916 9.322 27. FS 2.5364 2.4827 53.74 2.5123 0.0492 8.879 27.

(52) 表 4.5 附掛負載 RL = 10 kΩ 不同 corner 佈局後模擬數據 RL = 10 kΩ 輸出最大電壓 (V) 輸出最小電壓 (V) 輸出漣波 (mV) 平均電壓 (V) 平均電壓誤差 (％) 平均功率 (mW) 溫度 (°C). TT 2.5392 2.4862 53.01 2.5129 0.516 4.124 27. SS 2.5388 2.4854 53.41 2.5112 0.448 3.879 27. FF 2.5425 2.4898 53.13 2.5154 0.616 4.599 27. SF 2.5478 2.4957 52.15 2.5212 0.848 4.330 27. FS 2.5367 2.4831 54.48 2.5195 0.38 4.043 27. 圖 4.30 至圖 4.34 為不同 corner 型態下，執行了負載 RL = 2 kΩ 至 RL = 10 kΩ ，不同負載對於輸出漣波的佈局後模擬。由圖 4.30 至圖 4.34 可以觀察到，在不同 corner 型態下的輸出漣波平均落在 50 mV 至 55 mV，表示遲滯控制升壓電源轉換電路實現成晶片後的電路佈局對於輸出負載與 corner 型態的改變較不敏感。. 圖 4.30 corner TT 輸出漣波佈局後模擬結果. 41.

(53) 圖 4.31 corner SS 輸出漣波佈局後模擬結果. 圖 4.32 corner FF 輸出漣波佈局後模擬結果 42.

(54) 圖 4.33 corner SF 輸出漣波佈局後模擬結果. 圖 4.34 corner FS 輸出漣波佈局後模擬結果 43.

(55) 佈局前與佈局後模擬比較. 4.5. 圖 4.35 至圖 4.39 為附掛負載 RL = 2 kΩ 不同 corner 的佈局前後模擬比較，圖 4.40 至圖 4.44 為附掛負載 RL = 10 kΩ 不同 corner 的佈局前後模擬比較。而佈局前後的模擬結果會有圖上的差異，我們研判是電路的佈局方式所造成。為了日後量測方便，我們將電路中的重要節點接上 I/O PAD，而這些連接到 I/O PAD 的接線與. Vout (V). 接點造成的寄生電容影響了電路佈局後的特性，以致造成圖上的差異。. 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.35 RL = 2 kΩ corner TT 佈局前後模擬結果比較. 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.36 RL = 2 kΩ corner SS 佈局前後模擬結果比較. 44. 1.50.

(56) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.37 RL = 2 kΩ corner FF 佈局前後模擬結果比較 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.38 RL = 2 kΩ corner SF 佈局前後模擬結果比較 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.39 R L = 2 kΩ corner FS 佈局前後模擬結果比較. 45. 1.50.

(57) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.40 RL = 10 kΩ corner TT 佈局前後模擬結果比較 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.41 RL = 10 kΩ corner SS 佈局前後模擬結果比較 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 圖 4.42 RL = 10 kΩ corner FF 佈局前後模擬結果比較. 46. 1.50.

(58) Vout (V). 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. Vout (V). 圖 4.43 RL = 10 kΩ corner SF 佈局前後模擬結果比較 2.6 2.5 2.4 2.3 2.2 2.1 2.0 1.9 1.8 1.7 1.6 1.5 0.00. presim postsim. 0.25. 0.50. 0.75 t (ms). 1.00. 1.25. 1.50. 圖 4.44 RL = 10 kΩ corner FS 佈局前後模擬結果比較圖 4.45 至圖 4.49 為不同 corner 型態下，執行了負載 RL = 2 kΩ 至 RL = 10 kΩ ，不同負載對於輸出漣波的佈局前後模擬比較，可以觀察到佈局後的輸出漣波比佈局前的低，我們研判是因為電晶體實現成電路佈局後，電晶體的反應時間會比佈局前來的慢，電路的充放電反應較慢才造成佈局後的輸出漣波較低。. 47.

(59) 圖 4.45 corner TT 輸出漣波佈局前後模擬結果比較. 圖 4.46 corner SS 輸出漣波佈局前後模擬結果比較 48.

(60) 圖 4.47 corner FF 輸出漣波佈局前後模擬結果比較. 圖 4.48 corner SF 輸出漣波佈局前後模擬結果比較 49.

(61) 圖 4.49 corner FS 輸出漣波佈局前後模擬結果比較. 50.

(62) 4.6. 遲滯控制升壓電源轉換電路模擬結果比較表 4.6 為遲滯控制升壓電源轉換電路與參考文獻電路的比較表。表中的 peak. efficiency 為電源轉換電路的轉換效率。轉換效率（peak efficiency）是電源轉換電路輸出功率與供應電源所提供的功率兩者的百分比值：轉換效率 (%) =. Pout ⋅100 % PVDD. (4.1). 其中 Pout 為電源轉換電路的輸出功率，為轉換後的輸出電壓乘上輸出電流，而 PVDD 則是供應電源所提供的功率。圖 4.50 為輸出電流圖，電源轉換後的輸出電流大約為 4.8 mA ，輸出電壓為 2.5 V ，則輸出功率 Pout 為：. Pout = 2.5 V ⋅ 4.8 mA = 12 mW. (4.2). 而供應電源所提供的功率，由軟體模擬結果為圖 4.51 所示，遲滯控制升壓電源轉換電路的轉換效率：轉換效率 (%) =. Pout 12 mW ⋅100 % = ⋅100 % = 81.95 % PVDD 14.6414 mW. (4.3). 表 4.6 遲滯控制升壓電源轉換電路實驗結果比較表 Specification. [10]. [12]. [20]. [21]. [22]. This work. Technology (μm). N/A. 0.35. 0.18. N/A. 0.35. 0.18. Inductor based. Switched inductor. Switched capacitor with inductor. Switched capacitor. Topology. Switched Switched inductor inductor. Input voltage (V). 10~16. 1.6~3.3. 1.6~2. 2.4~3.4. 3.3. 1.8. Output range (V). 12. 0.9~3. 2.5~4.0. 0.4~4. 3.6~5.1. 2.5. 0.2. N/A. 100. N/A. 1. 1. 120. 100. 200. 275. 19.2. 54. 94. 96.5. 63. 62. 90.99. 81.95. Switching frequency (MHz) Max. output ripple (mV) Peak efficiency (%). 51.

(63) 6 4 ICout (mA). 2 0 -2 -4 -6 -8 1.08. 1.1. 1.12. 1.14. 1.16 t (ms). 1.18. 1.20. 1.22. 1.24. 圖 4.50 輸出電流圖. 圖 4.51 供應電源功率消耗轉換效率亦是評斷電源轉換電路的另一項數據，而本文著重於電源轉換後的輸出電壓 Vout 準確度，也就是減少輸出漣波，並未對轉換效率做優化的處理，在電路實現成晶片後僅能得到 81.95 %的轉換效率。在[10]這篇論文的架構中使用 KY 升降壓轉換器達成電源轉換，並未使用回授控制電路抑制輸出漣波，使得輸出漣波高達 120 mV ，而好處是負載能接收大部分的輸出電流，轉換效率可到達 94 % 。在[12] 這篇論文的架構中使用放大器作為回授感測電路操作升壓電路工作時機，利用數位的方式實現電路架構，將輸出漣波控制在 100 mV ，由於回授放大器的輸入是電晶體的閘極，流經的電流微乎其微，使得負載能接收大部分的輸出電流，轉換效率高達 96.5 % 。[20][21]這兩篇論文的架構是傳統的電感升壓轉換電路，電路本身就具有較大的輸出漣波，負載電流越大，則輸出漣波越大，由於電路中有三條回授電阻的路徑提供參考電壓讓控制電路作為比較用，使得負載分到的電流較小，導致電路無法提供良好的轉換效率。在 2015 最新的這篇論文[22]中提出的自我調適型斜率產生器搭配遲滯電壓比較技 52.

(64) 術，藉由偵測輸出電壓變化的趨勢選擇合適的比較電壓，能更準確的抑制輸出漣波，而回授的控制電路是使用放大器構成，負載能接收大部分的輸出電流，轉換效率可到達 90.99 % 。而本文使用遲滯比較器作為回授電路，利用電阻產生電壓供差動放大器作為比較用，在準確度方面相對於[22]這篇論文稍顯不足，最大的輸出漣波為 54 mV 左右。. 4.7. 遲滯控制升壓電源轉換電路晶片佈局在電路設計過程中，我們發現負載電容 C out = 0.5 μF 的佈局面積高達. 529 mm 2 ，遠大於加上 I/O PAD 的遲滯控制升壓電源轉換電路晶片，若是將其餘的. 二極體、電阻與電容加入電路佈局的話，晶片面積會過於龐大，為避免晶片面積超過 TSMC 教育性晶片可申請的範圍，於是我們決定將升壓電容 C S 、負載電容 Cout ，二極體 D1 、 D 2 ，回授電阻 R fb1 、 R fb 2 與負載電阻 RL 等元件利用外掛的方式呈現。圖 4.52 是遲滯控制升壓電源轉換電路晶片核心佈局圖，而晶片各子電路分佈區塊如圖 4.53 所示，電路進行佈局時盡量以正方形的方式排列，以利於在加入 I/O PAD 時，避免部份腳位接線過長的情形發生。圖 4.54 是加上 I/O PAD 的遲滯控制升壓電源轉換電路晶片佈局圖。晶片面積為 0.723 × 0.723 mm 2 。TSMC 提供不同接腳數目的打線圖供設計者選用，為了日後晶片量測需求，我們選用 SB24 的打線圖，並將晶片內部各節點拉出接上 I/O PAD，方便晶片量測偵錯，圖 4.55 為遲滯控制升壓電源轉換電路晶片的打線圖。圖 4.56 與圖 4.57 分別為電路佈局經過 DRC（Design Rules Check）以及 LVS（Layout Versus Schematic）的驗證結果，而 DRC 驗證上的錯誤皆符合製程規範的允許範圍，LVS 則是驗證電路佈局與電路 netlist 檔各腳位是否正確連接。. 53.

(65) 圖 4.52 遲滯控制升壓電源轉換電路晶片核心佈局圖. switch circuit and charge hysteresis pump comparator transistors. hysteresis comparator resistors. 圖 4.53 遲滯控制升壓電源轉換電路晶片佈局分佈圖 54.

(66) VDD. s-bar_2 s-bar_1 s-bar_3. Vfb. cpo. clk2. nodeP. swen. nodeN. clk1. nodeNN. node23 GND node12 nodeCPA. 圖 4.54 加上 I/O PAD 的遲滯控制升壓電源轉換電路晶片佈局圖. 20. 15. 24 1. 10. 5 圖 4.55 遲滯控制升壓電源轉換電路晶片打線圖 55.

(67) 圖 4.56 遲滯控制升壓電源轉換電路晶片佈局 DRC 驗證結果. 圖 4.57 遲滯控制升壓電源轉換電路晶片佈局 LVS 驗證結果 56.

(68) 4.8. 遲滯控制升壓電源轉換電路晶片量測結果圖 4.58 所示為本論文設計之電路透過國家系統晶片中心（National Chip. Implementation Center，CIC）由 TSMC 製作完成之晶片的顯微照相圖。我們使用 CIC 設置於臺南辦公室的電源管理晶片量測系統對本晶片進行量測。CIC 提供不同用途的儀器予使用者選擇適合的儀器進行晶片量測，如圖 4.59 所示。圖 4.60 為遲滯控制升壓電源轉換電路量測環境示意圖，我們使用直流電源供應器（Agilent E3631A）供應 1.8 V 的電壓輸入 VDD 腳位，訊號產生器（Agilent 33522A）產生週期性的不重疊時脈訊號輸入 clk1 與 clk 2 腳位，搭配示波器（Agilent DSO9064A）觀察輸出端點 Vout 的波形變化，並測量輸出漣波與電源轉換效率，完成遲滯控制升壓電源轉換電路的晶片量測。. 圖 4.58 晶片顯微照相圖. 57.

(69) 圖 4.59 量測儀器. DC Power Supply (Agilent E3631A). Signal Generator (Agilent 33522A). Spectrum Analyzer (Agilent DSO9064A). VDD. clk1 clk2. voltage booster IC and external component diode, C and R. Vout. 圖 4.60 遲滯控制電源轉換電路量測環境示意圖 58.

(70) 圖 4.61 為晶片的初步量測結果，黃色波形為端點 Vout 的電壓，綠色波形為端點 cpo 的電壓。由圖上的波形顯示，我們發現端點 cpo 的電壓並不如預期的在 0 V 與 1.8 V 之間來回震盪，僅有約 0.5 V 的峰值電壓。. 我們將輸入訊號的時脈由原本的 1 MHz 調整為 0.5 MHz，並增加 2 個輸入訊號的脈波寬度，由原本的 400 ns 調整為 900 ns，增加升壓電路電晶體的導通時間。外掛元件的部份，我們縮小升壓電容 C S 與負載電容 C out 的電容值，分別選用 1 nF 與 10 nF。更改上述條件後再次進行量測，得到圖 4.62 的波形圖，我們發現端點 cpo 的電壓變化有增大的趨勢，而端點 Vout 端點的波形有向理論值變化的趨勢。. 圖 4.61 晶片初步量測結果. 59.

(71) 圖 4.62 更改量測條件後的量測結果. 60.

(72) 第五章結論與未來研究方向結論. 5.1. 本論文中，我們實現了遲滯控制升壓電源轉換電路，並著重於遲滯比較器的設計，用以降低電源轉換電路的輸出漣波，觀察不同負載 R L 對輸出電壓 Vout 的影響。我們使用 TSMC T18 (T18, TSMC 0.18 UM CMOS Mixed Signal RF General Purpose MiM Al 1P6M 1.8 V&3.3 V) 製程，配合 HSPICE 軟體執行佈局前與佈局後模擬，經由反覆的驗證和修改電路，完成遲滯控制升壓電源轉換電路晶片設計，而實現後的晶片面積為 0.723 × 0.723 mm 2 。佈局後模擬結果顯示，附掛不同負載並使用遲滯比較器的升壓電源轉換電路能成功將 1.8 V 的供應電源轉換至約 2.5 V 的電壓輸出，並且抑制輸出漣波在 50 mV 至 55 mV ，而電源轉換效率為 81.95 %，電路的功率消耗為 14.4614 mW 。. 未來研究方向. 5.2. 我們認為遲滯比較器能有效降低輸出漣波，來達到供應電源經轉換後輸出電壓的準確性，在未來希望能設計出更準確的遲滯比較器，並使用較先進的製程加快電晶體反應時間，亦能減少實現後的晶片面積。外掛元件中使用到的二極體，相對於主動元件來說電阻較高，導致電源轉換效率不高，未來希望能找到合適的主動元件應用。外掛電容的使用，希望能縮小電容值同時實現成晶片，以減少外接電路線路過長的問題。至於輸入訊號的部份可使用現有的電路產生不重疊的時脈訊號。. 61.