Study of Thin-Film Field-Effect Transistors Based on Sr-Doped Lanthanum Titanate Heterostructure
黃俊瑋、宋皇輝
E-mail: [email protected]
ABSTRACT
The oxide thin-film field-effect transistors were fabricated from epitaxial heterostructures grown on the LaAlO3(100) substrates by the off-axis rf magnetron co-sputtering system. In these devices, a strontium-doped LaTO3 (SrxLa1-xTiO3, SLTO x = 0.32~0.05) thin film was firstly deposited as the p-type semiconducting channel, and then followed by the growth of a insulating SrTiO3 layer as the gate insulator. The temperature dependence of resistivity and I-V properties were studied. Under negative gate bias, the I-V characteristics indicate the accumulation effect in the channel. From the channel resistance (Vds/Id) data, we found the
metal-insulator transition in the channel induced by the gate voltage. The on-off ratio of Id is about 4 for Vg of 0 and -300 mV at Vds of 0.4 V. The typical transconductance of the transistor is 5.5 μS at Vds = 1 V and room temperature.
Keywords : SrxLa1-xTiO3 ; field-effect transistors
Table of Contents
封面內頁 簽名頁 授權書．．．．．．．．．．．．．．．．．．．．．．．．．iii 中文摘要．．．．．．．．．．．．
．．．．．．．．．．．．iv ABSTRACT．．．．．．．．．．．．．．．．．．．．．．．v 誌謝．．．．．．．．．
．．．．．．．．．．．．．．．．．vi 目錄．．．．．．．．．．．．．．．．．．．．．．．．．．vii 圖目錄．．．
．．．．．．．．．．．．．．．．．．．．．．ix 表目錄．．．．．．．．．．．．．．．．．．．．．．．．．xii 第 一章 緒論 1.1研究背景．．．．．．．．．．．．．．．．．．．1 1.2文獻回顧．．．．．．．．．．．．．．．．．
．．2 1.3論文架構．．．．．．．．．．．．．．．．．．．6 第二章 元件構造與相關原理 2.1 場效電晶體(FET)．．．
．．．．．．．．．．．．7 2.1.1場效電晶體介紹．．．．．．．．．．．．．7 2.1.2 MOSFET基本結構與類型．．．．
．．．．．8 2.1.3 MOSFET工作原理．．．．．．．．．．．．9 2.1.4 Id-Vds特性．．．．．．．．．．．．．．．10 2.2 莫特(Mott)絕緣體．．．．．．．．．．．．．．12 2.3 莫特轉變(Mott Transition)場效電晶體．．．．．．12 第三章 樣品製備與量測 3.1樣品製備．．．．．．．．．．．．．．．．．13 3.1.1薄膜濺鍍系統．．．．．．．．．．．．．
．13 3.1.2實驗流程．．．．．．．．．．．．．．．．15 3.1.3實驗流程敘述．．．．．．．．．．．．．．16 3.2薄膜晶 相與成分量測．．．．．．．．．．．．20 3.2.1 X-ray繞射分析儀．．．．．．．．．．．．20 3.2.2微區成份分析 儀(EDS) ．．．．．．．．．．21 3.3電性量測．．．．．．．．．．．．．．．．．．23 3.3.1電阻對溫度量測．．．．
．．．．．．．．．23 3.3.2元件I-V量測．．．．．．．．．．．．．．24 第四章 結果與討論 4.1薄膜樣品之成長參數 與結構、成分分析．．．．．26 4.1.1第一層膜SrxLa1-xTiO3．．．．．．．．．．26 4.1.2第二層膜 STO．．．．．．．
．．．．．．35 4.2樣品之薄膜傳輸特性．．．．．．．．．．．．．37 4.3樣品之元件I-V特性．．．．．．．．．．．
．．40 第五章 結論．．．．．．．．．．．．．．．．．．．．．．50 參考文獻．．．．．．．．．．．．．．．．
．．．．．．．．51 圖目錄 圖1.1 鈦酸鑭(LaTiO3)晶格結構圖．．．．．．．．．．．．1 圖1.2 Al2O3/KTaO3的Id-Vds 特性．．．．．．．．．．．．3 圖1.3 YPBCO/STO/Nb-STO的Id-Vds特性．．．．．．．．4 圖1.4 STO/LSTO/LAO 的Id-Vds特性．．．．．．．．．．4 圖1.5 摻雜量與載子濃度、載子遷移率關係圖．．．．．．5 圖1.6 Thermopower對溫 度作圖．．．．．．．．．．．．5 圖2.1 n和p-通道FET 的結構比較圖．．．．．．．．．．7 圖2.2 增強型N-MOSFET的 物理結構剖面圖．．．．．．．8 圖2.3 增強型n-MOSFET的Id-Vd曲線圖．．．．．．．．10 圖3.1 濺鍍實驗裝置圖與實 際機台．．．．．．．．．．14 圖3.2 實驗流程圖．．．．．．．．．．．．．．．．．．15 圖3.3 LTO (100)晶格旋 轉45o後與Si(100)的晶格．．．．．18 圖3.4 微影製程示意圖．．．．．．．．．．．．．．．．18 圖3.5 薄膜微影製程後 示意圖．．．．．．．．．．．．．19 圖3.6 高真空Ar離子蝕刻系統．．．．．．．．．．．．．19 圖3.7 圖(a)為本實驗 所用之XRD系統。圖(b)為內部裝置圖．．．．．．．．．．．．．．．．．．．．．．20 圖3.8 (a)掃描式電子顯微 鏡(SEM) (b)成分分析儀(EDS)．．．．．．．．．．．．．．．．．．．．．22 圖3.9 樣品四點量測示意圖．．．．．．．
．．．．．．．23 圖3.10 電阻對溫度量測系統．．．．．．．．．．．．．．24 圖3.11 半導體參數分析儀．．．．．．
．．．．．．．．．25 圖3.12 樣品做I-V量測示意圖．．．．．．．．．．．．．25 圖4.1 不同成長壓力下Sr1-xLaxTiO3 / Si薄膜XRD圖．．．28 圖4.2 不同成長溫度下SrxLa1-xTiO3 / Si薄膜XRD圖．．．29 圖4.3 不同成長溫度下SrxLa1-xTiO3 / STO薄膜XRD圖．．30 圖4.4 在氬氣壓力25 mtorr溫度440 ℃SLTO / LAO薄膜XRD圖．．．．．．．．．．．．．．．
．．．．．．．31 圖4.5 RF功率調控SrxLa1-xTiO3其摻雜Sr和對應La比例圖．．．．．．．．．．．．．．．．．．．．
．．33 圖4.6 SrxLa1-xTiO3 / Si典型元素分析圖．．．．．．．．．34 圖4.7 成長溫度440 ℃下SrTiO3 / Si薄膜XRD圖．
．．．36 圖4.8 樣品實際拍攝圖．．．．．．．．．．．．．．．．37 圖4.9 Sr0.724La0.276TiO3 / LAO薄膜其電阻對溫 度作圖．．．38 圖4.10 Sr0.326La0.674TiO3 / LAO薄膜其電阻對溫度作圖．．．38 圖4.11 Sr0.283La0.717TiO3 / LAO薄膜 其電阻對溫度作圖．．．39 圖4.12 Sr0.051La0.949TiO3 / LAO薄膜其電阻對溫度作圖．．．39 圖4.13 Vg=0V~-1V時 摻雜 量x=0.32之Id對Vds．．．．．．42 圖4.14 扣掉漏電流後Vg=0V~-1V時 摻雜量x=0.32之Id對Vds．．．．．．．．．．．
．．．．．．．．．．．42 圖4.15 Vg=0V~1V時 摻雜量x=0.32之Id對Vds．．．．．．43 圖4.16 扣掉漏電流後Vg=0V~1V 時 摻雜量x=0.32之Id對Vds．．．．．．．．．．．．．．．．．．．．．．43 圖4.17 Vg=0V~-1V時 摻雜量x=0.05之Id 對Vds．．．．．．44 圖4.18 扣掉漏電流後Vg=0V~-1V時 摻雜量x=0.05之Id對Vds．．．．．．．．．．．．．．．．．
．．．．．44 圖4.19 Vg=0V~1V時 摻雜量x=0.05之Id對Vds．．．．．．45 圖4.20 扣掉漏電流後Vg=0V~1V時 摻雜 量x=0.05之Id對Vds．．．．．．．．．．．．．．．．．．．．．．45 圖4.21 Vds加到30 V 摻雜量x = 0.05之Id對Vds．．
．．．46 圖4.22 Vds=0.2V~1.0V時 摻雜量x=0.32之Id對Vg．．．．46 圖4.23 Vds=0.2V~1.5V時 摻雜量x=0.05之Id對Vg．
．．．47 圖4.24 Vds=0.2V~1.0V時 摻雜量x=0.32之Vds/Id對Vg．．．．．．．．．．．．．．．．．．．．．．47 圖4.25 Vds=0.2V~1.5V時 摻雜量x=0.051之Vds/Id對Vg．．．．．．．．．．．．．．．．．．．．．．48 圖4.26 為 在Vg=-100mv~-500mv △Id/ Id對不同摻雜量之關係圖．．．．．．．．．．．．．．．．．．．．．．48 圖4.27 為gm 對Vds之關係圖．．．．．．．．．．．．．．49 圖4.28 Pan等人元件中，Vds = 4 V在不同溫度下對應到gm．49 表目錄 表2.1 MOSFET各類型整理表．．．．．．．．．．．．9 表4.1 射頻產生器輸出功率與Sr摻雜量之關係．．．．．．33 表4.2 SLTO和STO之鍍膜最佳參數整理．．．．．．．．35 表4.3 各Vds下對應之gm．．．．．．．．．．．．．．．49 REFERENCES
[1]李志晃,”摻鑭SrTiO3之傳輸特性研究”,大葉大學碩士論文,2006 [2] Ueno, K., I. H. Inoue, H. Akoh, M. Kawasaki, Y. Tokura, and H.
Takagi, 2003, Appl. Phys. Lett. 83, 1755.
[3] D. M. Newns,a) J. A. Misewich, C. C. Tsuei, A Gupta, B. A. Scott, and A. Schrott,1998, Appl. Phys. Lett. 73,780.
[4] Feng Pan, David Olaya, John C. Price, and Charles T. Rogers,2004, Appl. Phys. Lett. 84, 1573.
[5]B.Vilquin,T.Kanki,T.yanagida,H.Tanaka,T.kawai,applied surface science 244,494-497.
[6]C. C. Hays, J.-S. Zhou, J. T. Markert, and J. B. Goodenough, Phys. Rev. B 60, 10367 (1999).
[7] C. H. Ahn, A. Bhattacharya, M. Di Ventra, J. N. Eckstein, C. Daniel Frisbie, M. E. Gershenson, A. M. Goldman, I. H. Inoue, J. Mannhart, Andrew J. Millis, Alberto F. Morpurgo,Douglas Natelson, Jean-Marc Triscone,2006, Rev. Mod. Phys., Vol. 78,1185.
[8] C. Zhou, D. M. Newns,a) J. A. Misewich, and P. C. Pattnaik,1996, Appl. Phys. Lett. 70,598 [9] Feng Pan and Charles T. Rogers, 2005,PHYSICAL REVIEW B 72, 094520.
[10] A. Schmehl, F. Lichtenberg, H. Bielefeldt, and J. Mannhart,2003, Appl. Phys. Lett. 82, 3077.
[11]吳文斌、黃迪靖；科學研究 ”強電子關聯材料的軌域物理” 2004年8月 [12]劉傳璽、陳進來:”CMOS元件物理與製程整合理論與實 務”2006年1月
