中 華 大 學

中 華 大 學 碩 士 論 文

題目： 電流模式壓縮擴展電路之應用

The Applications of Current-Mode Companding Circuits

系 所 別：電機工程學系碩士班 學號姓名：M09601048 鄭智仁 指導教授：林國珍 博士

中華民國 九十八 年 六 月

中文摘要

在此論文中主要以壓縮擴展方法做為電路設計，以自然對數函數 與 指 數 函 數 兩 者 的 相 互 關 係 ， 應 用 自 然 對 數 函 數 的 數 學 特 性 來 壓 縮 (compressing)，使 用指數函數的數學特性來擴展 (expanding)。設計電 路分為開 n 次方根電路與可變增益放大器，模擬工具使用 HSPICE、

MATLAB 與 HSPICE ToolBox 等。電路佈局使用國家晶片中心 (CIC) 提供的台積電(TSMC)0.35 製程。

開 n 次方根電路主要是以泰勒二階展開式分別近似自然對數與指 數函數，模擬結果在輸入範圍高達 40uA~120uA 下，且輸出相對誤差

以內，其頻寬也高達 400MHz 以上。

5 .

±1

可變增益放大器同樣以泰勒二階展開式分別近似自然對數與指數 函數，以 6 MOS 與 2 個電流源的精簡電路架構，完成電路設計，其

模擬結果可達到 13dB 之動態輸出範圍且線性誤差小於 ，頻寬

約為 80MHz。

dB 5 .

±0

Abstract

That’s main to design circuit by companding theory in this thesis.

By the relation of logarithm and exponential. Using the mathematic character of logarithm to compressing, and using exponential to expanding. There are two way to design circuit. One is nth root circuit, and the other way is variable gain amplifier. The imitative tool is HSPICE, MATLAB and HSPICE ToolBox. Circuit layout used the TSMC^0.35μmprocess which provided with CIC.

Nht root circuit is tend to logarithm and exponential by second order Taylor’s polynomial. The imitative result based on the range of 40uA~120uA, and the oppositive error within ±1.5. The bandwidth is more than 400MHz.

Variable gain amplifier use the same way to tend to logarithm and exponential by second-order Taylor’s polynomial. The circuit is designed by 6 MOS and 2 circuit structure which current source is simple. The imitative result could reach the output dynamic range of 13dB, and linearity error less than ±0.5Db. The bandwidth are 80MHz.

誌 謝

時光飛逝、歲月如梭，又到離別的時刻；回想研究所二年中，有 艱辛、有失意也有歡笑，心中充滿了無限的感動與感激。同學間的相 互扶持與鼓勵，更致使內心的不捨與珍惜。

在研究所二年中，首先誠摯的感謝指導教授 林國珍 博士，感謝 老師在研究所領域上悉心的指導，不時討論並指點正確的方向，使我 在 這 些 年 中 獲 益 匪 淺 。 同 時 ， 也 要 感 謝 口試委員；蕭勝夫 博士、辛 錫 進 博 士、陳 竹一 博士 與 宋志雲 博士在百忙之中給予的建議以及 諸多的指導使得學生論文可以順利完成，在此向各位老師致上十二萬 分的謝意與敬意。

另外要感謝實驗室的同學與學弟在學業上的幫忙，旭源、順風、

勝棟、冠傑、宏賓、小歐、林錦，還有微電子系的助理美惠，已畢業 的維瑩學姐以及經常出現幫忙的靜如學姐和玫樺學姐，因為有你們的 協助，使得本論文能夠更完整而嚴謹。感謝眾位學姐、同學、學弟的 共同砥礪，讓我二年的研究生活多采多姿。

最後要感謝我偉大的家人一路上在背後默默的關心、支持與鼓勵

，並給予我物質上的供應，讓我在這段時間能無後顧之憂專心的研究 學 習。僅此 論 文 獻 給 所 有 關 心、照 顧 我 的 人，願 他 門 永 遠 健 康 快 樂 。

鄭智仁 僅誌於民國九十八年六月

目錄

第一章 緒論

1.1 研究背景與動機 ··· 1

1.2 論文架構 ··· 3

第二章 壓縮擴展 2.1 壓縮擴展 ··· 4

2.2 數學原理 ··· 4

2.3 電路實現 ··· 12

第三章 開 n 次方根電路 3.1 前言 ··· 21

3.2 數學原理 ··· 21

3.3 電路架構 ··· 23

3.3.1 開 n 次方根電路架構 ··· 23

3.3.1 選擇式開 n 次方根電路架構 ··· 28

3.4 模擬結果 ··· 32

3.4.1 開 n 次方根電路架構 ··· 32

3.4.2 選擇式開 n 次方根電路架構 ··· 35

3.5 結論 ··· 40

第四章 可變增益放大器電路

4.1 前言 ··· 41

4.2 數學原理 ··· 41

4.3 電路架構 ··· 42

4.3.1 可變增益放大器含直流雜訊效應 ··· 42

4.3.2 可變增益放大器無直流雜訊效應 ··· 45

4.4 模擬結果 ··· 47

4.4.1 可變增益放大器含直流雜訊效應 ··· 47

4.4.2 可變增益放大器無直流雜訊效應 ··· 51

4.5 結論 ··· 58

第五章 電路佈局 5.1 開 n 次方根電路佈局 ··· 59

5.2 可變增益放大器電路佈局 ··· 63

第六章 總結與未來展望………68

參考文獻 ··· 69

0

0

0

0

0

0

圖目錄

第二章

圖 2.1 數學式(2.2) a =0.5 ··· 5

圖 2.2 數學式(2.2) a =1 ··· 5

圖 2.3 數學式(2.2) a =2 ··· 6

圖 2.4 數學式(2.2) a =3 ··· 6

圖 2.5 數學式(2.2) a =4 ··· 7

圖 2.6 數學式(2.3) b =−0.5 ··· 8

圖 2.7 數學式(2.3) b₀ =0 ··· 8

0 0 0 0 0 圖 2.8 數學式(2.3) b =0.1 ··· 9

圖 2.9 數學式(2.3) b =0.2 ··· 9

圖 2.10 數學式(2.3) b =0.5 ··· 10

圖 2.11 數學式(2.4) a =1，b =−0.5 ··· 10

圖 2.12 數學式(2.4) a₀ =2，b₀ =0.1 ··· 11

圖 2.13 數學式(2.4) a₀ =2，b₀ =0.5 ··· 11

圖 2.14 Back-to-back 電路 ··· 12

圖 2.15 自然對數電路 ··· 14

圖 2.16 自然對數電路a₀ =2 ··· 15

圖 2.17 自然對數電路誤差圖a0 =2 ··· 15

0

0

圖 2.18 指數函數電路 ··· 16

圖 2.19 指數函數電路b =0.2 ··· 17

圖 2.20 指數函數電路誤差圖b =0.2 ··· 17

圖 2.21 壓縮擴展架構 ··· 18

圖 2.22 輸出電流I₀ln(x) ··· 19

out out 0 圖 2.23 輸出電流I ··· 20

圖 2.24 I 相對誤差 ··· 20

第三章 圖 3.1 分別使用 n=2,3,4,5 模擬 ··· 22

圖 3.2 n=2,3,4,5 之誤差圖 ··· 23

圖 3.3 Back-to-back circuit [21] ··· 24

圖 3.4 自然對數電路 ··· 25

圖 3.5 指數函數電路 ··· 26

圖 3.6 CMOS 電流模式開 n 次方電路 ··· 27

圖 3.7 選擇式開 n 次方根電路 ··· 28

圖 3.8 自然對數電路 ··· 29

圖 3.9 指數函數電路 ··· 30

圖 3.10 n=2,3,4,5 HSPICE 輸出電流I ln(x) ··· 33

圖 3.11 n=2,3,4,5 HSPICE 輸出電流

I

_out ··· 33

圖 3.12

n=2,3,4,5

相對誤差圖 ··· 34

圖 3.13

n=2,3,4,5

頻寬圖 ··· 34

圖 3.14 THD 模擬結果圖 ··· 35

圖 3.15 輸出電流

Ioln(x)

圖 ··· 37

圖 3.16 輸出電流

Iout

圖 ··· 37

圖 3.17 輸出電流

Iout

與

Matlab

圖 ··· 38

圖 3.18

n=2,3,4,5,6

相對誤差圖 ··· 38

圖 3.19

n=2,3,4,5,6

頻寬圖 ··· 39

圖 3.20 THD 模擬結果圖 ··· 39

第四章 圖 4.1 自然對數電路 ··· 42

圖 4.2 指數函數電路 ··· 43

圖 4.3

CMOS

電流模式可變增益放大器電路 ··· 44

圖 4.4

CMOS

電流模式可變增益放大器電路 ··· 45

圖 4.5

I

_X

= 7uA, 8uA, 9uA

輸出電流I_oln(x)+ ··· 48 I_y 圖 4.6 I_X =7uA, 8uA, 9uA 輸出電流I_out ··· 49

圖 4.7 I_X =7uA, 8uA, 9uA 輸出電流I_out(dB) ··· 50

圖 4.8 I_X =7uA, 8uA, 9uA 輸出電流I_out(dB-error) ··· 50

圖 4.9 I_X =7uA, 8uA, 9uA 輸出電流I_oln(x)+ ··· 52 I_y 圖 4.10 I_X =7uA, 8uA, 9uA 輸出電流I₆ + ··· 53 I_v 圖 4.11 I_c =2.7725uA HSPICE 輸出電流 ₁₁ ··· 54

X out X out X out X out X out I 圖 4.12 I =7uA HSPICE 輸出電流I ··· 55

圖 4.13 I =8uA HSPICE 輸出電流I ··· 55

圖 4.14 I =9uA HSPICE 輸出電流I ··· 56

圖 4.15 I =7uA HSPICE 輸出電流I (dB) ··· 57

圖 4.16 I =9uA HSPICE 輸出電流I (dB) ··· 57

第五章 圖 5.1 選擇式開 n 次方根電路核心佈局圖 ··· 59

圖 5.2 選擇式開 n 次方根電路晶片佈局圖 ··· 60

圖 5.3 選擇式開 n 次方根電路 Pre-layout simulation ··· 61

圖 5.4 選擇式開 n 次方根電路 Post-layout simulation ··· 62

圖 5.5 選擇式開 n 次方根電路 5 種 corner 比較圖 ··· 62

圖 5.6 CMOS 電流模式可變增益放大器含直流雜訊效應 ··· 63

圖 5.7 CMOS 電流模式可變增益放大器無直流雜訊效應 ··· 64

圖 5.8 可變增益放大器無直流雜訊效應電路佈局圖 ··· 65

圖 5.9 變增益放大器 Ix 為 7uA Post-layout simulation ··· 66 圖 5.10 可變增益放大器 Ix 為 8uA Post-layout simulation ···· 66 圖 5.11 可變增益放大器 Ix 為 9uA Post-layout simulation ···· 67 圖 5.12 可變增益放大器電路 5 種 corner 比較圖 ··· 67

表目錄 第三章

表3.1 n值控制 ··· 30

表3.2  圖3.6電路參數 ··· 32

表3.3 圖3.7電路參數 ··· 36

表3.4 控制端A,B,C,D ··· 36

第四章 表 4.1  圖 4.3 電路W/L比例 ··· 47

表 4.2  圖 4.4 電路W/L比例 ··· 47

第一章 緒論

1.1 研究背景與動機

壓縮擴展(comanding)方法，被廣泛地應用在混合信號之積體電 路，例如在通訊系統上的調變器(modulation)、濾波器(filter)、數位編 碼器(digital coding system)與影像處理上[1-11]。

在[12,13]中，積分器的設計，是將結果微分，利用流經電容的電 流為電壓的微分性質獲得該相關電路的電壓或電流值而得到積分的 效果。這種微分與積分關係就是一種壓縮與擴展的關係，此種性質也 被應用到對數濾波器[14,15]上。在對數濾波器的應用有兩個方式，一 種是利用電晶體處於飽和區狀態而呈現平方關係的傳導線性(Trans- linear)電路[16,17]；另一種是利用電晶體處於弱反轉區之傳導線性電 路[18,19,20]。而這些傳導線性的應用都不是使用電容來完成壓縮的 工作。

在本論文中我們以自然對數函數與指數函數做為壓縮擴展的方 法。將電晶體操作在飽和區，雖然電晶體在此工作區沒有自然對數及 指數特性，但是我們運用工作區本身平方特性來完成電路設計。

爲了實現自然對數與指數電路，我們使用泰勒展開式來近似自然 對數與指數函數，泰勒展開式可以是一次、二次或是更高次方展開，

次方越高近似式相對越精準，但電路上更為複雜不易實現，因此我們

以泰勒二階展開配合飽和區平方特性，提出一些相當精簡的 CMOS 電流模式之壓縮擴展電路。

在自然對數的領域中簡單的相加減就會在指數的擴展後獲得乘 除法的效果。本論文應用在對數領域中除以 2、3 至 N 的方式，在指 數擴展後得到平方根、三次方根以及 N 次方根的結果。我們也應用 此種壓縮及擴展方式實現可變增益放大器。

1.2 論文架構

本篇論文主要分為六章：

第一章為緒論，包含了研究的背景、動機、目的以及論文架構。

第二章介紹壓縮擴展基本原理，泰勒二階展開式近似自然對數與指數 函數，並實現自然對數電路與指數函數電路以及電路實際模擬。第三 章應用壓縮擴展的方法設計開 n 次方根電路，以 n=2,3,4,5 的電路模 擬並與數學式相互驗證。第四章以精簡的電路應用壓縮擴展的方式，

可變增益放大器，此章節也討論到直流放大的問題進行電路模擬。第 五章為結論和未來的展望。

第二章 壓縮擴展

2.1 壓縮擴展

在設計CMOS 電流模式壓縮擴展(companding)上，我們主要是利  用自然對數函數與指數函數兩者之相互關係，應用自然對數函數的數 學 特 性 來 壓 縮(compressing) ， 使 用 指 數 函 數 的 數 學 特 性 來 擴 展 (expanding)。在電路上我們使用近似的方法來實現自然對數函數 (Logarithm)與指數函數(Exponential)。近似的方法有很多種如泰勒近 似法、柴比雪夫近似法及最小平方近似法等。在此我們使用泰勒二階 近似法來趨近我們所需要的自然對數與指數函數。 

 

2.2 數學原理

自然對數與指數函數的關係式可表示為： 

ln(x)

e

x=       (2.1)  以泰勒二階近似式來表示自然對數： 

2 2 0

0 0

0

0 (x a )

2a ) 1 a a (x ) 1 ln(a

ln(x)≈ + − − −        (2.2)

其中a₀為近似式展開點，在x=a₀， ， 的條件下，展開點a 分別在 0.5,1,2,3 及 4 做數值模擬，模擬結果如圖 2.1 至圖 2.5。可以 看出在展開點越大時，(2.2)式準確範圍越大。 

0

x > a₀ >0 ₀

 

  圖 2.1 數學式(2.2) a₀ =0.5 

  圖 2.2 數學式(2.2) a₀ =1 

  圖 2.3 數學式(2.2) a₀ =2 

  圖 2.4 數學式(2.2) a₀ =3 

  圖 2.5 數學式(2.2) a₀ =4 

 

而指數函數我們以泰勒二階近似式來表示為： 

2 0 b

0 b

b

x' e (x' b )

2 ) 1 b ' x ( e e

e ≈ ⁰ + ⁰ − + ⁰ −       (2.3)  其中b 為近似式展開點。展開點b 分別在-0.5,0,0.1,0.2 及 0.5 做數值 模擬，模擬結果如圖2.6 至圖 2.10。 

0 0

如果我們在(2.3)式中，取x'=ln(x)，則： 

2 0 b

0 b

b

ln(x) e (ln(x) b )

2 ) 1 b ) x (ln(

e e

e ≈ ⁰ + ⁰ − + ⁰ −       (2.4) (2.4)式的模擬結果如圖 2.11 至圖 2.13，在 展開點越接近原點越準確 的範圍大。 

b0

  圖2.6 數學式(2.3) b₀ =−0.5 

  圖2.7 數學式(2.3) b₀ =0 

  圖2.8 數學式(2.3) b₀ =0.1 

  圖2.9 數學式(2.3) b₀ =0.2 

  圖2.10 數學式(2.3) b₀ =0.5 

  圖2.11 數學式(2.4) a₀ =2，b₀ =−0.5 

圖 2.12 數學式(2.4) a₀ =2，b₀ =0.1 

圖2.13 數學式(2.4) a₀ =2，b₀ =0.5

2.3 電路實現 

  由於 MOS 在處於飽和區時有平方的特性，因此在設計上可使用 [21]之電路架構如圖 2.14，來實現電流模式的平方原理。由於平方的 關係我們可以利用此種電路來實現二階的泰勒展開式。 

I1

I2

I1

I2

IC

  圖2.14 Back-to-back circuit[21]

在圖中，M1 至 M4 都工作在飽和區， 與 分別表示為： I₁ I₂

2 Tp C DD

1 (V -V -V )

2

I = K (2.5)

2 Tn C

2 (V -V )

2

I = K (2.6)

C 1

2 I I

I = − ，(2.5)與(2.6)代入：

C 2 Tp C DD 2

Tn

C (V V V ) -I

2 ) K V V 2 (

K − = − − (2.7)

整理(2.7)，以 為表示式： IC

 

) V 2 V 2 V 2 ( 2 V ) K V V V 2 V V

2 ( K

)) V 2 V 2 V 2 ( V V

V V 2 V V

2 ( K

) V V 2V V

V 2 V V 2 V V 2 V V

2 ( I K

DD Tn

Tp C 2

Tn Tp DD 2

Tp 2 DD

DD Tn

Tp C 2 Tn Tp DD 2

Tp 2 DD

2 Tn Tn C Tp

C Tp

DD C

DD 2

Tp 2 DD C

− +

+ +

− +

=

− +

+ +

− +

=

− +

+

−

− +

=

      (2.8) 

(2.8)式中，V_C可以表示為：

) V V - V ( K - I 2

V V - V

) V V V ( 2

) V V V 2 V V

( ) V V V ( K V I

Tn Tp DD Tn C

Tp DD

DD Tn Tp

2 Tn Tp DD 2

Tp 2 DD DD

Tn Tp

C C

−

= +

+

−

−

−

+

−

− + +

−

−

= −

    (2.9)

將(2.9)代入(2.5)與(2.6)式， 及 可表示為： I₁ I₂

2 Tn Tp DD Tn C

Tp DD

1 )

) V V K(V

I 2

V V (V

2 I K

− + −

−

= − (2.10)

2 Tn Tp DD Tn C

Tp DD

2 )

) V V K(V

I 2

V V (V

2 I K

−

− −

−

= − (2.11)

(2.9)式與(2.10)式中，假設

2 V V

V₀ V^DD − ^Tp − ^Tn

= 我們可以改寫成： 

2 2 0 2 C

0

1 )

4KV (1 I

KV

I = + (2.12)

2 2 0 2 C

0

2 )

4KV (1 I

KV

I = − (2.13)

圖2.16 為近似的自然對數電路，原理是使用圖 2.14 的方式來實現(2.2) 式的泰勒展開式。

I1

I2

Ib

Ic _I0

  圖2.15 自然對數電路 由於(2.2)式可改寫成： 

0.5 ) ln(a 2a x)

2(1 1

ln(x) ² ₀

0

+ +

−

−

≈ (2.14)

(2.12)對應到(2.14)式：

b 2 2 0 2 C

0

0 0 2 0 0

0 2

0 0

0

I 4KV )

(1 I KV

0.5) ) ln(a ( I 2a x)

(1 1 I 2

0.5) ) ln(a 2a x)

2(1 1 ( I ln(x) I

+ +

=

+ +

−

−

=

+ +

−

−

≈

(2.15)

) I 2 /(

I a

x= _{0 c 0} ，I₀ =KV₀²，I_b =I₀(ln(a₀)+0.5)，利用HSPICE 做電路模擬 與MATLAB 數學數相互驗證，當展開點a₀ =2時輸出如圖2.17，相對 誤差如圖 2.18：

圖 2.16 自然對數電路 a₀ =2 

圖 2.17 誤差圖 a₀ =2 

實現自然對數利用圖2.14，3 個 MOS 設計以壓縮的觀念的自然對數 電路，如圖2.19： 

M4

M5

M6

I4

I5

I6

Iout

Iv

Exponential circuit

Ic

  圖2.18 指數函數電路  (2.3)式可改寫成： 

2 ) e b 1 (1 x' ) b (1 e

e ^{0 0}

b 2 0 2

0 b

x' +

+ −

−

≈ (2.16)

假設(2.16)式為：

2 I e b )

1 (1 x' ) b (1 e I

2 ) ) e b 1 (1 x' ) b (1 (e I e I

0 0

0 0

b u 2 0 2

0 b

u

2 b 0 2

0 b

u x' u

− + +

−

=

− + +

−

=

(2.17)

(2.17)對應(2.12)相互關係可得：

' x 4

) b 1 ( V I

'

K ₀^{2 c} − ⁰

=

) ) b 1 ( e ( ' x 4

) b 1 (

I I ₂

0 b

0 c

u ₀ −

= − ，

2 I e

I ⁰

b u

v = (2.18) 利用HSPICE 做電路模擬與 MATLAB 數學數相互驗證，當展開點

時輸出如圖 2.20，相對誤差也可以在 2

. 0

b₀ = ±2%如圖2.21：

圖 2.19 指數函數電路 b₀ =0.2 

圖2.20 相對誤差 b₀ =0.2 

整體壓縮擴展電路架構如圖2.21：

I1

I2

Ib

Ix

I0 I₄ I5

I6

Iout

Iv

  圖2.21 壓縮擴展架構

自然對數輸出電路表式為：

b 2 2 0 2 C

0

0 ) I

4KV (1 I

KV ln(x)

I = − + (2.19)

對應(2.14)式x=a₀I_c/(2I₀)，I₀ =KV₀²，I_b =I₀(ln(a₀)+0.5)。

假設我們指數函數輸出電流為I_ue^x'，當x'=I₀ln(x)/I₀最後輸出電流為：

I ) 2

I (a I e I I

0 x 0 u ' x u

out = = (2.20)

整體電路最後輸出電流I_out表示為：

v 2 2 0 2 0

0

out ) I

V ' K 4

) x ln(

1 I ( V ' K

I = + + (2.21)

對應到(2.17)式，可獲得：

4 ) b 1 ( I )

x ln(

4

) b 1 )(

x ln(

V I '

K ₀^{2 0 0 0} − ⁰

− =

= (2.22)

) b 1 ( e 2

I )

) b 1 ( e ( 4

) b 1 ( I 2 )

b 1 ( e

V '

I _b K _{2 b}^{0 0} _{2 b} ⁰

2 0

u _{0 0 0}

= −

−

= −

= −

0 0

0

(2.23)

2 I e

I_v = _u (2.24)

輸入電流 到自然對數電路產生壓縮特性，輸出電流為 ，再經

由指數函數電路擴展特性，最後產生電路輸出電流 ，完成壓縮擴

展電路。當展開點 、

Ix I₀ln(x)

Iout

2

a₀ = b₀ =0.2電路模擬結果近似(2.1)式，如圖 2.23 至圖2.25。

圖2.22 輸出電流I₀ln(x)

圖2.23 輸出電流I_out

圖2.24 I_out相對誤差

第三章 開n次方根電路

3.1 前言

本論文主要是以壓縮(compressing)和擴展(expanding)兩個觀念來 實現數學上的開平方根或是開三次、四次、五次等 n 次電路，使用近 似自然對數的電路來實現壓縮與使用近似指數函數的電路來實現擴 展。

3.2 數學原理

x¹n能表示成：

) 1ln(

)

1 ln( ¹ x

x n

n e e

x = ⁿ = (3.1)

從(3.1)式可知，如果能夠實現自然對數電路與指數函數電路，就 可以完成一個 n 次方根的電路。在考慮電路的複雜度與準確性下，使 用泰勒二階多項式來近似自然對數函數與指數對數函數。自然對數函 數可表示成：

2 2 0

0 0

0

0 ( )

2 ) 1 1 (

) ln(

)

ln( x a

a a

a x a

x ≈ + − − − (3.2) (3.2)再作整理，可改寫成：

5 . 0 ) ln(

2 ) 1 1 ( 2 )

ln( ² ₀

0

+ +

−

−

≈ x a

x a (3.3)

指數函數使用泰勒二階多項式可表示成：

2 0 b

0 b

b '

x e (x' b )

2 ) 1 b ' x ( e e

e ≈ ⁰ + ⁰ − + ⁰ − (3.4)

(3.4)再整理成：

) 2 1 1 ' ( ) 1 2 (

0

0 2

0 2

0

' b b

x e

b b x

e e +

+ −

−

≈ (3.5)

假設 ' (1 )ln(x)

x= n ，ln(x)用(3.3)式取代可得到：

] 5 . 0 ) ln(

2 ) 1 1 ( 2 1[

' ² ₀

0

+ +

−

−

= x a

a

x n (3.6)

從(3.5)之 以x' _)ln(x) 1n

( 來取代，可得到：

) 2 1 1 ' ( ) 1 2 (

0

0 2

0 2

0

1 b b

n e

b b x

x e +

+ −

−

≈ (3.7)

圖 3.1 為(3.7)式之模擬結果，式中之 以(3.6)式取代，並以 n=2,3,4,5 分別模擬。

' x

圖 3.1 分別使用 n=2,3,4,5 模擬

圖3.2 為(3.7)式與理想值之誤差模擬結果，n 分別在 2,3,4,5 時，相對 誤差在3%內。

圖 3.2 n=2,3,4,5 之誤差圖

3.3 電路架構

3.3.1 開n 次方根電路架構

電路設計以MOS 電晶體為主，所有 MOS 電晶體工作都在飽和區 內，首先考量以[21]中所提之平方電路架構為基礎，如圖 3.3 所示。

P1

N1

P2

N2 VDD

VSS

I1

I2

I1

I2

IC

 

圖3.3 Back-to-back circuit[21] 

在圖3.3 電路中， 與 可表示為： I₁ I₂

(3.8)

2 Tp C

DD

1 K(V V V )

I = − −

2 Tn C

2 K(V V )

I = − (3.9)

其中，

2 ox 2 n 1 n

ox 1 p

P μ C W L

2 K 1 W L

C 2μ K 1

K = = = = ，經過整理可得 表示

為：

Vc

) V V

V ( K

I 2

V V

V V

Tn Tp

DD Tn c

Tp DD

c − + − − −

= (3.10)

由(3.10)式代入(3.8)與(3.9)式，可得：

2 Tn Tp

DD Tn C

Tp DD

1 )

) V V

K(V I 2

V V

(V 2 I K

− + −

−

= − (3.11)

2 Tn Tp DD

Tn C Tp

DD

2 )

) V V

K(V I 2

V V

(V 2 I K

−

− −

−

= − (3.12)

經由基本的電路架構與原理[21]，應用於自然對數電路與指數函 數電路上，首先討論自然對數電路，如圖3.4。

I1

I2

Ib

Ix

I0

  圖3.4 自然對數電路  

自然對數 ln(x)，以泰勒展開式表示為：

0.5 ) ln(a 2a x)

2(1 1

ln(x) ² ₀

0

+ +

−

−

≈ (3.13)

在上式中，x =a₀， 及x

a

₀都大於 0。如圖

3.4

所示，I_x =I₂−I₁， 表示 為：

I

1

2 2 0 2 x

0

1 )

4KV (1 I

KV

I = −

(3.14)

(3.14)

式，V₀ =(V_DD−V_Tp −V_Tn)/2，K=K_P =K_n，假設自然對數電路輸出 電流為圖

3.4

所示為I₀ln(x)，電路中I₀ln(x)=-I₃ +I_b， 與 為電流鏡關 係，電流比例設計成

1

：

2

，來近似我們數學上的

(3.13)

式，表示為：

1 3

I I

b 2 2 0 2 x

0

0 ) I

4KV (1 I

2KV ln(x)

I = − − +

(3.15)

比較

(3.13)

式與

(3.15)

式，可得I₀ =KV₀²，I_b =I₀(ln(a₀)+0.5)。

在指數函數電路設計的實現上與對數函數相同，都是使用平方電路來 近似指數函數電路，如圖

3.5

。 

 

I4

I5

I6

Iout

Iv

I0

  圖

3.5

指數函數電路 指數函數，以泰勒展開式表示為：

2 ) e b 1

' 1 x

( ) b 1 2 (

e e ^{0 0}

b 2

0 2

0 b

'

x +

+ −

−

≈

(3.16)

圖

3.5

中，I₀ln(x)=I₄ −I₅， 電流可表示成： I₄

2 2 0 2 0

0

4 )

V 4K'

ln(x) (1 I

V K'

I = +

(3.17)

在上式中，V₀ =(V_DD−V_Tp −V_Tn)/2，K'=K_P =K_n，假設指數函數電路輸出 電流為I_ue^x'，對應到我們所要實現的

(3.1)

式，

x' = I

₀

ln(x)/(nI

₀

)

，整理 代入，可得：

x'

(3.18)

(x)/n ln x' =

1n

0 x 0 u 1n u x' u

out )

2I I (a I x I e I

I = = =      

(3.19)

out

圖

3.5

電路中，

I

_out

= I

₆

+ I

_V， 與 為電流鏡關係，電流比例為

I

₄

I

₆

1

：

1

，  I 輸出可表示為：

v 2 2 0 2 0

0 x'

u

out ) I

V 4K'

ln(x) (1 I

V K' e I

I = = + +

(3.20)

(3.18)

與

(3.20)

式對應

(3.16)

，可得：

4 ) b 1 ( nI )

x ln(

4

) b 1 )(

x ln(

V nI '

K ₀² = ⁰ − ⁰ = ⁰ − ⁰

(3.21)

) b 1 ( e 2

nI )

b 1 )(

2 / e (

V '

I _b K _{2 b} ⁰

2 0

u ₀ = ₀ −

= −

0 0

u v

(3.22)

/2 e I

I = ^b0

(3.23)

整體電路分為兩部分，前端為自然對數電路，後端為指數函數電 路，輸出為

(3.20)

式，用於實現所推導的數學式

(3.19)

。我們可以調整

n

值，讓電路實現開次方根的功能。圖

3.6

為完整電路：

       

I1

I2

Ib

Ix

I4

I5

I6

Iout

Iv

I0

  圖

3.6 CMOS

電流模式開

n

次方根電路

3-3.2 選擇式開 n 次方根電路 

前幾節提到的開n次方根電路，我們分成四個電路分別實現數學 式上開平方項或是開三次、四次、五次，此節中我們提出以數位控制 的方法，用可選擇式來實現開

n

次方根電路。電路如圖

3.7

：

  圖

3.7

選擇式開

n

次方根電路

電路設計是由自然對數電路與指數函數電路主成，再加入

A,B,C,D

四 個控制輸入，來達到輸出開平方項或是三次、四次、五次、六次。

M4 M4a M4b M4c M4d

A B C D

1 1/3 1/4 1/5 1/6

Ioln(x) M1

M2

M3

Ib 1

2

It

I¹ I³

Ix

I2

  圖3.8 自然對數電路

自然對數 ln(x)，以泰勒展開式表示如

(3.13)

式：

0.5 ) ln(a 1 x)

2(1

ln(x)≈− − ² + +

2a₀ ⁰

(3.13)

(3.13)

式中，x=a₀，且x,a₀ >0，如圖 3.4 所示，I_x =I₂−I₁，可得：

2

x )

KV I

= ₂

(3.22

0 2

0

1 (1 4KV

I −

)

(3.22)

式，V₀ =(V_DD−V_Tp −V_Tn)/2，K=K_P =K_n，假設自然對數電路輸出

所示為 ，而

3 為是電流鏡的關係 ，來

似我們所需要的 式，表示為：

電流為圖

3.8

在電路上又可看成 ，在

與I 電流設計上，因 ，電流比例設計成 近

(3.13)

ln(x)

I₀ I₀ln(x)=-I₃ +I_b

1

：

2

I1

b 2 2 0

2 Ix

(1 2KV ln(x)

I₀ =− ₀ − ) I

4KV +

(3.23)

對應

(3.13)

式與

(3.22)

式，可得：

V 2

I₀ =K ₀ ，I_b =I₀(ln(a₀)+0.5)，x =a₀I_x/(2I₀)相關式，分別以電流鏡的關

係，電流比例設計成

1/3

、

1/4

、

1/5

、

1/6

，輸出電流

It

可表示為：

b 2 2 x 2

0 0

t ) I

4KV (1 I

n ln(x) 2KV

n I

I = 1 = − − +

0

(3.23)

其中

n

值的控制如下表

3.1

：

表

3.1

 n值控制  n A B C D 2

1 0 0 1

3

1 0 0 0

4

0 1 0 0

5

0 0 1 0

6

0 0 0 1

圖

3.9

為指數函數電路設計： 

 

  圖3.9 指數函數電路

指數函數以泰勒二階展開為：

2 ) e b 1

' 1 x

( ) b 1 2 (

e e ^{0 0}

b 2

0 2

0 b

'

x +

+ −

−

≈

(3.24)

6 5

t

I I

I = −

， 電流可表示成： ^I₆

2 2 0 2 t

0

6 )

V 4K' (1 I V K'

I = +

(3.25)

其中，V₀ =(V_DD−V_Tp −V_Tn)/2，K'=K_P =K_n。假設指數函數電路輸出之電 流為I_ue^x'，與所要實現的

(3.1)

式比較得：

) ln(x)/(I nI

x'= 1 _{0 0}

(3.26)

因此，數學式可表示成：

1n 0

x 0 n u

1 u x' u

out )

2I I (a I x I e I

I = = =

(3.27)

在圖

3.9

電路中，I_out =I₇ +I_V， 與 為電流鏡關係，電流比例設計

I

₆

I

₇

1

：

1

，I_out輸出表示成：

v 2 2 0 2 t

0

b u 2 0 2

0 b

u x' u out

I V )

4K' (1 I V K'

2 I e b )

1 ' 1 x

( ) b 1 2 ( I e e I

I ^{0 0}

+ +

=

− + +

−

=

=

(3.28)

(3.25)

與

(3.27)

式對應

(3.16)

，可得：

4 ) b 1 ( I )

x ln(

4

) b 1 )(

x ln(

V I '

K ₀² = ⁰ − ⁰ = ⁰ − ⁰

(3.29)

) b 1 ( e 2

nI )

b 1 )(

2 / e (

V '

I _b K _{2 b} ⁰

2 0

u ₀ = ₀ −

= −

0 0

u v

(3.30)

/2 e I

I = ^b0

(3.31)

 

3.4 模擬結果

3.4.1 開 n 次方根電路

模擬電路上使用

TSMC

提供的0.18μm製程參數，配合

HSPICE

做 電路模擬。電路上提供電壓在

1.8V

，完成模擬。設計上展開點分別 於a₀ =2,b₀ =(1/n)*ln(a₀)=0.1，輸入電流I_x =40μA~120μA，

I

I_b I_u 分別為：

0, ,

A 38 KV

I₀ = ₀² = μ

45.34uA 0.5)

(ln(2) 38uA

0.5) ) (ln(a I

I_b = _{0 0} + = × + =

) e ) b (1 (2 I nI

b0

0 0

u = × − × n=2、3、4、5 整理電路參數如表3.2。

表3.2  圖3.6電路參數 

N  M1  M2  M3  M4  M5  M6 

2  2.917/0.5 0.777/0.5 5.834/0.5 2.313/0.8 0.294/0.8 2.313/0.8 3  2.917/0.5 0.777/0.5 5.834/0.5 3.49/0.8 0.502/0.8 3.49/0.8 4  2.917/0.5 0.777/0.5 5.834/0.5 4.603/0.8 0.709/0.8 4.603/0.8 5  2.917/0.5 0.777/0.5 5.834/0.5 3.49/0.8 0.913/0.8 5.709/0.8

圖3.6中，n值為2,3,4,5的自然對數電路輸出I₀ln(x)=-I₃ +I_b，，如圖3.10。

經過指數函數電路最後輸出電流 結果如圖3.11，電路輸入範圍為 40uA~120uA，在不同的n值相對誤差如圖3.12。頻寬大小如圖3.13。

全諧波失真(THD)模擬上如圖3.14。

Iout

圖3.10 n=2,3,4,5 HSPICE輸出電流^I₀^ln(x)

圖3.11 n=2,3,4,5 HSPICE輸出電流I_out

圖3.12 n=2,3,4,5 相對誤差圖

圖3.13 n=2,3,4,5 頻寬圖

圖3.14 THD模擬結果圖 3-4.2 選擇式開 n 次方根電路

模擬電路上使用TSMC 提供的0.35μm製程參數，配合HSPICE 做 電路模擬。電路上提供電壓在2.5V，完成模擬。設計展開點為 、

，輸入電流I

2 a₀ = 0.1

) ln(a

* (1/n)

b₀ = ₀ = _x =40μA~130μA， , , 分別為： I₀ I_b I_u A

40 KV

I₀ = ₀² = μ

47.725uA 0.5)

(ln(2) 40uA

0.5) ) (ln(a I

I_b = _{0 0} + = × + =

uA 107 . ) 20 e ) b (1 (2 I I

b0

0 0

u =

×

−

= ×

電路參數如圖3.7電路W/L比例表3.3：   

表3.3 圖3.7電路參數 

W/L W/L W/L

Mp1 2.1/0.5 Mp4a 1.5/0.5 Mp5 1.1/1 Mn1 0.9/0.5 Mp4b 1.2/0.5 Mn6 0.4/1 Mp2 3.8/0.5 Mp4c 1/0.5 Mn7 0.5/1 Mp3 3.8/0.5 Mp4d 0.8/0.5

控制端A,B,C,D 如表 3.4：   

表3.4 控制端 A,B,C,D  n A B C D 2 1 0 0 1 3 1 0 0 0 4 0 1 0 0 5 0 0 1 0 6 0 0 0 1

自然對數電路輸出I₀ln(x)=-I₃ +I_b，如圖3.15。經指數函數電路輸出電 流 比較圖如圖 3.16 與圖 3.17。電路輸入範圍 40uA~130uA，相對 誤差為圖 3.18。頻寬大小如圖 3.19。全諧波失真(THD)模擬上如圖 3.20。

Iout

圖 3.15 輸出電流 Ioln(x)圖

圖3.16 輸出電流Iout圖

圖3.17 輸出電流Iout與Matlab圖

圖3.18 n=2,3,4,5,6 相對誤差圖

  圖3.19 n=2,3,4,5,6 頻寬圖

圖3.20 THD模擬結果圖

3-7 結論

此章節我們提出一個n平方根的電路，從自然對數與指數函數相 互關係，以壓縮與擴展的概念，近似泰勒二階式，完成精簡的電路，

輸入電流範圍高達40uA~120uA，電路的相對誤差也可在1.5%以內，n 在2,3,4,5，頻寬分別為435MHz、468MHz、486MH和497HMz，都可 高達400MHz以上，在全諧波失真(THD)也相當低。 

以電路精簡與應用上，在後幾章節我們修改提出以一個電路實現 選擇式n 平方根電路，藉由 A,B,C,D 四個控制輸入，來實現 n 平方根 電路，輸入電流範圍高達40uA~130uA，電路的相對誤差也可 

在 3%以內 n 在 2,3,4,5，頻寬分別為 375MHz、375MHz、373MH 和 373HMz，都可高達 350MHz 以上，在全諧波失真(THD)也相當低。

第四章 可變增益放大器電路

4.1 前言

在自然對數電路(Logarithm circuit)上的壓縮方法與指數函數電路 (Exponential circuit)上的擴展方法架構後，再應用到可變增益放大器 (VGA)上，利用本文先前提出的電路，設計一個簡易型的電流模式可 變增益放大器。 

4.2 數學原理

'

e

x 能表示為：

y ) x ln(

'

x = +

y y

) x ln(

'

x e xe

e = ⁺ = (4.1) 上式中，x 為一個常數項，y 為一個可變的範圍。以泰勒二階多項式 近似ln(x)在加入可變長數 y，可得到：

y ) 5 . 0 ) a ln(

) a x 2 1 1 ( 2 y ) x

ln( ² ₀

0

+ +

+

−

−

≈

+ (4.2)

指數函數使用泰勒二階多項式可表示為：

2 ) e b 1

' 1 x

( ) b 1 2 (

e e ^{0 0}

b 2 0 2

0 b

'

x +

+ −

−

≈ (4.3)

我們將x'= ln(x)+ y 代入上式中，可得：

2 ) e b 1

y ) x 1 ln(

( ) b 1 2 (

e e ^{0 0}

b 2 0 2

0 b

'

x +

− + +

−

≈ (4.4)

4.3 電路架構

4.3.1 可變增益放大器含直流雜訊效應

設計以自然對數電路與指數函數電路兩個電路為主在加上第二 個輸入電流 ，來完成可變增益放大器。電路前端的自然對數電路在 最後輸出端加入第二個輸入電流 ，如圖 4.1。 

Iy

Iy

 

M1

M2

M3

I1

I2

Ib

Ix

Logarithm circuit

ln(x)+Iy

I0

Iy

  圖4.1 自然對數電路

從(4.2)式，I₀ ln(x)+ I_y數學式表示為：

y 0

0 2 0

y 0

2 0 0

y 0

I 0.5) )

ln(a ( I 2a x)

(1 1 I -2

I 0.5) )

ln(a 2a x)

2(1 1 ( I I ln(x) I

+ +

+

−

=

+ +

+

−

−

= +

0

(4.5)

圖4.1，輸出電流為I_oln(x)+I_y =−I₃ +I_b +I_y，因此電路輸出電流為：

y b 2 2 0 2 x

0 y

o ) I I

4KV (1 I

2KV I

) x ln(

I + =− − + + (4.6)

上式中，V₀=(V_DD−V_Tp −V_Tn)/2， ) L (W 2μC K 1

K

K= _P = _n = _ox ，比較(4.5)與

2 0

0 KV

I =

(4.6)式，整理後可得， ，I_b =I₀(ln(a₀)+0.5)，x =a₀I_x/(2I₀)。 指數函數電路設計實現上與對數函數相同，都是使用平方電路來近似 指數函數電路，如圖4.2。

ln(x)+Iy

I0

M4

M5

M6

I4

I5

Expo

I6

Iout

Iv

nential circuit

  圖4.2 指數函數電路 指數函數以泰勒展開式表示為：

) 2 1 1 ' ( ) 1 2 (

0

0 2

0 2

0

' b b

x e

b b x

e e +

+ −

−

≈ (4.7)

電路實現可變增益放大器中，我們在數學推導式加入可變數 y，經過 指數函數，數學式為：

y 0

x 0 u y x' u

out )e

2I I (a I e I

I = = (4.8)

上式中，x'=I₀ln(x) / (I₀)，y=Iy/I₀，圖 4.2 電路中，I_out =I₆ +I_V， 與 為電流鏡關係，電流比例設計1：1， 輸出表示成： 

I

4

I

6 I_out

v 2 2 0

y 0

2 0 y

x' u

out ) I

V 4K'

I ln(x) (1 I

V K' e

I

I + +

+

=

= (4.9)

比較(4.7)式與(4.9)，可以得K'V₀² =I₀(1−b₀)/4,I_u =I₀/(2(1−b₀)e^b0), /2

e I

I_v = _u ^b0 。

應用自然對數電路與指數函數電路設計，考量電路複雜度，整體 電路用 6 個 MOS 與 2 個電流源實現精簡型的可變增益放大器如圖 4.3。整體電路同樣分為兩部分，前端為自然對數電路再加上一個可 變電流 ，後端為指數函數電路，實現我們所推導的數學(4.8)式，完 成CMOS 電流模式可變增益放大器。 

Iy

M1

M2

M3

I1

I2

Ib

Ix

Logarithm circuit

ln(x)+Iy

I0 M4

M5

M6

I4

I5

I6

Iout

Iv

Exponential circuit

Iy

  圖4.3 CMOS 電流模式可變增益放大器電路

out

4-3.2 可變增益放大器無直流雜訊效應

近以年來，一些論文已有在討論直流雜訊的問題，在本章節先前 提出的 CMOS 電流模式可變增益放大器，也存有直流雜訊的問題，

為了修正直流雜訊的問題，我們在電路圖4.3 輸出電流 減去一個直 流，修正此問題，如圖4.4。

I

M1

M2

M3

I1

I2

Ib

Ix

Logarithm circuit

ln(x)+Iy

I0 M4

M5

M6

I4

I5

I6

Iv

Exponential circuit

Iy ^{M7 Iout}

Ic

M8

M9

M10

Ia

M11 V

6 I

I +

I11

Iy

  圖4.4 CMOS 電流模式可變增益放大器電路

' c '

x

e

e −

能表示為：

y y

y ) c ln(

y ) x ln(

' c '

x

e e e xe ae

e − =

⁺

−

⁺

= −

(4.9) 上式中，x 與 a 為常數值，y 為可變數。

以泰勒二階多項式近似ln(x)在加入可變長數 y，可得到：

y 5 . 0 ) a ln(

) a x 2 1 1 ( 2 y ) x

ln( ² ₀

0

+ + +

−

−

≈

+ (4.10)

指數函數使用泰勒二階多項式可表示為：

2 ) e b 1

' 1 x

( ) b 1 2 (

e e ^{0 0}

b 2 0 2

0 b

'

x +

+ −

−

≈ (4.11)

我們將x'= ln(x)+ y 代入上式中，可得：

2 ) e b 1

y ) x 1 ln(

( ) b 1 2 (

e e ^{0 0}

b 2 0 2

0 b

'

x +

− + +

−

≈ (4.12)

以泰勒二階多項式近似ln(c)，可得到：

5 . 0 ) a ln(

) a x 2 1 1 ( 2 ) c

ln( ² ₀

0

+ +

−

−

≈ (4.13)

指數函數使用泰勒二階多項式可表示，為：

2 ) e b 1

' 1 a

( ) b 1 2 (

e e ^{0 0}

b 2 0 2

0 b

'

c +

+ −

−

≈ (4.14)

我們將a'= ln(c)+ y代入上式中，可得：

2 ) e b 1

y ) a 1 ln(

( ) b 1 2 (

e e ^{0 0}

b 2 0 2

0 b

'

a +

− + +

−

≈ (4.15)

圖4.4 中，輸出電流I₆ +I_v相同於(4.9)為：

v 2 2

y 2 0

0 y

x' u v

6 ) I

V 4K'

I ln(x) (1 I

V K' e

I I

I +

0

+ +

=

=

+ (4.15)

在圖4.4 中，我們輸出電路為I_out =I₆ +I_v −I₁₁， 為修正要減去的直

流，。其中 電流為 ，表示為：

I11

11 9 v

I I +I

a 2 2 0

y c 2

0

11 ) I

KV 4

I 1 I

( KV

I + +

+

=       (4.11) 

上式中I_c =I₀ln(c)。 

4.4 模擬結果

4.4.1 可變增益放大器含直流雜訊效應

電路模擬上使用TSMC 提供的0.35μm製成參數，配合HSPICE 做 電路上模擬，用MATLAB 與數學式相互驗證，電路參數如表 4.1：

表4.1  圖 4.3 電路W/L比例 MOS  W  L 

M1  1.63  1  M2  0.79  1  M3  2.74  1  M4  1.53  2  M5  0.4  2  M6  1.54  2 

輸入電流 範圍I_x 7uA~9uA，I₀ =KV₀² =4uA， 為： I_b   4.7725uA 0.5)

(ln(2)

* 4uA 0.5) ) (ln(a I

I_b = _{0 0} + =

0

+ =

在前端自然對數電路輸出I ln(x)為： 

3.2437uA

~ 2.23846uA 4)

ln(9

* 4uA

~ 4) ln(7

* 4uA ln(x)

I₀ = =  

電路上，輸入電流 範圍-7uA~2uA，輸出電流I_y I₀ln(x)+I_y，如圖4.5。 

  圖4.5 I_X =7uA, 8uA, 9uA 輸出電流I_oln(x)+ I_y

在後端電路中， 與 分別為： I_u I_v

2.010749uA e

0.1) - (1 2 ) 4uA )e b /(2(1 nI

I_{u 0 0} ^b0 _0.1 =

×

= ×

−

=

1.11111uA 2

e 2.010749 /2

e I I

b 0.1 u

v ⁰ × =

=

=

電路最後輸出電流I_out範圍：

4uA 2uA

~ 7uA n y

1 0

x 0 u y x' u out

e 4uA )

9uA

~ (7uA 2.010749uA

e 2I )

I (a I e I I

−

×

×

=

=

=

圖(4.3)輸出電流I_out，如圖 4.6。