National Sun Yat-sen University Institutional Repository:Item 987654321/29186

(1)

子計畫四:單封裝系統訊號完整性之電磁模擬方法研發

(1/3)

計畫類別：整合型計畫計畫編號： NSC94-2213-E-110-034- 執行期間： 94 年 08 月 01 日至 95 年 07 月 31 日執行單位：國立中山大學電機工程學系(所) 計畫主持人：郭志文報告類型：精簡報告處理方式：本計畫可公開查詢

中華民國 95 年 6 月 1 日

(2)

一、中文摘要 單封裝系統是混和數位、類比、及 RF 訊號的應用，由於混和訊號系統的電源分佈平面典型的是不規則狀，使用傳統的 FDTD 法分析外型不規則的金屬面時，經常會遭遇到金屬的邊緣和網格無法一致的狀況，如果採用階梯(STAIRCASE) 狀的方式近似，會有準確度不高的缺點，縮小空間網格的尺寸可以減小誤差，但相對的亦必須使用較長的計算時間。因應不規則狀的金屬平面，可以使用合形時域有限差分法 (CONFORMAL

FINITE-DIFFERENCE TIME-DOMAIN, CFDTD) 為基礎，發展配合平面型電路特性的演算法，將接近不規則狀金屬附近的場量作配合修正，以準確的分析不規則狀的電源分佈平面。關鍵詞：時域有限差分法(FDTD)，合形時域有限差分法(CFDTD) Abstract

SIP is an application of mixed signal between digital, analog, and RF subsystems. Since the power plane of mixed-signal system is typically irregular, conventional Yee’s FDTD scheme will render large error with staircase approximation. Reducing the grid size will alleviate the problem with the added cost of longer computation time. The project intend to develop a numerical method based on the conformal FDTD method. The method will take into account the characteristics of planar circuits in order to accurately analyze irregular shape power distribution plane.

Keywords: FDTD,CFDTD 二、緣由與目的電源金屬面及接地金屬面之間實質上接近一平行板波導，當接地彈跳雜訊引發此波導結構的的共振時，就同時也會造成電磁干擾的問題。設計 SIP 時，雜訊的預測與抑制對系統的效能就具有決定性的影響，一套有效、精準的電磁數值模擬方法是很重要的。目前為止，已有許多研究人員提出數種數值方法以分析電源/接地金屬面，包括動差法(method of moments, MoM)[1]、以二 維傳輸線陣列或分佈式 R、L、G、C 元件為基礎 的電路分析法[2]，[3]、應用共振腔原理的解析解法 [4] ， [5] 、傳輸矩陣法 (transmission matrix method, TMM) [6]－[9]、以解及積分方程式法 [10]等，而各種方法均有其優點與缺點，二維傳輸線陣列法則是以網格為基礎的方法，解耦合電容及連通柱必須置於固定位置，可以分析任意的結構且能夠擴充到多層板結構；對包含眾多連通柱及解耦合電容、形狀不規則、多層板之真實的封裝或印刷電路板結構，準確的分析需要用到非常多的傳輸線段，使得需用的電腦記憶體及 CPU 時間大幅增加。傳輸矩陣法可以有效率的分析大型結構，然當系統整合度與操作頻率越來越高時，這些應用等效電路模型或傳輸矩陣的方法，就顯出其侷限性。由於精確的模型牽涉的自由度太過龐大，因此現有的分析模型[11]－[14]大多是將將晶片內的電源分佈網絡視為多導體傳輸線 (MULTI

-CONDUCTOR TRANSMISSION LINE, MTL) 結構的互

連，以等效分佈式 R、L、G、C 元件電路方式模 擬。這類方法雖然有其準確度與適用性，但是並

行政院國家科學委員會專題研究計畫期中報告

單封裝系統訊號完整性之前瞻整合研究--子計畫四:

單封裝系統訊號完整性之電磁模擬方法研發(1/3)

計畫編號：NSC 94-2213-E-110-034- 執行期限：94 年 8 月 1 日至 95 年 7 月 31 日主持人：郭志文國立中山大學電機工程研究所計畫參與人員：吳維揚、郭智明、蘇欣祥國立中山大學電機工程研究所

(3)

未特別針對如連通柱、導線跨接處等不連續結構建立等效電路，所以當操作頻率越來越高時，不連續結構處的高頻效應就會顯現，造成模擬上相當大的誤差。而以時域有限差分法來模擬時，便能有很好的結果，但尤於混和訊號系統的電源分佈平面典型的是不規則狀，因此若要以傳統的 FDTD 法模擬時，為了要能完整的描述其結構，勢必要將網格縮小。這樣便會加資源與計算時間的需求。因此，若以合形時域有限差分法來模擬，則可對其不規則的形狀部份做一有效的修正，而在不增加所資源下，得到一很好的結果三、合形時域有限差分法圖一為一非均勻網格空間的網格單元示意圖，一般使用非均勻網格的方式將解析空間做離 散化時，以磁場 HX為例，可以表示為： 1/ 2 1/ 2 , 1/ 2, 1/ 2 , 1/ 2, 1/ 2 , 1/ 2, 1 , 1/ 2, , 1, 1/ 2 , , 1/ 2 , , , , ( ) n n xi j k xi j k n n n n y_{i j} _k y_{i j} _k z_{i j} _k z_{i j k} i j k i j k t H H E E E E z y µ + − + + + + + + + + + + ∆ = + − − − ∆ ∆ (1) 其中因為採用非均勻網格的空間離散方式，因此 x、y、z 方向的網格大小不再是常數值，而是和

位置有關的∆xi,j,k、∆yi,j,k、∆zi,j,k。

Conformal FDTD 的原理主要是離散化積分型式的 Maxwell’s 方程式，將包含曲線結構的網格單元(unit cell)做局部修正，調整該單元相關場量的積分路徑與由路徑包圍住之面積，以充分的考量外形上具有曲線狀的結構。將式(1)稍微改變，改寫成以下的型式： 1/ 2 1/ 2 , 1/ 2, 1/ 2 , 1/ 2, 1/ 2 , , 1 , 1/ 2, 1 , , , 1/ 2, , , , , , 1, _, _1, _{1/ 2} , , _{, ,} _{1/ 2} , , , , ( ) n n x_{i j} _k x_{i j} _k n n i j k yi j k i j k yi j k i j k i j k n n i j k z_{i j} _k i j k z_{i j k} i j k i j k t H H y E y E y z z E z E y z µ + − + + + + + ₊ ₊ ₊ + ₊ ₊ ₊ ∆ = + ∆ − ∆ ∆ ∆ ∆ − ∆ − ∆ ∆ (2)

上式中 Ey和 Ez差分式之分母都是∆yi,j,k　∆zi,j,k，

實際上即為該網格單元的面積，以 S i

j,k

=∆yi,j,k∆zi,j,k表示，上式可以改寫成：

1/ 2 1/ 2 , 1/ 2, 1/ 2 , 1/ 2, 1/ 2 , , 1 _, _{1/ 2,} ₁ , , _, _{1/ 2,} , , 1, , 1, 1/ 2 , , , , 1/ 2 , ( ) n n x_{i j} _k x_{i j} _k n n i j k y_{i j} _k i j k y_{i j} _k i j k n n i j k zi j k i j k zi j k i j k t H H y E y E S z E z E S µ + − + + + + + + + + + ₊ ₊ ₊ ∆ = + ∆ − ∆ ∆ − ∆ − (3) 將典型的時間步進計算公式(1)轉化成(3)，乍看之下似乎是多此一舉，但實質則為 Conformal FDTD 法之精神，亦即運用積分路徑與由其包圍住之面積，以考量外形上具有曲線狀的結構。如圖二之網格單元為例，若恰好有一不規則狀的 PEC 邊緣橫跨過部份的網格，則針對此一特殊 的網格單元，Hx的時間步進公式仍然是採用(3)

式計算，惟此時∆yi,j,k、∆yi,j,k+1、∆zi,j,k、∆zi,j+1,k

分別代表網格的四個邊上，不包含 PEC 部分的

長度；S i

j,k代表此一網格中，除了 PEC 以外的面

積。在圖二中∆yi,j,k及∆zi,j,k 的部分並沒有跨過

PEC，因此兩邊的長度等於實際網格長度，而 ∆yi,j,k+1及∆zi,j+1,k的部分有跨過 PEC，因此其長

度必須以原有網格長度減掉 PEC 所佔的長度計算。 計算面積 S i j,k時尚需注意到 PEC 的部分佔據網格單元的比例。若 PEC 僅跨過網格的兩個邊，則 PEC 部分的面積以三角形作為近似，如圖三(a)所示；若 PEC 跨過網格的三個邊，則 PEC 部分的面積就必須以梯形作為近似，如圖 三(b)所示。網格單元的面積 S i j,k則是原有矩形網格的面積減去 PEC 部分的佔用面積。圖三(c) y ∆y_i,j,k+1 ∆y_i,j,k ∆z_{i, j+1,k} Ey_i,j+1/2,k+1 Ey_i,j+1/2,k Ez_i, j+1,k +1/2 Ez_i, j,k+1 /2 Hxi,j+1/2,k+1/2 z ∆z_i,j,k y ∆y_i,j,k+1 ∆y_i,j,k ∆z_{i, j+1,k} Ey_i,j+1/2,k+1 Ey_i,j+1/2,k Ez_i, j+1,k +1/2 Ez_i, j,k+1 /2 Hxi,j+1/2,k+1/2 y ∆y_i,j,k+1 ∆y_i,j,k ∆z_{i, j+1,k} Ey_i,j+1/2,k+1 Ey_i,j+1/2,k Ez_i, j+1,k +1/2 Ez_i, j,k+1 /2 Hxi,j+1/2,k+1/2 z ∆z_i,j,k 圖一、 FDTD 非均勻網格電場磁場配置示意圖。

(4)

所示則是 PEC 跨過網格的四個邊，此時面積

S ij,k則直接以三角形近似非 PEC 佔據的部分。

最後尚有一種狀況僅影響網格邊長的計算，但並不影響網格單元的面積，即 PEC 僅跨過網

格的一邊，如圖四所示。計算此種狀況之 Hx，

僅需要注意處理∆yi,j,k+1之長度，因為 PEC 並沒

有佔據在 yz 平面網格單元的任何面積，因此(3)

式中面積 Si,j,k 即為原有矩形網格的面積，而

∆yi,j,k+1之長度則為原有之長度減去 PEC 部分。

四、結果與討論吾人利用 CFDTD 法，計算一傾斜角為 18.4°的傳輸線位於，厚度為 0.8 mm，εr = 的4 基板中的等效介電常數(ε_reff )，如圖五，並與階梯法所求的等效介電常數做比較 (如圖六)。其 x ∆ = ∆y = ∆z= 0.2 mm, ∆t = 6.667e-13 秒，激發源為一附加源。而等效介電常數的求法如下所述 [15]，假設 u 及( u+ )為圖五中兩觀測點的位L 置，將兩點間的電場差轉至頻域可得，

(

)

(

)

( ) , , L E u+Lω =E u ω e−γ ω (4) ，其中γ ω

( )

=α ω

( )

+ jβ ω

( )

，而等效介電常數的定義為β ω

( )

=ω µε ε_{0 reff} ，可得等效介電常數

(

)

(

)

2 2 2 2 0 0 , 1 1 , reff E u L E u L ω β ε ω µε ω µε ω ⎡ ⎛ ⎞⎤ = = ⎢ ∠⎜_⎜ ₊ ⎟_⎟⎥ ⎢ ⎝ ⎠⎥ ⎣ ⎦ (5) 圖六中，紅線色所顯示的是傳輸線和基板間沒有傾斜角時所得到的等效介電常數，而綠線和藍線則分別是使用階梯法和 CFDTD 法所得之結果。可觀察到，利用合形有限差分法所求得的等效介電常數其結果較利用階梯法所得之結果準確。五、成果自評吾人已將實現 CFDTD 法所需之程式碼撰寫完成，並利用 CFDTD 法計算一有傾斜角之傳輸 線，位於厚度為 0.8 mm，εr = 之基板上的等 4 效介電常數，由於傳輸線有傾斜角的關係，若要 以傳統 FDTD 法來描述此結構，必需再將 x 及 y 方向的∆x和∆y的大小變細才可完整的描述此結構，而若利用 CFDTD 法，則可保持原先無傾斜角時傳統 FDTD 法所設定的網格大小既可。圖三、網格單元的面積求法。 ∆z_i,j,k z y ∆y_i,j,k+1 ∆y_i,j,k ∆z_{i, j+1,k} Ey_i,j+1/2,k Ez_i, j+1,k +1/2 Ez_i, j,k+1 /2 Ey_i,j+1/2,k+1 Hx_{i,j+1/2,k+1/2} PEC ∆z_i,j,k z y ∆y_i,j,k+1 ∆y_i,j,k ∆z_{i, j+1,k} Ey_i,j+1/2,k Ez_i, j+1,k +1/2 Ez_i, j,k+1 /2 Ey_i,j+1/2,k+1 Hx_{i,j+1/2,k+1/2} PEC z y ∆y_i,j,k+1 ∆y_i,j,k ∆z_{i, j+1,k} Ey_i,j+1/2,k Ez_i, j+1,k +1/2 Ez_i, j,k+1 /2 Ey_i,j+1/2,k+1 Hx_{i,j+1/2,k+1/2} PEC y ∆y_i,j,k+1 ∆y_i,j,k ∆z_{i, j+1,k} Ey_i,j+1/2,k Ez_i, j+1,k +1/2 Ez_i, j,k+1 /2 Ey_i,j+1/2,k+1 Hx_{i,j+1/2,k+1/2} PEC 圖二、具曲線 PEC 結構的網格單元之電場磁場配置示意圖。圖四、PEC 僅影響網格邊長，但不佔據面積。

(5)

CFDTD 法在程式實現上可以直接利用傳統 FDTD 法之程式修改，且 CFDTD 法和傳統 FDTD 法有非常好的相容性，非常容易搭配一起使用，且不會增加運算所需資源又能保持其準確性。我們亦可發現，若結構有多層的不規則金屬面，此法亦可使用，只需對各層不規則金屬面上的電場分量及此平面上下的磁場分量做修正便可，而其餘部份同樣可用傳統 FDTD 法計算，惟需注意的是，兩不規則金屬面之間的距離，需在 2 倍的∆z以上，目前之方法才可適用。六、參考文獻

[1] T. K. Sarkar, “Accurate modeling of frequency response of multiple planes in gigahertz packages and board,” in Proc. 9th Topical Meeting Elect. Perform.

Electron. Packag., Oct. 2000, pp. 59-62.

[2] I. Novak, “Reducing simultaneous switching noise and

EMI on gound/power planes by dissipative edge termination,” in Proc. 7th Topical Meeting Elect.

Perform. Electron. Packag., Oct. 1998, pp. 181-184.

[3] L. Smith, T. Roy and R. Anderson, “Power plane Spice

models for frequency and time domains,” in Proc. 9th

Topical Meeting Elect. Perform. Electron. Packag., Oct.

2000, pp. 51-54.

[4] N. Na, J. Choi, S. Chun, M. Swaminathan, and J.

Srinivasan, “Modeling and transient simulation of planes in electronic packages,” IEEE Trans. Comp.,

Packag., Manufact. Technol. B, vol. 23, pp.340-352,

Aug., 2000.

[5] N. Na, J. Choi, M. Swaminathan, J.P. Libous, and D.P.

O’ Connor, “Modeling and simulation of core switching noise for ASICs,” IEEE Trans. Adv. Packag., vol. 25, pp. 4-11, Feb. 2002.

[6] J. Kim and M. Swaminathan, “Modeling of irregular

shaped power distribution planes using transmission matrix method,” IEEE Trans. Adv. Packag., vol. 24, no. 3, pp. 334-346, Aug. 2001.

[7] J. Kim, E. Matoglu, J. Choi, and M. Swaminathan,

“Modeling of multi-layered power distribution planes including via effects using transmission matrix method,” in 15th Int’l Conf. VLSI Design, pp. 59-64, Jan. 2002.

[8] J. Kim and M. Swaminathan, “Modeling of

multi-layered power distribution planes using transmission matrix method,” IEEE Trans. Adv. Packag., vol. 25, pp. 189-199, May 2002.

[9] J. Choi, S. H. Min, J. H. Kim, M. Swaminathan, W. T.

Beyene, and X. Yuan, “Modeling and analysis of power

distribution networks for gigabit applications,” IEEE

Trans. Mobile Comp., vol. 2, no. 4, Oct.-Dec., 2003

[10] J. Fan, J.L. Drewniak, H. Shi, and J.L. Knighten, “DC power-bus modeling and design with a mixed potential integral-equation formulation and circuit extraction,”

IEEE Trans. Electromagn. Compat., vol. 43, no. 4, pp.

426-436, Nov. 2001.

[11] J. Choi, L. Wan, M. Swaminathan, B. Beker, and R. Master, “Modeling of realistic on-chip power grid using the FDTD method,” in Proc. IEEE Int. Symp.

Electromagn. Compat., vol. 1, pp. 238-243, 2002.

[12] H. H. Chen and D. D. Ling, “Power supply noise analysis methodology for deep submicron VLSI chip design,” 34th Design Auto. Conf., pp. 638-643, 1997. [13] K. T. Tang and E. G. Friedman, “Simulation switching

noise in on-chip CMOS power distribution networks,”

IEEE Trans. VLSI System, vol. 10, no. 4, pp.487-493,

2002.

[14] G. Bai and I. N. Hajj, “Simultaneous switching noise and resonance analysis of on-chip power distribution (a)

圖五、俱傾斜角18.4°之傳輸線於εr = 之基4

(6)

networks,” in Proc. Quality Electronic Design 2002, pp. 163-168.

[15] J. Fang and J. Ren, “A Locally Conformed

Finite-Difference Time-Domain Algorithm of Modeling Arbitrary Shape Planar Metal Strips.” IEEE, Trancs.

Microw. Theory Tech. vol. 41, no. 5, May, 1993.

0 5 10 15 20 25 30 Frequency (GHz) 2 3 4 5 6 R e la ti v e d ie le c tr ic c o n s ta n t

strip line (0 deg) stair line (18.4 deg)

strip line (18.4 deg) from CFDTD

圖六、等效介電常數。紅色線為傳輸線沒有傾斜角時之等效介電常數，綠色和藍色線分別為使用階梯法與 CFDTD 於