整合式被動元件專利地圖製作與分析

全文

(1)國立高雄大學電機工程學系碩士論文. 整合式被動元件專利地圖製作與分析 Patent Map and Development Analysis for Integrated Passive Device. 研究生：魏志男指導教授：吳松茂. 中華民國九十六年七月.

(2) 整合式被動元件專利地圖製作與分析指導教授：吳松茂博士國立高雄大學. 電機工程研究所. 學生：魏志男國立高雄大學電機工程研究所. 摘. 要. 專利地圖為一種被利用來做技術趨勢分析經常使用的分析方法，進一步更可以分析專利集中區塊與專利空地，以進行迴避設計或創新發明。本研究鑑於半導體製程技術的快速發展，而被動元件微小化及積集度的技術進步幅度卻不如半導體製程的發展，遂因技術上的差距造成整合上的困難，於是有人想到利用半導體製程技術來做被動元件整合的方式，以大幅縮小化被動元件所佔系統的空間以及提高與主動元件製程的整合性，來強化電性與成本的效益。本研究係先以介紹被動元件之發展歷程為起始，並對專利的發展做一簡介說明，遂開始以薄膜式被動元件為主體，進行專利檢索，並對檢索出之專利完成專利摘要表，並整理出專利地圖與管理圖，再從而分析整合式被動元件之技術發展，基於本研究所整理之專利地圖來探討未來技術可能持續發展方向。. 關鍵字：被動元件、整合式被動元件、專利、專利檢索、專利地圖、專利管理圖、薄膜線路、薄膜技術、薄膜被動元件. i.

(3) Patent Map and Development Analysis for Integrated Passive Device Advisor：Dr. Sung-Mao Wu Institute of Electrical Engineering National University of Kaohsiung. Student: Chihnan Wei Institute of Electrical Engineering National University of Kaohsiung. ABSTRACT. Patent map is a common method of the technology trend analysis method. Furthermore, the analysis of the patent concentrated and vacancy areas could design around the patent or create a new invention. In view of the advance of the semiconductor technology, the developed degree of the passive component in integrity and miniaturization is more less than semiconductor technology, so as to cause the difficulty in process integrity due to the gap of the passive component and semiconductor technology. Then, the semiconductor technology is suggested to integrate the passive component. It can greatly reduce the space occupied by passive component in the system and increase the availability of integrity with active element so as to bring the benefit in electronics and cost. This research begins from introducing the development history of passive component technology and then makes a brief introduction of the patent development, followed by proceeding the patent search about the thin film passive technology and making the patent abstract for searched patents. After that, to finish the patent map and the patent management chart. Finally, to analysis the technology development of the integrated passive device and to suppose the trend of the development in the future. Keyword：Passive component, Integrated passive component, Integrated passive device, IPD, Patent, Patent search, Patent map, Patent management chart, Thin film, Thin film circuit, Thin film technology, Thin film passive. ii.

(4) 誌. 謝. 本文能夠順利完成首先要感謝本人的指導教授吳松茂博士，在吳博士的悉心指導與體諒下，不斷的鼓勵我並協助解決在本文撰寫過程中所產生的疑難，讓我在整個研究中不斷的學習與成長，不論是學業上或待人處事上，均讓我受益良多，同時也感謝口試委員楊誌欽博士與葉文冠博士的指導，讓本文更佳的完善。另外，感謝我的父母、親人，在這段辛苦的求學過程中不斷的鼓勵我、支持我，使我無後顧之憂的全心專注於學業上，還有，要感謝一起共同努力奮鬥的同學們，恩路、挺瑞、冠宏、孟融、東育、郭博、殷昇、恒玉、韶華、秉儒、瑞文、昇龍，以及全心全力幫助我們解決疑難的意玲，因為你們的協助，讓我得以順利完成本文的撰寫。此外，也要感謝我在公司的長官與同事們，家福、詩綺、佳蓉、淞富、佐銘、雅雯、若愚、智元、信福，在我忙碌於學業之時，能給予我充份的支持與幫助，最後，還要特別的感謝我的處長張志煌先生的支持，讓我能順利完成這兩年的學業。在此，願將此論文獻給以上所有提及的相關人員及默默支持我的所有親朋好友，均能與我同享這份喜悅與榮耀。. 魏志男國立高雄大學電機工程學系民國96年7月. iii.

(5) 目. 錄. 中文摘要 ··································································································································· i 英文摘要 ··································································································································iI 誌謝 ·······································································································································iiI 表目錄 ····································································································································· vi 圖目錄 ···································································································································viii 第一章、緒論..........................................................................................................................1 1-1 前言 ................................................................................................................................1 1-2 研究動機與目的 ............................................................................................................1 1-3 被動元件之定義及功能 ................................................................................................3 1-4 研究流程 ........................................................................................................................5 1-5 章節提要 ........................................................................................................................6 第二章、被動元件技術發展....................................................................................................7 2-1 表面接合式被動元件 ....................................................................................................8 2-2 積層陶瓷被動元件 ........................................................................................................9 2-3 低溫共燒陶瓷 ..............................................................................................................11 2-4 薄膜式被動元件 ..........................................................................................................13 2-5 分離式與整合式被動元件之比較 ..............................................................................14 第三章、文獻回顧..................................................................................................................16 3-1 被動元件理論與應用 ..................................................................................................16 3-1-1 電阻.......................................................................................................................16 3-1-2 電容.......................................................................................................................19 3-1-3 電感.......................................................................................................................23 3-1-4 品質因子...............................................................................................................24 3-1-5 薄膜式被動元件結構與製程...............................................................................24 3-1-5-1 薄膜電阻........................................................................................................25 3-1-5-2 薄膜電容........................................................................................................28 3-1-5-3 薄膜電感........................................................................................................29. iv.

(6) 3-1-5-4 薄膜式被動元件發展現況............................................................................30 3-2 專利制度與發展介紹 ..................................................................................................33 3-2-1 專利種類...............................................................................................................35 3-2-2 專利要件...............................................................................................................36 3-2-3 專利申請...............................................................................................................37 3-2-4 專利工程...............................................................................................................39 3-3 專利地圖 ......................................................................................................................40 3-3-1 專利檢索...............................................................................................................40 3-3-2 專利分類...............................................................................................................42 3-3-3 專利地圖分析.......................................................................................................43 3-3-3-1 專利管理圖....................................................................................................44 3-3-3-2 技術圖分析....................................................................................................46 3-3-3-3 引證圖分析....................................................................................................47 3-3-3-4 專利權利圖分析............................................................................................47 第四章、專利地圖製作與分析..............................................................................................49 4-1 IPD專利地圖製作.........................................................................................................49 4-1-1 專利檢索...............................................................................................................49 4-1-2 專利分析...............................................................................................................55 4-1-2-1 代表性之公開技術........................................................................................56 4-1-2-2 珍珠專利........................................................................................................63 4-1-3 專利管理圖製作...................................................................................................67 4-1-4 功效矩陣圖...........................................................................................................71 4-2 IPD專利佈局分析.........................................................................................................74 第五章、結論..........................................................................................................................77 參考資料..................................................................................................................................78 附錄-相關專利號碼 ................................................................................................................80. v.

(7) 圖. 目. 錄. 圖 1：專利地圖製作與研究流程圖.........................................................................................5 圖 2：各種型式被動元件成品圖[2]........................................................................................8 圖 3：積層陶瓷電容結構圖[5]..............................................................................................10 圖 4：LTCC製程流程圖[5][7] ...............................................................................................11 圖 5：整合式被動元件與分離式被動元件尺寸比較圖[12]................................................14 圖 6：電阻結構圖...................................................................................................................16 圖 7：薄膜電阻元件結構與片電阻定義...............................................................................17 圖 8：不同電阻圖形之總電阻計算範例...............................................................................17 圖 9：常見的片電阻雷射修整方式[13]................................................................................18 圖 10：片電阻L型切口雷射修整電阻值變化情形[3] .........................................................18 圖 11：電容結構圖.................................................................................................................20 圖 12：電容器之等效電路.....................................................................................................20 圖 13：IC封裝體中某一訊號線引出處，所側向銲接的SMT片狀電容器。 ....................22 圖 14：中電容值電容作為訊號完整性之訊號分析[3]........................................................22 圖 15：電感等效電路.............................................................................................................23 圖 16：薄膜電阻製程示意圖.................................................................................................26 圖 17：薄膜電容製程示意圖.................................................................................................28 圖 18：L型電容之設計 ..........................................................................................................28 圖 19：薄膜電感製程示意圖.................................................................................................29 圖 20：幾種常見的平面電感圖形設計.................................................................................29 圖 21：Telephus發展的厚銅製程IPD結構圖（資料來源：Telephus網站） .....................30 圖 22：IMEC的薄膜技術IPD結構示意圖（資料來源：IMEC網站） ..............................31 圖 23：IZM的晶圓級薄膜多層技術IPD結構示意圖（資料來源：IZM網站） ...............31 圖 24：Dai Nippon發展之IPD（資源來源：Dai Nippon Presentation）............................32 圖 25：SyChip發展之IPD結構示意圖（資料來源：SyChip Presentation） .....................32 圖 26：專利申請之要件.........................................................................................................36 圖 27(a)：發明專利審查與行政救濟流程（資料來源：經濟部智慧財產局） ................37. vi.

(8) 圖 27(b)：新型專利審查與行政救濟流程（資料來源：經濟部智慧財產局）................38 圖 27(c)：新式樣專利審查與行政救濟流程（資料來源：經濟部智慧財產局） ............38 圖 28：專利工程三階段.........................................................................................................39 圖 29：專利管理圖分析.........................................................................................................44 圖 30：專利成長率圖.............................................................................................................44 圖 31：技術生命週期圖之一般模式.....................................................................................45 圖 32：功效矩陣圖.................................................................................................................47 圖 33：ESP@CENET檢索介面 .............................................................................................50 圖 34：Thomson Delphion 布林檢索介面............................................................................51 圖 35：本研究第一次檢索結果之字串叢集分析.................................................................53 圖 36：本研究第二次檢索結果之字串叢集分析.................................................................53 圖 37：本研究第三次檢索結果之字串叢集分析.................................................................54 圖 38：本研究最終檢索結果專利之字串叢集分析.............................................................55 圖 39：專利成長率圖 ..........................................................................................................70. vii.

(9) 表. 目. 錄. 表 1：各類電子系統主動元件與被動元件數量 [1 ].............................................................2 表 2：各型電腦被動元件數量[1]............................................................................................3 表 3：各類電容器之優缺點及其趨勢比較[2]........................................................................4 表 4：HTCC與LTCC之比較[8] .............................................................................................12 表 5：各式被動元件比較表[10]............................................................................................15 表 6：被動元件薄膜的形成方式[13]....................................................................................26 表 7：常用之金屬陶瓷材料整理[13]....................................................................................27 表 8：各國專利類型及其專利權期限...................................................................................35 表 9：本研究所使用之專利摘要表.......................................................................................46 表 10：專利權利圖分析.........................................................................................................48 表 11：本研究使用之檢索條件及結果.................................................................................52 表 12：專利數排序表 ..........................................................................................................67 表 13：前 15 大專利數排序表...............................................................................................68 表 14: 專利申請所屬國別排序表 .........................................................................................68 表 15：優先權日排序表 ......................................................................................................69 表 16：IPC Code排序表.......................................................................................................70 表 17：AT&T / Lucent / Bell Lab...........................................................................................74 表 18：NEC.............................................................................................................................75 表 19：IBM .............................................................................................................................75. viii.

(10) 第一章、緒論 1-1 前言隨著技術的進步，人類文明的生活持續逐步向前邁進，而技術的發展不外乎為滿足人類生活所需，從石器時代開始一直到現今的電氣化時代，持續不斷有新的發現與發明，使得生活所需的一切更佳的便利，尤其是半導體技術的發展一直是人類技術史上重要的里程，然而，技術的發展除了因為有需求而產生外，對技術發展工作者而言，給予精神上或是實質上的鼓勵也是不可或缺的，例如給予對應於其開發的技術相對應之報酬、或對於其耗盡心力所開發出來的成果給予保護等等，都是趨使技術不斷更新的原因，近年來，保護智慧財產權的觀念愈來愈受重視，申請專利保護已逐漸成為一種普遍保護技術之手段，而專利亦在這樣的趨勢下儼然成為一種技術力之指標，根據世界智慧財產權組織（World Intellectual Property Organization, WIPO）之報導，在各式專業期刊、雜誌、百科全書等有關技術發展的資料中，唯一能夠全盤公開技術核心者僅有專利資訊，在專利說明書中含有百分之九十至九十五的研發成果，而且其中百分之八十並未記載在其他雜誌期刊中，所以若能善加利用專利資訊，則不僅可縮短六成的研發時間，更可節省四成的研究經費，由此可知專利訊息對技術研發人員的重要性，因此本研究係以專利文獻為出發點，針對現行熱門之技術-積體化被動元件，進行一專利地圖分析之研究，期能藉由本研究結果來瞭解該項技術之發展歷程外，並進一步推知次世代技術之走向及可能態樣，做為今後此類相關研究之碁石。. 1-2 研究動機與目的隨著半導體製程能力的提升，從微米製程進入奈米製程後，主動式電子元件的積極度隨之大幅提升，相對的搭配主動式元件的被動元件需求量成長更是驚人，各種電子系統所使用的主動元件及被動元件數量調查請參見表1。又以電腦 1.

(11) 為例，從80486開始到PentiumⅢ系列之電腦，其被動元件使用數量自165個暴增至 2,195個，足足增加了有13.3倍之多，請參見表2[1]，且其增加之趨勢仍持續成長中，而電子化產品之市場趨勢乃是輕、薄、短、小，所以半導體製程能力之提昇，使相同體積內之主動式元件數大增，然現行的被動元件數相對地數量大幅增加外，亦需要有較多的空間來置放該些被動元件，如此必然增加整體封裝件之大小，此與市場趨勢大相逕庭，必不被市場所接受，再以成本角度來看，平均每一個表面接合式被動元件約花費0.005美金，加工(包括封裝、測試、檢測以及重工) 成本約0.013美金，總計成本約0.018美金[1]，如此以量計價，成本係與被動元件數量成正比關係，故而在大量被動元件必然使用之前提下，如何去降低被動元件之成本及空間，甚至提高被動元件之性能，乃為當前之重要課題之一。本研究以專利分析為基礎，針對積體化被動元件之技術製作專利地圖，以探究積體化被動線路之技術發展及專利分佈概況，期望經由本研究推知該技術次世代之可能態樣，以及就目前所知之眾多專利技術中整合獲得依各種需求下所可能之最佳化設計。表1：各類電子系統主動元件與被動元件數量 [1 ]. 2.

(12) 表2：各型電腦被動元件數量[1]. 1-3 被動元件之定義及功能對所通過之電子訊號或資料不會有任何改變或影響之元件稱為被動元件，相較於主動元件而言，被動元件通常扮演著服務及協助的角色。被動元件一般包含電阻器(Resistor)、電容器(Capacitor)、電感器(Inductor)、濾波器(Filter)與振盪器 (Oscillator)等，由於其元件本身並無法參與電子運動，所以在電壓或電流改變時，其電阻及阻抗並不會隨之發生變化。從功能的差異來區分，被動元件基本上可分為電阻器、電感器、電容器等三類，電阻器依其功能特性可再細分為三類：第一類為固定式非晶片型和固定式晶片型電阻器，功能為降壓、分壓，其中，固定式晶片型電阻又分為晶片電阻、碳膜電阻與金屬膜電阻等；第二類為可變式電阻器，功能為調整電路電壓；第三類為非線性電阻器，其中又可分為變阻器、熱阻器，功能分別為突破吸收、溫控與感測。電容器的功能包括濾波、整流、耦合及高速充放電，電容器可分為可變電容. 3.

(13) 器及固定電容器，固定電容器依材質差異性又分類為紙質電容器、陶瓷電容器、鋁質電解電容器、塑膠薄膜電容器、鉭質電容器、鈦質電容器、雲母電容器…等種類，陶瓷電容器又可細分為積層陶瓷電容器 (Multi-layer Ceramic Capacitor, MLCC)、圓板型陶瓷電容器、AC安規陶瓷電容等，各類電容器之優缺點及其趨勢比較表如表3[2]。一般在電子產品內被動元件之使用，以電容器之用量最多，約占組裝被動元件總數的四至七成[3]，當電子系統愈趨複雜，主動元件工作電壓一再降低與功能不斷強化的趨勢下，訊號線（Signal line）與接腳數（I/O）持續的添加，解除電磁耦合（Decoupling）消減雜訊效應所用到低容值的旁路（By-pass）電容器，其數目上也隨之有增多的趨勢。電感器主要功能包括濾波、穩定電流、升降壓與去除雜訊，功能與電容器相似，不同的是，電容器是以電場的形式來儲存電能，而電感器乃是以磁場的形式來儲能，隨著高頻技術的發展，電磁波干擾（Electro Magnetic Interference, EMI）的問題備受重視，而電感器具有防制電磁波干擾（EMI Shielding）之功能，所以電感器的發展在電子元件中的重要性亦愈趨重要，電感器依產品型態，大致上可分為傳統線圈式電感與晶片電感等兩大類，由於電子產品的輕薄短小化已成趨勢，積層晶片型電感已成電感器的主流技術。. 表3：各類電容器之優缺點及其趨勢比較[2]. 4.

(14) 1-4 研究流程本研究主題以整合式被動元件（Integrated Passive Device, IPD）技術為主軸，經由初步關鍵字定義檢索專利資料庫，於檢索過程中不定時檢視及修正關鍵字之定義，搜集出歷來年相關之專利並整理其技術之演進概況，並從中挑選核心專利，再依據該些核心專利為主軸橫向檢索其他關聯之專利，最後完成專利管理圖表，以利於快速檢視各專利權人的技術發展指向，同時並研讀該些專利後完成專利摘要表，並將其分門別類填入專利功效矩陣圖中，分析整理IPD技術之主要問題發生及各種克服問題之設計及方法，並依所建制完成之功效矩陣圖，探討最佳化之設計及其他之專利空地，以及探究次世代技術/產品可能態樣。本研究之流程如圖1所示。. 圖 1：專利地圖製作與研究流程圖. 5.

(15) 1-5 章節提要本研究共區分五個章節，第一章緒論部份概述研究動機及被動元件之技術發展，並略為說明本研究之流程，第二章針對被動元件之技術發展做一整理，並介紹各發展技術之重點，第三章主要整理相關文獻，並就被動元件原理部份以及專利理論部份分別說明，同時介紹本研究主要方法之專利地圖製作說明，第四章即以本研究主題進行專利地圖製作之過程及結果說明，並完成功效矩陣圖後，進行趨勢分析及整理，第五章做本研究最後總結及未來可能研究說明。. 6.

(16) 第二章、被動元件技術發展就被動元件的類型來分類，通常可區分為引腳型或表面接合型分離式被動元件、陣列式被動元件、以及整合式被動元件，各種型式之被動元件成品如圖 2所示。其中值得注意的是，各種不同功能的被動元件有著各自不同的元件結構、材料及容許誤差，故在被動元件的發展上，可概略分成以下三個方向來觀察： 1. 以被動元件之功能來看，包含兩種型態的發展，一種是單一型被動元件製造技術發展，例如：晶片式電阻、晶片式電感、積層陶瓷電容(Multi-Layer Ceramic Capacitors, MLCC)等，積極改良單一性功能之元件製程，另一種則是整合式被動元件技術發展，例如：高溫共燒陶瓷（High-Temperature Co-fired Ceramics； HTCC）技術、低溫共燒陶瓷（Low-Temperature Co-fired Ceramics；LTCC）技術、薄膜式被動元件（ Thin Film Passive）及埋入式被動元件（ Embedded Passive）等，提供了主動元件或模組與被動元件的整合能力。 2. 以被動元件與系統間的連接關係來看，自 1960年引腳插入接合式（ Through Hole Device, THD）開始發展，之後有表面接合式（Surface Mount Device, SMD）與埋入式被動元件（Embedded Device）兩種技術的發展，表面接合技術發展至今已有十餘年，近年來晶片型（Chip Type）被動元件出現後，被動元件之尺寸愈趨微小，甚至還可將0402（1㎜×0.5㎜×0.5㎜）的電容單體製做成陣列（Array）型態的元件，擠列30顆於CPU載板腹底中央的狹地上，且因其單價便宜又品質優良，所以一直為當前技術之主流。埋入式被動元件技術之發展最早商品化的是Ohmega-ply公司，其利用線路基本之內層板面原有銅箔的毛面（Matt Side）上，形成磷鎳合金層之薄膜，當做電阻性元件（Resistive Element）壓合成為薄核心層（Thin core），再利用光阻與蝕刻的線路圖案化技術，於特定位置形成所需的薄膜”電阻器”，當時之技術命名為Buried Resistor。1992年美國公司Zycon在高階多層基板中之Vcc/GND 內層之間，加入介質層（2-4mil）的內層板，利用廣大面積的平行金屬銅板面，製作成為整體性的電容器，商名稱為Buried Capacitor，此後埋入式被動元件之技術成為高密度內連結（High Density Interconnect, HDI）技術的一部份[3]。. 7.

(17) 3. 以被動元件製程來看，則可分為陶瓷共燒技術、薄膜技術與內埋製程技術三類技術發展，各自有其特色及優勢，至今此三類技術仍持續發展並進中。. 圖 2：各種型式被動元件成品圖[2]. 2-1 表面接合式被動元件早年的線路基板使用引腳插入型的元件，線路基板需先鑽洞，元件引腳穿過後再加以湧錫銲接技術來接合。由於元件體積大，引腳間無法太過靠近，線路基板背面又是銲接接點無法加以利用，致空間上造成許多浪費，至70年代末，出現一種新的線路基板裝配技術，名為表面接合技術（ Surface Mount Technology, SMT），這種技術是將元件上的引腳係銲接在線路基板的表面上，而非貫穿線路基板，使得線路基板兩面均可設置元件，並使用表面接合迴銲（Solder Reflow）技術銲接元件於線路基板上，相對於引腳插入型元件而言，表面接合式的元件體積更是小得許多，但元件的密集程度若與積體電路相比，仍是相差甚遠。. 8.

(18) 2-2 積層陶瓷被動元件由於電子產品朝向輕薄短小、低耗能發展的趨勢，使得電子元件也面臨體積縮減的壓力，近年來已漸漸被表面接合式的晶片型元件所取代，配合多層線路的印刷電路板，兩面均可黏著晶片式電子元件，更大幅提高線路的密集程度，而在二次世界大戰後，具有高介電係數、高壓電常數、高機電藕合常數及良好光電效應的鐵電陶瓷材料被大量地開發及應用，在電容器的發展上，又由於陶瓷薄膜堆疊技術越來越進步，使得所生產出來的電容值也越來越高，已逐漸取代了習知的電解電容器和鉭質電容器，再加上可配合利用SMT技術直接在基板上黏著，使得陶瓷電容在發展上一直受到重視[ 4]。晶片電阻使用絕緣的氧化鋁陶瓷作為基板，利用網版印刷技術將含有氧化釕的電阻材料印刷上去，再印上保護用的薄層玻璃粉，經過高溫燒結後成為晶片電阻。由於印刷時電阻材料的黏度、溶劑的比例，以及製程上其他的變因，造成成品上電阻值的誤差，所以成品仍需要經過雷射切割，才能生產出合乎標準的產品。表面黏著型的電容又稱為晶片陶瓷電容，因電容量的大小與電極面積成正比，而積層陶瓷電容的尺寸又比傳統圓板形陶瓷電容小得多，因此，電極的排列就朝向立體化發展，同樣使用網印的技術，將導體與介電層交錯地印刷在絕緣基材上，使得電極的總面積隨著堆疊層數增加而變大，積層陶瓷電容就是利用疊印技術，將每一層的導體與絕緣體縮減到只有幾十微米的厚度，一個元件裏面堆疊了數十層，甚至上百層，而元件總厚度卻只有一、二公厘而已，其結構如圖 3所示[5]。同樣的製作方式也可應用到積層晶片電感器。整體而言，積層陶瓷被動元件利用網印技術來製作，所使用之材料有網版及油墨，而油墨又包含導體油墨及介電油墨。網印使用的網版是由不鏽鋼絲製成的網布，目前較常使用的網印解析度大約50微米，相當於一根頭髮的寬度，而使用的油墨，不論是導體或是絕緣體，其顆粒都必須能透過網布上的網孔，因此，除原料顆粒大小必須加以控制外，也要防止粒子過度聚集，製作環境也要管制避免灰塵雜質污染。導體油墨包含了導電粒子、樹脂、溶劑和少許的玻璃粉，藉由樹脂和溶劑形成黏稠載體，將導電粒子及玻璃粉均勻分散其中。導電粒子通常是直. 9.

(19) 徑在一個微米左右的銀或鈀銀合金，在燒結的過程中溶劑會揮發、樹脂會氧化，存留下的少許玻璃會將導電粒子彼此黏結形成導電通路。貴金屬因具有不易氧化的特性，經過攝氏800度燒結後，鈀銀等貴金屬仍能保有良好的導電性，然而鈀銀的成本太高，近年來已有用較便宜的卑金屬（例如鎳）電極材料來取代之趨勢，但也同時產生了在燒結的過程中需控制樹脂氧化燒除，而卑金屬不能氧化的難題，目前的解決方式為控制燒結爐的含氧量，使其足夠氧化樹脂又不至於使金屬氧化。介電油墨包含了介電陶瓷粉體（例如鈦酸鋇粉體）、樹脂、溶劑以及少許的玻璃粉，如同導體油墨般，樹脂和溶劑將陶瓷粉體分散，使得網版印刷得以進行，而燒結後陶瓷粉體被玻璃所黏結，形成介電層[6]。燒成後的被動元件體積很小，晶片型的被動元件，其尺寸規格是以兩組數字來表示，代表的分別是元件的長和寬（大的數字在前，如 0402、0603），而且是以英制單位來表示。近幾年來，元件在尺寸上已從2220、1812、1210 縮小至以 1206、0805、0603、0402為主，甚至於更小的0201及01005。. 圖 3：積層陶瓷電容結構圖[5]. 10.

(20) 2-3 低溫共燒陶瓷低溫共燒陶瓷（LTCC）技術是相對於高溫共燒陶瓷（HTCC）而言，LTCC 與 HTCC的區別在於陶瓷粉體配料和金屬化材料不同， LTCC在燒結上控制更容易，燒結溫度更低。圖 4 為低溫共燒陶瓷製程流程圖 [6] ，主要採用低溫（850 ℃ ~900 ℃）燒結瓷料與有機黏合劑/增塑劑按一定比例混合，通過流延生成生瓷帶或生胚片，在生瓷帶送上形成通孔或電射鑽孔、金屬化佈線及通孔金屬化，然後進行疊片、熱壓、切片、排膠、最後約900℃低溫燒結製成多層佈線基板。. 圖 4：LTCC 製程流程圖[5][7]. 11.

(21) 而HTCC的燒結溫度需在1500℃以上，所採用的高熔點金屬如鎢、鉬、錳等導電性能較差，所以燒結收縮並不如 LTCC易於控制，但 HTCC已是一種成熟技術，產業界已對材料和技術均已有相當的瞭解，且氧化鋁的機械強度比LTCC介質材料的機械強度高得多，此外，氧化鋁的熱導率比LTCC介質材料的熱導率幾乎要高20倍。低溫共燒陶瓷與高溫共燒陶瓷特性比較整理如表4[8]。 LTCC利用陶瓷材料作為基板，將電容、電阻等被動元件埋入陶瓷基板中，並採用金、銀、銅等貴金屬共燒形成電極，再印刷塗佈電路，最後在攝氏850~900 度中燒結而形成整合式陶瓷元件。當整塊低溫共燒陶瓷模組黏到電路板上時，裏面就包含了上百顆的被動元件和部分的線路，如此可大幅縮減元件之間的空間，但仍有其限制和缺點，例如不同的材料隨著疊印層數的增加，製作困難度就越高。其次，所有元件燒結在一起後就無法將其分割，若線路設計有所修改，整個元件便要全部重做，因此，LTCC元件大多是為了某一個特定功能的電路。. 表4：HTCC與LTCC之比較[8]. 12.

(22) 2-4 薄膜式被動元件關於被動元件的整合，因為受限於材料、技術以及經驗等等，發展進度並不如預期快速，目前技術較為成熟的是利用陶瓷材料，以LTCC的技術將被動元件整合於基板之內，雖然陶瓷材料成本並不昂貴，但是由於生產費用過高，不易達到降低單價的目標。此外，PCB板上幾乎都採用SMT的技術生產，隨著元件體積縮小化之後，表面黏著設備不易處理過小元件，例如0402或0201等等，於是就有人開始研究將積體電路的薄膜技術用來整合被動元件，企圖能解決上述之問題。主動式與被動式元件於製造技術上最大的差異在於主動元件用的是曝光、顯影、鍍膜、擴散、蝕刻等「薄膜製程」，每層的厚度很少超過一個微米（0.01~1μm），而被動元件使用的是網版印刷與高溫燒結等「厚膜製程」，每一層的厚度至少都有幾個微米（5~10μm），在線寬的解析度上兩者更相差了百倍以上，以晶片電阻為例，0201的晶片電阻產品外觀尺寸才0.5×0.25mm，對網印製程而言是極難跨越的技術瓶頸，相對於薄膜製程能力而言卻仍是有所餘裕[9]。也因製程能力上的差異，使得共燒陶瓷元件與積體電路元件很難以相同的製程整合在同一塊基板上，只能用覆晶封裝等技術將積體電路的矽晶片直接黏貼到主機板上，以減少封裝所占的面積。由於薄膜製程可以使被動元件所占的體積縮得更小，在使用這些昂貴的製程之後，除了可以更縮減了被動元件體積之外，更同時提供了一個與積體電路整合的可能性，讓主動、被動元件可以同時設置在同一塊基板上，然而，在矽基材上用薄膜技術製造被動元件，卻容易導致電感元件之Q值偏低，又薄膜電容之介電材料通常不屬於強介電材料，其電容特性亦有所限制，兼之製程設備與製程環境均需相當高之成本，所以相較於SMT及LTCC而言，仍有其待突破之不利因素。. 13.

(23) 2-5 分離式與整合式被動元件之比較 National Electronic Manufacturing Initiative(NEMI)2002年的Roadmap中對各式被動元件之比較如表5所示[10]，綜合來看，整合式被動元件相較於分離式被動元件具有以下優點[11]： 1.提高系統可靠度與元件高頻特性：使用整合式被動元件可減少板面SMT銲點數目，提高產品可靠度，降低因高頻所產生不必要之寄生效應（ Parasitic Effects，如寄生電容或寄生電感等），進而提升射頻模組在高頻電氣響應，改善電性與減少電磁波干擾。 2.縮小產品體積：整合式被動元件是將原本黏著於基板上的獨立電阻、電容、電感整合於一被動元件模組或內埋於該基板中，因此而減少該基板板面之使用空間，如此可縮小產品設計或多增設其他功能元件。整合式被動元件與分離式被動元件尺寸比較如圖5[12]。 3.增加產品的使用年限：整合式被動元件可製於一模組或內藏於一基板中，都可減少溼度、腐蝕對該元件的影響，增加產品的使用年限。. 圖 5：整合式被動元件與分離式被動元件尺寸比較圖[12] 14.

(24) 但整合式被動元件發展並不全然順利，其仍有待解決問題如下[3]： 1. 無法完全替代具多種數值及各項用途的被動元件，目前只能提供容值較低或阻值較低的部分用途。 2. 製程較為昂貴且有專利上的問題。 3. 單次設計之元件功能專屬性高，對於產品改變設計反應彈性不佳。 4. 尚無完整的系統設計之實用軟體與電性測試用軟體等。 5. 公差（Tolerance）不夠嚴謹，且因已製備後已整合於一元件內，無法替換或利用後續之專用雷射之修整技術（Laser Trimming）加以調整，即便於元件製程中可以修整，其高昂成本亦難以接受。 6. 現行分離式被動元件技術相當成熟，不但愈做愈小而且還愈做愈好，加上產量很大，價格均可被接受，致使系統客戶更換意願不高。. 表5：各式被動元件比較表[10]. 15.

(25) 第三章、文獻回顧 3-1 被動元件理論與應用 3-1-1 電阻電阻為材料特性之一，當電流流經材料時會以光或熱的方式將能量消散掉，對材料而言，電阻值（Resistance, R）與材料的長度（L）及材料的電阻係數（Resistivity, ρ）成正比關係，並與電流流經材料的截面積（A）成反比，如圖6所示之電阻結構圖，其關係式如下： R=ρ. L ·························································································· (3.1) Α. 其中R為電阻值，單位為（Ω，歐姆）；ρ為材料電阻係數，單位為(Ω．cm)；L 為材料長度，單位為（cm）；A為電流通過之截面積，單位為（cm 2 ）。對於如圖7之薄膜電阻元件而言，因厚度通常為固定值，所以其電阻係數可用片電阻（Sheet Resistance）來表示，其電阻之關係式如下：. ⎛ ρ ⎞⎛ L ⎞ R = ⎜ ⎟⎜ ⎟ = Rs．Ns ························································ (3.2) ⎝ t ⎠⎝ W ⎠ 其中R為電阻值，單位為（Ω，歐姆）； RS = NS =. ρ t. 為薄膜片電阻，單位為(Ω/square)；. L 為square的數量；L為薄膜長度，單位為（ cm ）。 W. 由式(3.2)可知，電阻值與片電阻及單位薄膜數成正比，故每種不同圖案的薄膜電阻有不同的電阻值。圖8舉出幾個不同電阻圖形為範例，說明式(3.2) 之關係。. 圖 6：電阻結構圖 16.

(26) 圖 7：薄膜電阻元件結構與片電阻定義. 圖 8：不同電阻圖形之總電阻計算範例. 又片電阻與薄膜厚度成反比，一般在製程中以控制電阻薄膜厚度來獲得預期之電阻值，但因製程誤差，通常於薄膜電阻製作完成後，再利用修整其圖案來改變電阻值，最常使用的方式為雷射修整，常見的幾個修整方式如圖 9[13]。 17.

(27) 片電阻雷射修整方式一般多採用單切口和L型切口，以L型切口的修整方式來說，其修整精度可達±3%，電阻值變化情形如圖10說明[3]。. 圖 9：常見的片電阻雷射修整方式[13]. 圖 10：片電阻 L 型切口雷射修整電阻值變化情形[3]. 18.

(28) 3-1-2 電容電容器為一種儲能元件，在兩平行的金屬板間夾以絕緣材料，當施加一直流電源於該金屬板上時，電荷因為不易通過絕緣材料而累積，如此於兩金屬板間形成一電場而儲存其能量。其中，當絕緣材料為真空或乾燥空氣時，所能容存的電荷能量最少約為8.854×10-12 F/m，是一種常數值，稱為自由空間（Free Space ）之基本容電率（ Permittivity ）或真空介電常數（ Vacuum Dielectric Constant），通常以 ε 0 表示。如圖11之電容結構圖，當絕緣材料為其他絕緣介質時，該材料本身之介電常數（Dielectric Constant），通常以 k 表示。電容值（Capacitance）則可由下列關係式求得： C = kε 0. A ······················································································· (3.3) t. 其中C為電容值，單位為（ F，法拉）； ε 0 為真空介電常數；k 為材料介電常數； A為金屬板平行面積，單位為（ cm 2 ）； t 為材料層厚度，單位為（ cm ）。電容器之電容值正比於金屬板平行面積（A）與介電材料之介電常數 k ，反比於介質厚度（ t ）。因此為了得到更多的電容量，可選用的介電材料本身具有高介電常數之使用，或加大平行金屬板的面積（A），與儘量薄化介質材料層的厚度。然而在電子產品輕薄短小化的趨勢下，金屬板加大有其極限，薄化介質層的方式通常較為主要增加電容值的方式，但薄化到特定厚度時，卻也可能會造成漏電流（Linkage Current）情形。若以交流電源施加於電容器時，上下金屬板之極性會隨之變化，使得電子會輪流集中於金屬板上，產生類似電流流動之現象，造成寄生電阻與寄生電感，圖12為電容器之等效電路，其中C為電容器之電容值 L p 為寄生電感， R p 為寄生電阻，其等效電路阻抗（Impedance）可由下列關係式得知： Z = Rp + jωLp − j. 當ω較小時， j. 1 ， ω = 2πf ······················································· (3.4) ωC. 1 較大，電容器呈電容性；當ω較大時， jω L p 較大，電容器則呈 ωC. 電感性。因此可知電容器在低頻時具電容性，在高頻時則轉為電感性，性質轉換的臨界頻率則稱為共振頻率，一般而言，電容器的寄生電感值小通常被忽略。. 19.

(29) 圖 11：電容結構圖. 圖 12：電容器之等效電路. 就電容器的應用來看，可依其電容值大小來概分其功能[3]： 1.低電容值（0.01-0.1μF）電容：通常做為消除電磁雜訊之用，例如解除耦合效應（Decoupling）、避免額外的電磁干擾(EMI)或當元件於訊號波動暫態（Switching Transient）位準時，可提供其瞬間所需的能量，使達到更良好的阻抗匹配（Impedance Matching）。所謂耦合效應係指當板面上密集相鄰線路之間，因磁場與電場交互作用的關係，一旦出現訊號傳輸時，彼此之間將會出現感應與干擾。在數位方波領域中稱之為耦合（Coupling）效應，在射頻（RF）通訊中或其他高頻中則通稱為串音或串訊（Crosstalk）現象，當頻率愈高時這種不良效應也愈為明顯。為了避免耦合效應，在主動元件之訊號線於板面之輸出處，在訊號線與接地層之間，採用旁路電容器的銲接方式（如圖13所示）：即一隻腳旁接訊號線，另隻腳跨接入地層，如此可使訊號中較高頻率之振盪波雜訊，以暫存方式將其能量予以吸收，而使得所傳送訊號之波形更為完整。去耦合用的電容器數量最多，幾乎主動元件所引出各訊號線的起點處都會用到，且愈接近IC主體愈好。如PentiumⅢ CPU，將15顆0805的Capacitor直. 20.

(30) 接用錫膏銲接在其FC-PGA之六層載板底面的中央空地上，PentiumⅣ更再擴增到0402四合一Array者有30顆之多。板面上電磁干擾（Electro-magnetic Interference，EMI）的起源很多，常見者是來自插裝或貼裝的零散電容器，當高頻訊號通過其迴路時，即因所寄生的電感(Parasitic Inductance)而帶來電磁干擾的額外雜訊問題，低容值的電容器可將額外雜訊吸收掉，以避免干擾。. 2.中電容值（0.1-1μF）電容：通常做為提供電荷能量之用途，係針對傳輸線（Transmission Line）提供所需的電荷能量，或供應IC負載所需要的電流能量，協助其等到達穩定狀態，如此將有助於方波訊號“升起時間（Rise Time）”的縮短，而使訊號更快更完整。圖14-(a)之上圖為理想0與1之方波，圖14-(a)下圖出現過激與下激之高頻雜訊，以及升起時間（Rise Time ,tr）與下降時間（Fall Time）叢生延誤之不良訊號情形。圖14-(b)為類比訊號之正弦波出現高頻雜訊，而從示波器上見到的畫面。眾多電容器與電阻器與其他被動元件之主要功能，就是為了消除各種雜訊。. 3.低頻大電容值（Bulk Capacitance 1-47μF）電容：通常做為提供穩壓用途，此等大電容的電解電容器，通常加裝在電源供應器附近，提供一種穩定電壓之作用。且尚可對電源層（Power Plane）或其他高頻用小型電容器，進行能量上的補充，使全板面各地區的工作電壓更為一致與穩定。. 21.

(31) 圖 13：IC 封裝體中某一訊號線引出處，所側向銲接的 SMT 片狀電容器。. (a). (b) 圖 14：中電容值電容作為訊號完整性之訊號分析[3] 22.

(32) 3-1-3 電感電感器也是儲能元件的一種，和電容器不同的是，電感器是利用磁場來儲存能量，其結構為利用金屬線圈圈繞而成，其原理為法拉第定律之應用，當電流流經金屬線圈時，電流變化會產生一反向電動勢來阻止電流變化，其關係式如下： V =L. dI ························································································· (3.5) dt. 其中 V 為橫跨電感器之電壓，單位為（V）； L 為電感值，單位為（ H ，亨利）； dI 為電流變化率，單位為（ A/s ）。 dt 如同電容器一般，理想之電感器並不存在，當施加的電源為交流電源時，亦會產生寄生電阻與寄生電容。圖15為電感等效電路，其中 L 為電感器之電感值， C p 為寄生電容， R p 為寄生電阻。此等效電路之阻抗式為： 1 ) jωCp ····································································· (3.6) L= 1 ) Rp + jωL + ( j ωC p ( Rp + jωL)(. 導納 Y （阻抗之倒數）如下式： Y=. 1 1 1 = jωCp + ≈ jω C p + ············································· (3.7) Z jωL + Rp j ωL. 當ω較小時，. 1 jωL. 較大，元件呈電感性，反之，當ω較大時， jωCp 較大，元. 件則呈現電容性。. 圖 15：電感等效電路. 23.

(33) 3-1-4 品質因子對於儲能元件而言，品質因子（Q-factor）是一個元件儲能能力好壞之重要指標，其定義為元件儲存能量與消耗能量之比值，其關係3.如下： Q=. 儲存能量電抗性功率＝ ····························································· (8) 消耗能量電阻性功率. 對電容而言電能儲存是採電場形式，而電感則是採磁場形式，但由於不存在理想電容器與理想電感器，所以寄生電阻的存在是無可避免的，因此寄生電阻對電能的消耗導致每個電容器或電感器都有一個對應之Q值，以描述該元件儲存電能之能力，Q值愈大表示此元件儲能效果愈好。對電容而言寄生電阻較小，Q值會較大，而由於電感本身即是導線圈繞而成，故寄生電阻會較大，相對其Q值較小。. 3-1-5 薄膜式被動元件結構與製程薄膜製程與厚膜技術最大的差異就在於產生的膜厚，一般所謂的厚膜其厚度多在5~10μm以上，而薄膜製程產生的膜厚約在0.01~1μm之間。要利用薄膜製程同時形成電阻、電容、電感的元件時，需要運用不同的製程與材料來製作，然而製程溫度都可控制在 400℃以下，相較於陶瓷技術所需的燒結溫度 800~900℃而言，薄膜製程穩定度較高，且薄膜技術在半導體積體電路製程發展已久，技術已相當成熟，所以在進行製程整合時，只需注意不同元件間材料的相容性，即可達成製程的設計，或可以採用相同材料系統，如同屬Ta系統的 TaN與 Ta 2 O 5 ，分別做為電阻與電容的材料，可避免不同材料系統間可能產生製程整合的問題[9]。整體而言，薄膜式被動元件可因應不同的產品應用，製作在不同的基板上，基板可選擇矽晶片、氧化鋁陶瓷基板、玻璃基板，甚至有機材料基板上，都可製作薄膜被動元件。除了被動元件的整合，在矽晶片上也可以結合主動式元件的製程，將被動元件與主動元件電路整合以達到多功能化的需求。. 24.

(34) 薄膜的形成方式主要可分為乾式和濕式兩類，其方式整理如表6[13]。其中在電子工業中較為常用的方式有真空蒸鍍、濺鍍、印刷、電鍍及化學鍍等，真空蒸鍍係在一腔體內，將鍍料加熱、蒸發，使其原子或原子團在溫度較低的基材上析出成膜；濺鍍是將放電氣體導入真空，在放電電漿中產生的正離子加速撞擊陰極的靶材，使轟擊出的原子沈積在基材上形成薄膜，此二法因利用物理現象達成薄膜形成，故又稱物理氣相沈積（ Physical Vapor Deposition, PVD）。相較於PVD而言，利用化學反應使氣態原料生成固體薄膜的沈積方式則稱化學氣相沈積（Chemical Vapor Deposition, CVD）。印刷法則是衣功能要求將金屬氧化物、玻璃黏著劑等粉末混合有機黏著劑、表面活性劑、有機溶劑，調製成漿料，再網印於基材上形成圖形，再燒結成膜。電鍍和化學鍍係靠電場反應，使金屬從金屬鹽溶液中析出，惟電鍍的還原能量是由外部電源提供形成電場，而化學鍍係利加添加還原劑，使其自分解而成，但此類方式均有大量藥劑使用，對環境而言較有影響[13]。. 3-1-5-1 薄膜電阻薄膜電阻的製作方式通常利用濺鍍製程電阻材料電鍍於絕緣基材上，再利用光阻與蝕刻的技術，圖案化該電阻材料以獲得預期之電阻值，其製程示意圖如圖16所示。在材料的選用上，薄膜電阻的原材料電阻率多介於100~2000μΩ．cm，其成膜之片電阻值多介於10~1000Ω/square間，另在材料特性上尚須考量其電阻溫度係數（Temperature Coefficient of Resistance, TCR），TCR即該材料於不同溫度下之電阻變化率，通常需在100 × 10 -6 /℃以下。常用於薄膜電阻的形成方式有真空蒸鍍、濺鍍、熱分解、以及電鍍，而常用的電阻材料則包含有單一成分金屬、合金、及金屬陶瓷三類，又以金屬陶瓷在近年來發展較為熱門，表7 為常用之金屬陶瓷材料整理[13]。. 25.

(35) 表6：被動元件薄膜的形成方式[13] 類型. 乾式. 濕式. 方. 式. 真空蒸鍍. 切削. 光聚合反應. 濺鍍. 壓延軋制. 放電聚合. 離子鍍. 化學的製膜法. 蒸鍍聚合. 電漿噴塗. 熱分解法. -. 電漿噴射. 氣相反應法. -. 電鍍. 蝕刻. 溶膠-凝膠. 化學鍍. 網版印刷. L-B法. 陽極氧化. 塗敷. -. 圖 16：薄膜電阻製程示意圖. 26.

(36) 表7：常用之金屬陶瓷材料整理[13] 材料. 成膜方式. 體積電阻率 (mΩ．cm). TCR (10 -6 / ℃ ). Ta 2 N. 濺鍍. 0.3~0.6. -30~-60. Ta-Si-O. 濺鍍. 1.5~30. -500~-. Ta-Ti-N. 濺鍍. 0.05~0.27. +1000~-50. Ta-Au-SiO 2. 濺鍍. 4.3~47. -480~-1390. Ta-Si-O-Ni. 濺鍍. 5~10. -500~-800. Ta-Si-N. 濺鍍. -. -. Ta-Si-C. 濺鍍. 3~15. -600~-2000. Ti-N. 離子鍍. 0.1μm時13 1μm時64. -200~-300. Ti-Si-N. 濺鍍. 0.0004. -20. Ti-Zr-Al-N. 濺鍍. 0.6~7.8. -200~+200. Ti-C-O-N. 濺鍍. 0.6~7.8. -1000~-10000. Ti-Si-O. 濺鍍. 0.1~70. -400~-2400. Ti-Al-C-O. -. 10. -. Ti-B-N-(O). 濺鍍. 15~17. -995. Ti-Al-N-(O). 濺鍍. 12~15. -931. Ti-Al-Si-C-O. 濺鍍. 10. -. Cr-Si-O. 濺鍍. 2~9. -500~-200. Cr-Ti-Si. 濺鍍. 0.06. -. Zr-N. 濺鍍. 0.05~100. +100~-1600. La-Cu-Si-O. 濺鍍. 30. -. 27.

(37) 3-1-5-2 薄膜電容 MIS（Metal-Insulator-Semiconductor）薄膜電容由於是利用半導體為底電極，使得電容本身會有寄生電阻的存在，造成元件的共振頻率降低，無法應用 200MHz 以以的頻率範圍，所以高頻的應用就必須要選擇 MIM （ Metal-Insulator-Metal）薄膜電容， MIM電容可降低寄生電阻值，進而提高元件共振頻率，而共振頻率則是取決於介電材料的自振頻率。相同於薄膜電阻，薄膜電容的電極也要考量其 TCR ，且其介電材料尚有電容溫度係數（Temperature Coefficient of Capacitance, TCC）及介電常數（k）要考量，其製程示意圖如圖17。電容的最終態樣有時為了對外接點之設計，亦有L型電容之設計，如圖18所示。另外要注意的是，基材的表面粗糙度應在 Ra＜ 0.3μm以下，若粗糙度過高，介電層容易被下底電極的突丘（Hill Lock）穿透，形成短路或是造成崩潰電壓過低的現象[9]。. 圖 17：薄膜電容製程示意圖. 圖 18：L 型電容之設計 28.

(38) 3-1-5-3 薄膜電感薄膜電感製程較相似於電阻製程，但主要的設計考量在於如何降低其寄生電容與提高元件的品質因子（Q），由於電感特性必須考慮到降低其直流阻抗（DC Resistance, RDC），以提高Q值的需求，所以電感導線的膜厚必須要在 5~10μm之間，故製程上通常採用電鍍方式形成電感導線以符合需求。其製程示意如圖19。基材的表面粗糙度亦會影響薄膜電感的特性，尤其在高頻時，過高的表面粗糙度容易造成雜訊的升高，造成高頻特性降低，故基材的選擇、製作、及加工亦會影響到整個薄膜元件的效能。幾種常見的平面電感圖形設計有條狀、環狀、曲折狀、方形螺旋狀、圓型螺旋狀等，如圖20所示。. 圖 19：薄膜電感製程示意圖. 圖 20：幾種常見的平面電感圖形設計 29.

(39) 3-1-5-4 薄膜式被動元件發展現況薄膜式被動元件發展現況，針對現行已知之薄膜式被動元件結構，以發展廠商為分類，分別介紹如下： 1. Telephus Telephus發展的IPD係採用厚銅製程，此製程可為只具有被動線路之元件達高效能、低成本以及小尺寸之目的，如濾波器及分工器，厚銅金屬層（10μm）和矽絕緣表面（25μm SiO 2 在頂面）使得無線通訊系統及整合式RF模組具有高效能表現，而低介電常數材料適於用來減少金屬層間之寄生電容，精確的NiCr 電阻器及SiN型的MIM電容器也是可製作的，有電電鍍型的Ni/Au或Cu接墊分別可供打線接合或銲球凸塊來使用，封裝後或顆粒型晶片可依客戶需求來提供，Telephus的IPD製程目前係採用6吋（150mm直徑）晶圓來大量生產，其發展之IPD結構如圖21所示。. 圖 21：Telephus 發展的厚銅製程 IPD 結構圖（資料來源：Telephus 網站）. 2. IMEC IMEC的薄膜技術亦是使用電鍍銅做為內連線線路，BCB做為介電層，以及Ni/Au層做為最終接面金屬，使用多達四層的金屬層，最小的銅線寬度及間距為5μm，此外，TaN電阻(25Ω/square)及Ta 2 O 5 電容(0.75 nF/mm 2 )層可再整合，使用不同的BCB層時也可達到低電容值(5.6 pF/mm 2 )。其典型IPD結構如圖22 所示。 30.

(40) 圖 22：IMEC 的薄膜技術 IPD 結構示意圖（資料來源：IMEC 網站）. 3. IZM Fraunhofer IZM所發展的IPD元件亦是藉由晶圓級薄膜多層技術來製作，並使用BCB層來做為介電層，以銅做為電性連接線路，基板材料選用Pyrex，單層厚度約只有數μm，整體元件製作係利用曝光顯影技術、有電電鍍以及乾、濕式蝕刻，並設置及迴銲預形成的銲球於其上，做為電性連接接點，接點間距約500μm。平面電感則用導線以整齊圍繞方式排列形成，電容部份包含兩金屬層，並以中介高分子層分離。圖23為IZM的晶圓級薄膜多層技術IPD結構示意圖。. 圖 23：IZM 的晶圓級薄膜多層技術 IPD 結構示意圖（資料來源：IZM 網站）. 31.

(41) 4. Dai Nippon Dai Nippon發展之IPD其電阻器以Ti/Cr為主，電容器採陽極氧化形成Ta 2 O 5 之製程，其介電常數為21.8，電感之設計有微帶線及螺旋電感，線路亦採用Cu 為主。圖24為Dai Nippon發展之IPD結構示意圖。. 圖 24：Dai Nippon 發展之 IPD（資源來源：Dai Nippon Presentation）. 5. SyChip SyChip發展之IPD則是以TaSi為電阻材料，其電容之介電材料為Si 3 N 4，上電極為Al，下電極仍以與電阻相同材料之TaSi，電感之材料及線路均採用Al，較特別的是其電容之介電材料Si 3 N 4 同時做為保護電阻及支撐電感之用。圖25 為SyChip發展之IPD結構示意圖。. 圖 25：SyChip 發展之 IPD 結構示意圖（資料來源：SyChip Presentation）. 32.

(42) 3-2 專利制度與發展介紹為了鼓勵有用與美麗事物之創作，政府便建立一套制度，使創作者可以由他們的觀念如同實際物品一樣獲得財產[14]，此一制度即為專利制度。究專利之源起，最早可溯及十三至十五世紀王室的特權，直至西元1474年威尼斯頒布了世界上第一部專利法，工業革命後各國開始建立各自的專利制度[15]，1791年法國專利法序言中更明確提出無視於他人對於技術發明的專利權就等於無視人權，確立了專利權為人權的地位[16]。至今，由於專利制度不斷的演進，綜觀整體制度之功能有著(1)鼓勵發明創新、(2)促進經濟與科技發展、(3)使新技術早日公開，避免重複研發浪費、(4)使發明創新的技資易於回收、(5)易於吸收外國投資或技術移轉、(6)促進技術資訊之交流、(7)有助於開發替代性技術等功能[17]，實有公益與私益並重特色，我國專利法第一條即開宗明義規定：「為鼓勵、保護、利用發明與創作，以促進產業發展，特制定本法。」其中，「鼓勵、保護、利用發明與創作」即以保護發明人或專利權人之私益觀點，而「促進產業發展」則為公益之觀點[18]，所以各國為推行國內技術發展，無不極力推廣專利制度之建立。專利制度係國家對於發明人以在一定時間賦予獨占之製造販賣使用其發明之權利為條件，要求發明人透露公開其發明內容之制度[17]。觀之我國專利法第 56條第一、二項：「物品專利權人，除本法另有規定者外，專有排除他人未經其同意而製造、為販賣之要約、販賣、使用或為上述目的而進口該物品之權。方法專利權人，除本法另有規定者外，專有排除他人未經其同意而使用該方法及使用、為販賣之要約、販賣或為上述目的而進口該方法直接製成物品之權。」與第 26條第二項：「發明說明應明確且充分揭露，使該發明所屬技術領域中具有通常知識者，能瞭解其內容，並可以據以實施。」，專利制度近似於一種國家與發明人間之契約關係，依此契約，一方面國家給予發明人對其發明有獨占、排他之權利，以作為獎勵與報酬，另一方面國家則要求發明人須公開其發明技術內容作為條件，使社會大眾不僅得因此不致為重複之發明而浪費社會資源，並且得基於該公開之發明技術而更進一步的推進產業技術之進步[18]。由於專利法為各國依國內技術發展現況而自訂之法律，受其各國主權之限制僅限於該國領域內有效(屬地主義)，然而技術之發展與推行並不受限於各國之國 33.

(43) 土領域，因此為統一世界各國對專利上的共同認知，減少國際間專利之爭議，係於1883年由英、法、義、西班牙等14國在巴黎外交會議簽署「工業財產權保護之巴黎公約」(The Paris Convention for the Protection of Industrial Property)，並設置國際保護工業財產權聯盟，1963年加入之同盟國已有51國。1967年更由51個國家在斯德哥爾摩簽署「世界智慧財產權組織公約」，創立了「世界智慧財產權組織」 (Word Intellectual Property Organization, WIPO)，至2007年5月為止已有184個成員國。其後與專利相關的國際公約有 1970 年專利合作條約 (Patent Co-operation Treaty, PCT)，其內容乃關於專利案的申請、檢索及審查，但並不對專利予以授權，授予專利的任務和責任仍屬各國國家的專利主管機關，PCT主要目的在於統一締約國專利申請與調查之工作，如此可簡化專利申請手續，減少申請人之費用及避免申請人與各國專利局重複之勞費與工作，更可加速科技資訊之交流。簡言之，依 PCT 之規定，申請人可在一受理局提出國際申請，並轉送至國際檢索單位 (International Searching Authority, ISA)完成相關之國際檢索報告，再將其傳送給申請人指定申請國之專利局供其審查參考。之後，1973年歐洲16個國家簽訂的歐洲專利公約(European Patent Treaty, EPC)，並於1978年設立了歐洲專利局，如同 PCT般申請人可以於一專利申請案中指定申請多個歐洲國家專利，惟更甚於PCT 而言，EPC申請案之檢索與審查工作係集中在歐洲專利局辦理[17]。關稅及貿易總協定(The General Agreement of Tariffs and Trade, GATT)在 1993年烏拉圭回合後完成簽署「與貿易有關的智慧財產權協定」 (Agreement on Trade Related Aspects of Intellectual Property rights, TRIPs)，TRIPs內容主要提出並重申保護智慧財產權的基本原則，以解決國際間爭議甚多之非關稅問題，更因此催生了1995年「世界貿易組織」(World Trade organization, WTO)的成立並取代 GATT，TRIPs的內容為後來各國在其專利法上修訂的重要參考。. 34.

(44) 3-2-1 專利種類專利的種類依各國專利法規定並不相同，而各國之專利法係基於各國技術發展狀況及各國風情不同而有所差異，一般將世界上之專利法分成為德、英、法、美與蘇俄五大法系，然而由於國際專利業務的推廣以及各種相關條約，如巴黎公約、專利合作條約(PCT)以及歐洲專利條約(EPC)等之簽定，各國之專利法均有修正成符合國際潮流之趨勢[14]，我國現行專利法第二條：「本法所稱專利，分為下列三種：一、發明專利。二、新型專利。三、新式樣專利。」，而美國專利依其專利法35 U.S.C. §101、§161、§171可區分為實用專利(Utility Patent)、植物專利(Plant Patent)、及設計專利(Design Patent)三種。各國專利類型及其專利權期限表列如表8。. 表8：各國專利類型及其專利權期限. 35.

(45) 3-2-2 專利要件一般而言，一件專利申請案需滿足五個要件方可申請，包括消極要件、積極要件、及形式要件，其中消極要件係指發明主體需為適法標的，不適法標的包含自然法則本身、違反自然法則者、非利用自然法則者、非技術思想者、人體或動物疾病之診斷、治療或外科手術方法、以及妨害公共秩序、善良風俗及衛生者等，此些類型之標的不可申請專利，而積極要件係指發明內容本質需要具備新穎性（Novelty）、進步性（Inventive Steps）和產業可利用性（Industrial Applicable），此又稱專利三要件，其中新穎性係指發明內容於申請前，未見於刊物、未公開使用或非為公眾所知悉者；進步性係指發明申請專利之發明雖然與先前技術有差異，但該發明之整體係該發明所屬技術領域中具有通常知識者依申請前之先前技術所能輕易完成時，稱該發明不具進步性；最後是形式要件，即經由合法之程序向政府專利主管機關申請，並於專利申請書中充份揭露發明內容。圖26為專利申請之要件。. 圖 26：專利申請之要件. 36.