• 沒有找到結果。

實驗十 場效電晶體的特性

N/A
N/A
Protected

Academic year: 2022

Share "實驗十 場效電晶體的特性"

Copied!
3
0
0

加載中.... (立即查看全文)

全文

(1)

應用電子學實驗(I)

實驗十之1

實驗十 場效電晶體的特性

零件

接面場效電晶體(FET) K30 一枚;

可變電阻 5k、10k、100k 各一枚;

電阻 4.7k、5.6k、10k、20k、330k、1M

各一枚;

電容 4.7µF 、0.01µF 各一枚。

精密電阻 1k 一枚

目的

了解及測試場效電晶體的特性及簡單應用電路。

相關知識

(1) 場效電晶體的操作特性 (2) FET電流源

(3) 源極隨耦器

(4) 電壓控制的可變電阻

有關FET之原理及簡單應用請詳閱補充資料。

預習問題

1. 如何判別K30FET之三隻腳各為何極?

2. 請在2SK30之資料中,找到下列參數之範圍:

(a) IDSS;(b)VT;

註:IDSS的範圍鍵可分為R、O、Y、GR等級別,我們實驗用的是Y或GR級。

3. 請敘述FET的特性,並畫出不同VGS,對應的ID對VDS之特性曲線。

4. 請設計對本實驗所有程序的數據紀錄表格。

程序

<1>場效電晶體(FET)之特性

接腳如右圖。K30 FET之接腳請查閱補充資 料。

調整可變電阻(10kΩ)可改變VGS。VGS由0V 至-3V,每隔0.2V讀取ID的值。(ID=VD/1k)

<2>FET電流源:

V

(2)

應用電子學實驗(I)

實驗十之2

1. 這裡我們要設計一個1mA的電流源,RL部分 先不接電阻,也就是+15V直接接1k

精密電 阻,以量測1 kΩ兩端的電壓來計算電流大 小,調整5k可變電阻(RS),使得1kΩ兩端 電壓為1V。記錄此時的RS值為多少?

2. RS維持不變,將RL接上一個100kΩ的可變電 阻做負載,負載電流為ID。調整可變電阻,

記錄不同RL值下之ID(ID=VD/1k)及VDS(用 DVM測)。

3. 你的ID在不同的VDS變化大嗎?什麼時候(何 VDS值?)此FET不可做為一定電流源?

<3>源極隨耦器 (Source Follower)

右圖為一非常簡單之源極隨耦器。Vin

用1kHz,Vp-p=0.2V,DC offset=0 之弦 波輸入,記錄Vout之振幅,求此隨耦 器之A V

v V

out in

(

=

)。

註:當Vin=0時,請先用DVM測VGS VDS

<4>電壓控制的可變電阻(Voltage Controlled Variable Resistor) 在上面程序之中,FET在飽

和 區 (或稱恆流區)操作 時可用作一定電流源,在 線性區時則不行。在本程 序中,FET在此區像一個電 阻 , 而 電 阻 值 可 由 VGS控 制。

1. 接 線 如 右 圖 , Vin用 1kHz、振幅0.1V之弦波輸 入,調整100k

之可變電 阻 , 記 錄 VGS 和 Vout。

(VGS由0 V 調到-2.4 V,

間隔0.3V。)

2. 將Vin改用三角波輸入,

在不同VGS下觀察其Vout失真之情形。

(3)

應用電子學實驗(I)

實驗十之3

問題與討論

1. 由程序1之結果畫出ID對VGS圖,找出IDSS

V

p

在飽和區時,

)

2

2

GS p

DS

(V V

I = κ

,κ為一常數。將你的結果與此公式比較,說 明你的結果符合此公式並求出κ值。並由此可得出Gm對VGS-Vp之關係。

註:你可用 ID對VGS作圖,由此可得

κ

及Vp

2. (1)由程序2之結果,畫出ID對VDS圖,VDS為多大時FET由飽和區(或稱恆流 區)進入線性區?

(2)當FET在飽和區時,此定電流源工作良好,你可否由程序1所得之結果預 測此定電流源之ID?並和你的實驗結果比較。

3. 在程序3中,源極隨耦器之Av是否比1小很多?是否能由Av求出Gm?並和問題 1中所得的結果比較。

4. 程序4之電路可簡化如右圖,在線性區的 FET我們可用一可變電阻R代表。畫出R對VGS

圖。

END OF EXP.10

參考文獻

相關文件

在使用光敏電阻前,我們先要簡單的測試一下他的電阻對光的反應。光源就利用一個紅 光LED,串聯一個精密1kΩ電阻,如圖1.5之光源部分,測量V sense

在使用光敏電阻前,我們先要簡單的測試一下他的電阻對光的反應。光源就利用一個紅 光LED,串聯一個精密1kΩ電阻,如圖1.2之光源部分,測量V sense

電路如上圖,請注意7490之電源V CC 為第5隻腳,和一般數位IC不同。左邊是上

將V in 改用三角波輸入,在不同V GS 下觀察其V out 失真之情形。... 程序4之電路可簡化如右圖,在線性區的

利用右圖之分壓器,V in 輸入100Hz,V p-p =10V (DC OFFSET=0)之正弦函數信號,用示波器看V out , 這裡探針調在X1檔,R1和R2用100k、1M及10M 不同值之電阻分別代替,紀錄V out 的變化。不同

這裡我們要測試 npn 電晶體在順向活性區的 Ebers-Moll 模型:當 V BE ≧V γ (~0.5V) (Forward-biased)且 V BC <V γ

此電路對DC Offset很靈敏,因為DC Gain為100。觀察記錄V out 。假如V out 一直維 持在接近 ± 15V(也就是Op Amp飽和了),請調一下V in 之DC Offset。..

此電路對 DC Offset很靈敏,因為DC Gain為100。觀察記錄V out 。假如 V out 一直維 持在接近±15V(也就是Op Amp飽和了),請調一下V in 之DC