第二章 TFT LCD 的操作原理

1

第二章 TFT LCD 的操作原理

大 綱

• TFT LCD 的操作方式

• 極性反轉 (Polarity inversion)

• 充電 (Charging)

• 電位保持 (Holding)

• 電容耦合效應 (Coupling)

• 信號延遲 (Delay)

• 綜合效應

2

• 電荷守恆：

◎ 仍先以容器中的水量變化作譬喻。

◎ 如圖所示，一個連通管系統，不論各個容器 的高度為何，容器內水面的高度必定相同。

2.5 電容耦合效應 – 電容耦合的原理

3

• 容器中所儲存的水量，為水位高度與容器截面積的乘積，所 以總水量為：

若容器 B 上升 20 cm，而使最後的水位為 X，則總水量為：

由於沒有與外界交通，總水量不變，可得：

即為水面高度的變化。

2.5 電容耦合效應 – 電容耦合的原理

3

2 2

2 2

) 100 / ) 2 3 2 1 ((

2 ) 0 ( 3 ) 0 ( 2 ) 0 ( 1 ) 0 (

m D

C B A

m cm D m

cm C m

cm B m

cm A

+ + +

−

=

×

− +

×

− +

×

− +

×

−

3 3

2

2 2

2 2

4 . 0 ) 100 / ) 2 3 2 1 ((

8

2 ) ( 3 ) ( 2 )) 20 ( ( 1 ) (

m m

D C B A m X

m cm D X m cm C X m cm B

X m cm A X

− +

+ +

−

×

=

×

− +

×

− +

× +

− +

×

−

cm m m X

m m

D C B A m X m D

C B A

5 8 / 4 . 0

4 . 0 ) 100 / ) 2 3 2 1 ((

8 )

100 / ) 2 3 2 1 ((

3 3

3 3

2 3

=

=

− +

+ +

−

×

= +

+ +

−

4

• 亦可以直接計算水位最後的變化量：

• 所以可知：若要知道所有容器中的總水量，則需要 每個容器底部的高度資料；而若僅關心水位的變 化，只要每個容器底部的高度固定，則不需知悉每 個容器底部的高度為何。

• 容器下降而使總水位下降，與上升的情況是相同 的。

2.5 電容耦合效應 – 電容耦合的原理

cm m

m

m cm

m

5 )

2 3 2 1 /(

4 . 0

4 . 0 20

2

2 3

3 2

= +

+ +

=

×

5

2.5 電容耦合效應 – 電容耦合的原理

• 回到 TFT LCD 的畫素中，即可瞭解電容耦合現 象。

• 如圖所示，各個電容的其中一個電極是相互連通、

電位相同的；而若其中一個電容的另一個電極電位 降低，則會造成所有電容的連通電極電位降低。

6

• 電容器中所儲存的電量，為電容跨壓與電容值的乘積，所以 總儲存電量為：

若電容器 B 端的電壓下降 20 V，而使最後的連通電極電位為 X，則連通電極的總電荷量為：

由於沒有與外界交通，總電荷量不變，可得：

即為連通電極電壓的變化。

2.5 電容耦合效應 – 電容耦合的原理

pC D C B A

pF V D pF

V C pF

V B pF

V A

) 2 3 2 1 (

2 ) 0 ( 3 ) 0 ( 2 ) 0 ( 1 ) 0 (

+ + +

−

=

×

− +

×

− +

×

− +

×

−

V pF pC X

pC pC

D C B A pF X pC D C B A

5 8

/ 40

40 )

2 3 2 1 ( 8 )

2 3 2 1 (

−

=

−

=

+ +

+ +

−

×

= +

+ +

−

pC pC

D C B A pF X

pF V D X pF V C X pF V B

X pF V A X

40 )

2 3 2 1 ( 8

2 ) ( 3 ) ( 2 )) 20 ( ( 1 ) (

+ +

+ +

−

×

=

×

− +

×

− +

×

−

− +

×

−

7

• 上述的現象即為電容耦合所造成，而其根 本的原因是電荷受恆。

• 換言之，若是電荷有流出或流入的路徑，

而使共同連通電極上的電荷增加或減少，

此亦會影響連通電極的電位，此時即不能 僅考慮「電容耦合效應 」。

2.5 電容耦合效應 – 電容耦合的原理

8

• 亦可以利用電容分壓的觀念來看電容耦合效應。

• 電容在直流電壓下不會有電流的流動，只有在電 壓變化時才有電荷流動。所以當某個瞬間 B 點的 電壓有 -20 V 的電壓變化，而 A、C 與 D 的電壓 沒有改變，可視為三者並聯的總電容為：

• 而電壓變化即會依電容倒數的比例，分壓於 2 pF 與 6 pF 的電容上，得到與之前所計算相同的連 通電極上的電壓變化：

2.5 電容耦合效應 – 電容耦合的原理

pF pF

pF

pF 3 2 6

1 + + =

pF V pF

V pF 5

6 2

20 2 =−

× +

−

9

• 綜合上述，歸納出電容耦合發生的情況：

◎ 由數個電容所組成的電路，其所有電容的一 端電極是相互連通，且無任何路徑可以流出或流 入電荷 (電荷守恆)。

◎ 若其中一個電容 C 所連接的電壓源變化了

△V，而其餘電容的總電容值為 ΣC，則連通電 極上的電壓變化為

我們將用上式討論電容耦合的各種效應。

2.5 電容耦合效應 – 電容耦合的原理

C V C

×Σ Δ

10

2.5 電容耦合效應 – 畫素中的電容

• 當 TFT 關閉且 忽略漏電流時，

則畫素電極即進 入了「電荷守 恆」狀態。

• 畫素電極是控制 液晶電壓的電 極，且佔據絕大 部分的畫素面 積，所以先討論 與畫素電極相關 的電容。

11

• TFT 本身的寄生電容 (2.5.2.1)：

◎ 由於閘極與源/汲極必須重疊，故會有寄生電容的 產生。

◎ 由於只有畫素電極會進入電荷守恆狀態，所以僅 考慮 TFT 與畫素電極端的寄生電容。

◎ 由於是以電壓高低為源/汲極的分野，所以此寄生 電容可以是閘極/源極電容 (Cgs) ，亦可以是閘極/汲 極電容 (Cgd) 。

◎ 而 TFT 與資料線端的寄生電容，其兩端分別連接 至資料線與掃描線外部電壓上，不會進入電荷守恆 狀態，而不用考慮電容耦合效應 。

2.5 電容耦合效應 – 畫素中的電容

12

• 畫素電極與掃描線間的寄生電容

◎ 畫素電極與本身掃描線之間的電容 (2.5.2.2.1)

◇ 由於在沒有畫素電極的區域無法轉動液晶，所 以必須加以遮蔽。除了利用先前所述的黑色矩陣之 外，亦會利用掃描線與畫素電極重疊來遮蔽。

◇ 一般黑色矩陣是位於彩色濾光片基板上，而由 於掃描線與畫素電極是在同一片基板上，可以精確 的對準，因此可以得到較大的開口率，此種方式稱 作內建型黑色矩陣 (Integrated BM) 。

◇ 畫素電極與掃描線間有絕緣層阻隔，不會短 路，但會產生寄生電容。

2.5 電容耦合效應 – 畫素中的電容

13

◎ 畫素電極與相鄰掃描線之間的電容 (2.5.2.2.2)

◇ 相鄰掃描線亦可以作為內建型黑色矩陣。

◇ 重疊部分亦會產生寄生電容。

◎ 儲存電容連接至掃描線

◇ 此種狀況是發生在 Storage on gate 的設計 下，畫素布局會稍有不同。

◇ 此時，儲存電容亦成為畫素電極與相鄰掃描線 之間的電容。

◇ 可以利用此電容，採用掃描線多階驅動方式，

解決一些驅動上的問題。

2.5 電容耦合效應 – 畫素中的電容

14

• 畫素電極與資料線間的寄生電容

◎ 畫素電極與本身資料線之間的電容 (2.5.2.3.1)

◇ 傳統的 TFT 製程，資料線與畫素電極間沒有絕緣層，所以不 會使兩者重疊而造成短路。

◇ 由於畫素在資料線的方向較長，會有較大的開口損失率，所 以在小畫素高 PPI 的情況下，亦會採用內建型黑色矩陣，所以會有 寄生電容的產生。

◇ 為避免資料線與畫素電極間形成短路，所以在兩者之間會插 入一層絕緣層，而將畫素電極 (一般為 ITO) 置於上方，此種製程稱 作「Top ITO」。

◎ 畫素電極與相鄰資料線之間的電容 (2.5.2.3.2)

◇ 相鄰掃描線亦可以作為內建型黑色矩陣。

◇ 重疊部分亦會產生寄生電容。

2.5 電容耦合效應 – 畫素中的電容

15

• 造成信號延遲與驅動負載的寄生電容

尚有一些畫素中的電容，雖與畫素電極無關，但是會造成信 號延遲與驅動負載。

◎ TFT 本身的寄生電容 (2.5.2.4.1)

◇ 資料線 (源極或汲極) 與閘極間的電容兩端，分別連接資 料線與掃描線的外部電壓源。

◇ 此電容即成為資料線驅動負載與掃描線驅動負載。

◎ 資料線與掃描線的重疊 (2.5.2.4.2)

◇ 資料線與掃描線各自在垂直方向與水平方向連接畫素陣 列，因此重疊區域即形成寄生電容。

◇ 此電容亦會造成資料線驅動負載與掃描線驅動負載。

2.5 電容耦合效應 – 畫素中的電容

16

◎ 資料線與下板共電極線的重疊

◇資料線與下板 (TFT 基板)共電極線各自在垂直方向與水 平方向連接畫素陣列，因此重疊區域即形成寄生電容。

◇ 此電容即成為資料線驅動負載與下板共電極線驅動負 載。

◇ 若是「Storage on gate」設計，則無此電容。

◎ 與上板共電極間的其他寄生電容

◇ TFT 基板上方另有一片 CF 基板 (上板) ，其上是整面的 共電極，兩者間夾置液晶。

◇ 其與畫素電極間的重疊區域即形成液晶電容，但是與其 他的資料線或掃描線重疊即產生寄生電容，而影響驅動負 載。

2.5 電容耦合效應 – 畫素中的電容

17

• 加入電容的畫素等效電路

◎ 可將上述寄生電容納入畫素的等效電路中，如圖所示。

◎ 與畫素電極相連的電容有：

1) 接至下板共電極線的儲存電容 C_s。 2) 接至上板共電極的液晶電容 C_lc。 3) TFT 的寄生電容 C_gd。

4) 接至本身資料線的電容 C_pd。 5) 接至相鄰資料線的電容 C’_pd。 6) 接至本身掃描線的電容 C_pg。 7) 接至相鄰掃描線的電容 C’_pg。

◎ 若未採用內建黑色矩陣設計，則上述的 4) ~ 7) 項的值甚小 而可以忽略。

2.5 電容耦合效應 – 畫素中的電容

18

◎ 負載電容有：

1) 掃描線與資料線間的 電容 C_x1。

2) 下板共電極與資料線 間的電容 C_x2。

3) TFT 的寄生電容 C_gs。 4) 資料線與上板共電極 間的電容 C_d0。

5) 掃描線與上板共電極 間的電容 C_g0。

2.5 電容耦合效應 – 畫素中的電容

19

• 掃描線對畫素電極的電容耦合

◎ 若是在電荷守恆的情況下，當掃描線上的電壓變化為 V_OFF

－V_ON，則畫素電極的電壓變化量 ΔV 為：

忽略數值甚小者，則可得：

◎ 在上式中：

◇ 因為 V_ON大於 V_OFF，所以 (V_OFF - V_ON) 為負值。

◇ 與部分電容分別有正比與反比的關係

2.5 電容耦合效應 – 掃描線的電容耦合效應

pg pg pd pd gd lc s

pg gd ON

OFF C C C C C C C

C V C

V

V + + + + ′ + + ′

− +

= Δ

− ( )

gd lc s

gd ON

OFF C C C

V C V

V = − + +

Δ

− ( )

20

◎ 尚須注意：

◇ TFT 由關轉至開時，便進行充放電的作用，沒有 電荷守恆，也就沒有電容耦合發生；但是 TFT 關閉 時，即進入電荷守恆狀態，也就有電容耦合產生。

◇ 實際上， TFT 的開關需要時間，且無明顯界 線，所以掃描線對畫素電極的電容耦合效應會更複雜 一些。

◇ 由於電容耦合效應所產生的電壓變化量，會在 TFT 關閉時，對資料線所欲設定的畫素電極電壓產生 影響：

1) 灰階偏離。

2) 正負極性對稱點偏移，而產生直流殘留效應。

2.5 電容耦合效應 – 掃描線的電容耦合效應

21

• 解決掃描線電容耦合效應的方法

◎ 減少變化量：

◇ 降低 (V_OFF - V_ON) → 但是可調整的範圍不大。

◇ 降低 TFT寄生電容 C_gd → TFT 電流特性變動大。

◇ 增加液晶電容 C_lc → 影響範圍太大。

◇ 增加儲存電容 C_s → 較為有效，但是開口率變小。

◎ 資料線電壓補正：

◇ 先計算出電容耦合效應所產生的電壓變化量ΔV，

置於驅動系統中，再於資料線施加 V+|ΔV| 的電壓。

2.5 電容耦合效應 – 掃描線的電容耦合效應

22

2.5 電容耦合效應 – 掃描線的電容耦合效應

◎ 共電極電壓補償：

◇ 決定液晶排列與光穿透度的是液晶電容的跨 壓 V_LC，不僅與畫素電壓 V_PIXEL 有關，亦與共電極 電壓 V_COM 有關。

◇ 若因電容耦合而使畫素電壓變為 (V_PIXEL－

△V) ，則將共電極電壓補償至 (V_COM－△V) 即 可。

COM PIXEL

LC

V V

V = −

COM PIXEL

COM PIXEL

LC

V V

V V

V V

V

−

=

Δ

−

− Δ

−

=( ) ( )

23

• 液晶電容的影響

◎ 由於液晶電容值會受其兩端的電壓差影響，所以電壓變化 量 △V 公式修正為：

◎ 也就是電容耦合效應所造成的電壓變化量，會隨著所設定 的灰階不同而改變，下表即為一例。其變動的最大值與最小 值分別為：

2.5 電容耦合效應 – 掃描線的電容耦合效應

gd lc

s

gd ON

OFF C C V C

V C V V

V = − + +

Δ

− ( ) ( ) ( )

MAX gd lc s

gd ON

OFF MIN

MIN gd lc s

gd ON

OFF MAX

C C

C V C V V

C C

C V C V V

+

− +

= Δ

−

+

− +

= Δ

−

) (

) (

) (

) (

24

2.5 電容耦合效應 – 掃描線的電容耦合效應

25

◎ 變動的平均值 △V_AVG與變動的範圍 △(△V) 分別為：

◎ 由上式可得：

◇ 降低 |V_OFF－V_ON|、C_gd 與增加 C_s，均能減少 △V_AVG與

△(△V) 。

◇ 增加 C_lc，對 △(△V) 的效果不佳。

◇ 資料線電壓補正方法，可以完全克服電壓變化量的影 響，但是在量產製程尚有問題。

)) (

) ((

) (

) (

) (

1 ) ( 1

2 ) (

2 / ) (

) ( )

(

) ( ) (

) ( )

(

MAX gd lc s MIN gd

lc s

lcMIN lc MAX

gd ON OFF

MIN MAX

MAX gd lc s MIN gd

lc s gd ON OFF

MIN MAX

AVG

C C

C C C

C

C C C

V V

V V

V

C C

C C C

C C V V

V V

V

+ +

⋅ + +

⋅ −

⋅

−

=

Δ

− Δ

−

= Δ Δ

−

+ + +

+

⋅ +

⋅

= −

Δ + Δ

−

= Δ

−

2.5 電容耦合效應 – 掃描線的電容耦合效應

26

2.5 電容耦合效應 – 掃描線的電容耦合效應

◇ 在共電極電壓補償方法中，由於共電極僅能有一個數 值，所以雖能修正 △V_AVG，但是無法補償各個灰階的

△(△V) 。

◇ 以上表數據為例：

☉ 其 -△V_AVG為 -0.754 V，-△(△V) 為 -0.369 V。

☉ 將共電極電壓補償 -0.754 V，則可以幾乎補償第 5 灰階的電容耦合效應。

☉ 但是對於第 0 或第 7 灰階則有 0.369 V / 2 = 0.185 V 的直流電壓無法補償。

☉ 此時即須觀察是否有直流殘留或閃爍的情況產生。

◇ 有時會以符號「Ω」來表示變動範圍△(△V) 。

27

• 製程變異的電容耦合效應考量

◎ 理論上，使用資料線電壓補正方法，可以補償 各個灰階的電壓變動。

◎ 實際上，由於製程上的變異性，如絕緣層沉積 厚度誤差、微影對準量誤差等，使得每片產出的面 板，均需針對每個灰階作設定改變，在大量生產時 的過程繁雜且緩慢。

◎ 雖然每片面板的 △V_AVG不同，且共電極電壓補 償時無法完全補償 △(△V) ，但是在大量生產時只 須調校一個電壓即可。而利用增加儲存電容值的方 式，可以減低直流殘留與閃爍的狀況。

2.5 電容耦合效應 – 掃描線的電容耦合效應

28

2.5 電容耦合效應 – 掃描線的電容耦合效應

• 儲存電容在掃描 線上

◎ 右圖即為

Storage on gate

設計的布局，而

其等效電路在下

一頁。

29

2.5 電容耦合效應 – 掃描線的電容耦合效應

◎ 在此設計中：

◇由於沒有下板共 電極線，所以沒有下板共 電極線與資料線間的電容 C_X2。

◇ 大部分的寄生電 容與其他設計布局相同，

只是其儲存電容 C_s 與畫 素電極-相鄰掃描線間電容 C_pg 變為同一個電容 (仍用 C_s) ^。

30

◎ 所以電容耦合效應所產生電壓變化的公式即改寫 為：

上式等號右側第二項為，相鄰掃描線電壓變化經 由 C_s 而影響畫素電壓；其中V’_scan1 與 V’_scan2 是相鄰 掃描線的電壓變化。

◎ 由上式中可以看出其對電壓變化的影響，等號右 側第二項是第一項的 (C_s/C_gd) 倍；而 C_s 的數值較 大，所以影響亦較大。

2.5 電容耦合效應 – 掃描線的電容耦合效應

gd lc s

s scan

scan gd

lc s

gd ON

OFF C C C

V C C V

C C V C V

V + ′ − ′ + +

+

− +

= Δ

− ( ) ( _{1 2})

31

◎ 儲存電容在前一條或下一條掃描線上

◇ 在 Storage on gate 的設計中，儲存電容是 由畫素電極和相鄰畫素的掃描線作為其兩個電 極。

◇ 垂直相鄰畫素的兩條掃描線，一個是前一條 掃描線，另一個是下一條掃描線。

◇ 由於畫素布局之故，難以將儲存電容連接至 更遠的畫素掃描線上，所以只有垂直方向相鄰兩 掃描線可以連接。

2.5 電容耦合效應 – 掃描線的電容耦合效應

32

◇ 先探討儲存電容在前一條掃描線的情況：

☉ 右圖為等效電路圖及對應波形

2.5 電容耦合效應 – 掃描線的電容耦合效應

☉ 在本身掃描線打開前，前 一條掃描線打開時，電壓由 V_OFF 變為 V_ON，所造成的電壓變化 為：

☉ 在本身掃描線打開時，前 一條掃描線關閉，電壓由 V_ON變 為 V_OFF，所造成的電壓變化為：

gs lc s

s OFF

ON C C C

V C V

V = − + +

Δ

+ ₁ ( )

gs lc s

s ON

OFF C C C

V C V

V = − + +

Δ

− ₁ ( )

33

☉ 但是此時 TFT 已導通，畫素電壓趨近資料 線的設定電壓。隨後因為 TFT 關閉，畫素電壓受到 TFT 寄生電容 C_gs 影響而造成的電壓變化為：

☉ 以表中數據當作例子，令資料線對畫素電壓 設定為 ±2.2 V，共電極電壓補償為 -0.682 V，則電 容耦合所造成的電壓變化為：

2.5 電容耦合效應 – 掃描線的電容耦合效應

gs lc s

gs ON

OFF C C C

V C V

V = − + +

Δ

− ₂ ( )

pF V pF

pF V pF V

pF V pF

pF V pF V

682 . 06 0

. 0 8 . 0 9 . 0

06 . ) 0

20 (

227 . 06 10

. 0 8 . 0 9 . 0

9 . ) 0

20 (

2 1

+ =

= + Δ

+ =

= + Δ

34

☉ 又若共有 M 條掃描線 (打開時間比例為 1/M)，而兩個 圖框時間才是一個週期 (因極性反轉之故) ，所以液晶所受的 電壓方均根值 V_RMS為 (設充放電時間甚快可以忽略) ：

☉ 同理亦可計算得到，當 M 愈大，則對液晶電壓的直 流成分影響亦愈小。

☉ 所以，Storage on gate 的設計，適用於高解析度 (掃 描線多) 的 TFT LCD 上。

2.5 電容耦合效應 – 掃描線的電容耦合效應

[ ] [ ] [ ]

[ ] [ ] [ ]

V V

M

M M

M

M M

V M V_RMS

227 . 2 V 1000 M , 457 . 2 V 100 當M

2

) 2 ( ) 2 . 2 ( ) 518 . 1 ( ) 109 . 13 ( ) 2 ( ) 2 . 2 ( ) 882 . 2 ( ) 709 . 8 (

2

) 2 ( ) 682 . 0 ( ) 682 . 0 ( ) 2 . 2 ( ) 682 . 0 ( ) 2 . 2 ( ) 682 . 0 ( ) 227 . 10 ( ) 2 . 2 (

2

) 2 ( ) 682 . 0 ( ) 682 . 0 ( ) 2 . 2 ( ) 682 . 0 ( ) 2 . 2 ( ) 682 . 0 ( ) 227 . 10 ( ) 2 . 2 ) ( (

RMS RMS

2 2 2

2 2 2

2 2

2

2 2

2 2

2

=

⇒

=

=

⇒

=

−

− +

− + +

− +

= +

−

⋅

−

−

−

− +

−

−

− +

−

− + +

−

⋅

−

−

− +

−

− +

−

− +

= −

35

2.5 電容耦合效應 – 掃描線的電容耦合效應

☉情況與儲存電容在 前一條掃描線的情況相同，

且 △V₁與 △V₂ 的公式亦保 持不變。

☉ 再將表中的數據代 入計算，分別得到相同的數 值，也就是 △V₁=10.227 V 與 △V₂=0.682V。

◇ 接著探討儲存電容在下一條掃描線的情況：

☉ 右圖為等效電路圖及對應波形

36

☉ 再計算電壓方均根值 V_RMS：

☉ 此結果與儲存電容在前一條掃描線的情況相差不大，

所以理論上兩者均可使用。

☉ 一般習慣上，會將儲存電容設在前一條掃描線上；以 避免畫素電壓耦合效應不如預期時，而影響了一整個圖框的 時間。

2.5 電容耦合效應 – 掃描線的電容耦合效應

[ ] [ ] [ ]

[ ] [ ] [ ]

V V

M

M M

M

M M

V M V_RMS

224 . 2 V 1000 M , 427 . 2 V 100 當M

2

) 2 ( ) 2 . 2 ( ) 027 . 8 ( ) 518 . 1 ( ) 2 ( ) 2 . 2 ( ) 427 . 12 ( ) 882 . 2 (

2

) 2 ( ) 682 . 0 ( ) 682 . 0 ( ) 2 . 2 ( ) 682 . 0 ( ) 682 . 0 ( ) 227 . 10 ( ) 2 . 2 ( ) 682 . 0 ( ) 2 . 2 (

2

) 2 ( ) 682 . 0 ( ) 682 . 0 ( ) 2 . 2 ( ) 682 . 0 ( ) 682 . 0 ( ) 227 . 10 ( ) 2 . 2 ( ) 682 . 0 ( ) 2 . 2 ) ( (

RMS RMS

2 2 2 2

2 2

2 2

2

2 2

2 2

2

=

⇒

=

=

⇒

=

−

− + +

− +

− +

= +

−

⋅

−

−

−

− +

−

−

− +

− +

−

− + −

−

⋅

−

−

− +

−

−

− + +

−

= −

37

◎ 掃描線三階驅動法

◇ 利用 Storage on gate 可以解決，單一共電極補償 無法有效克服電容耦合量變 動範圍 △(△V) 的問題。

◇ 採用此法時，掃描電極 電壓有三個準位，如圖所 示，故稱掃描線三階驅動。

◇ 在此三個準位中，只有 其中一個最大者可以打開 TFT，而另二個電壓操作 時，TFT是關閉的。

2.5 電容耦合效應 – 掃描線的電容耦合效應

38

2.5 電容耦合效應 – 掃描線的電容耦合效應

◇ 依時序，電壓耦合變化為：

☉ 時間(1)：TFT 打開，畫素電壓 V_pixel 即 為資料線電壓 V_data。

☉ 時間(2)：畫素本身的掃描線電壓變化 為 –(V_gh1+V_gc)，經由 TFT 寄生電容 C_gs，造成 畫素電壓變動 –△V₁ 為：

☉ 時間(3)：前一條掃描線的電壓變化為 +Vgc，經由儲存電容 Cs，造成畫素電壓變動

△V₂ 為：

+L + + +

= Δ

lc s gs

gs gc

gh C C C

V C V

V₁ ( ₁ )

+L +

= + Δ

lc s gs

s

gcC C C

V C V₂

39

☉ 時間(4)：畫素本身的掃描線電壓變化為 +V_gc，經由 TFT 寄生電容 C_gs，造成畫素電壓變動

△V₃為：

☉ 在時間(4)之後：畫素電壓 V_pixel 與資料線電 壓 V_data間的關係為：

◇ 若欲使畫素電壓 V_pixel 與資料線電壓 V_data 相 同，則須 (–△V₁+△V₂+△V₃) 為 0。所以可以得到：

2.5 電容耦合效應 – 掃描線的電容耦合效應

+L +

= + Δ

lc s gs

gs

gcC C C

V C V₃

3 2

1 V V

V V

V_pixel = _data−Δ +Δ +Δ

gs gh s

gc

C V C

V ⋅ =

⋅

40

◇ 檢視一下三階驅動所用到的觀念：

1) 在高掃描線數下，幾條掃描線所佔的比例甚 小，對液晶方均根電壓值及直流成分影響不大。

2) 不論之前畫素電壓為何，在 TFT 打開後，畫 素電壓即充放電至資料線電壓。

3) 只要 TFT 的電流符合電位保持的需求，則 TFT 的關閉電壓 (掃描線電壓) 可以是一個範圍的數 值。

◇ 基於上述各點，可以將受到本身掃描線電壓變化 所引致的電容耦合效應，藉由前一條掃描線電壓變化 而經由儲存電容來加以克服。

2.5 電容耦合效應 – 掃描線的電容耦合效應

41

◎ 掃描線四階驅動法

◇ 將掃描線電壓施加四個準位，亦可以解決電 容耦合所造成的影響，此即稱作掃描線四階驅動，

如圖所示。

◇ 四個準位中，僅有最大的一個掃描線電壓可 以打開 TFT，其餘三個電壓在操作時， TFT 均為 關閉著。

◇ 在四階驅動中，畫素電壓依其充放電的正負 極性不同，而須分別討論。

2.5 電容耦合效應 – 掃描線的電容耦合效應

42

◇ 寫入正極性畫素電壓 V_pixel⁺：

☉ 時間(1)：TFT 打 開，畫素電壓 V_pixel⁺即為 資料線電壓 V_data⁺。

☉ 時間(2)：畫素本 身的掃描線電壓變化為 – (V_gh1–V_gc2)，經由 TFT 寄 生電容 C_gs，造成畫素電 壓變動 –△V₁為：

2.5 電容耦合效應 – 掃描線的電容耦合效應

+L +

− +

= Δ

−

lc s gs

gs gc

gh C C C

V C V

V₁ ( _{1 2})

43

☉ 時間(3)：前一條掃描線的電壓變化為 +V_gc1，經 由儲存電容 C_s，造成畫素電壓變動 △V₂為：

☉ 時間(4)：畫素本身的掃描線電壓變化為 –V_gc2， 經由 TFT 寄生電容 C_gs，造成畫素電壓變動 –△V₃ 為：

☉ 在時間(4)之後：畫素電壓 V_pixel⁺ 與資料線電壓 V_data⁺ 間的關係為：

2.5 電容耦合效應 – 掃描線的電容耦合效應

+L +

= + Δ

lc s gs

s

gc C C C

V C V_{2 1}

+L +

= + Δ

−

lc s gs

gs

gc C C C

V C V_{3 2}

3 2

1 V V

V V

V_pixel⁺ = _data⁺ −Δ +Δ −Δ

44

◇ 寫入負極性畫素電壓 V_pixel^–：

☉ 時間(1)：TFT 打 開，畫素電壓 V_pixel^–即為 資料線電壓 V_data^–。

☉ 時間(2)：畫素本 身的掃描線電壓變化為 – (V_gh1–V_gc1)，經由 TFT 寄 生電容 C_gs，造成畫素電 壓變動 –△V₄為：

2.5 電容耦合效應 – 掃描線的電容耦合效應

+L +

− +

= Δ

−

lc s gs

gs gc

gh C C C

V C V

V₄ ( _{1 1})

45

☉ 時間(3)：前一條掃描線的電壓變化為–V_gc2，經 由儲存電容 C_s，造成畫素電壓變動– △V₅ 為：

☉ 時間(4)：畫素本身的掃描線電壓變化為 +V_gc1， 經由 TFT 寄生電容 C_gs，造成畫素電壓變動 △V₆ 為：

☉ 在時間(4)之後：畫素電壓 V_pixel^–與資料線電壓 V_data^–間的關係為：

2.5 電容耦合效應 – 掃描線的電容耦合效應

+L +

= + Δ

−

lc s gs

s

gc C C C

V C V_{5 2}

+L +

= + Δ

lc s gs

gs

gc C C C

V C V_{6 1}

6 5

4 V V

V V

V_pixel⁻ = _data⁻−Δ −Δ +Δ

46

◇ 我們要達到正負極性的畫素電壓是對稱的

(V_pixel⁺=V_pixel^-) ，而我們所施加的正負資料線電壓已

是對稱的 (V_data⁺=V_data^-) ，所以得到設計的條件為：

也就是

化簡成

2.5 電容耦合效應 – 掃描線的電容耦合效應

) ( _{4 5 6}

3 2

1 V V V V V

V +Δ −Δ =− −Δ −Δ +Δ Δ

−

gs gc s gc gs gc gh

gs gc s gc gs gc gh

C V C V C V V

C V C V C V V

1 2

1 1

2 1

2 1

) (

) (

− +

+

=

− +

−

−

s gc gc gs

ghC V V C

V ( )

2 ₁ = ₁− ₂

47

◇ 依照上述作法可以達到：

☉ 可消除之前所述，因為液晶電容變化而無法完全 補償直流電壓成份的情形。

☉ 雖然實際畫素電壓與資料線設定電壓相差 (–△V₁+△V₂ –△V₃)，但是可以用資料線電壓補正來校 正；且此校正是正負極性對稱的，所以對驅動系統的設 計是很有利的。

☉四階驅動可以調變兩條掃描線的電壓值，設計時 較三階驅動更有彈性。

☉ 使用四階驅動方式時，垂直方向上的畫素極性不 同，而水平方向上的畫素極性相同，所以必須配合採用

「列反轉」的極性反轉模式。

2.5 電容耦合效應 – 掃描線的電容耦合效應

48

• 依前所述，畫素電極與資料線間的寄生電容為 C_pd 與 C’_pd，所以電容耦合效應為：

其中 V_data1、V_data2、V’_data1 及V’_data2 分別為畫素本 身與相鄰資料線在變化前後的電壓值。

• 由於資料線電壓的極性與數值大小，是依畫面顯示 的需要而定，所以若是此電容耦合效應無法忽略，

則會造成顯示畫質不良的結果。

2.5 電容耦合效應 – 資料線的電容耦合效應

L L

+ + +

′ ′

′ − +

+ +

− +

= Δ

lc s gs

pd data

data

lc s gs

pd data

data

C C C V C V

C C C V C V

V

) (

) (

2 1

2 1