一個具有良好成本效益的數位振盪器

把一個數位振盪器的輸出通過一個數位類比轉換器就可以達到產生類比訊號 的效果。Fig. 18所示為一個典型的超頻取樣數位類比轉換器，它包含了一個升頻濾 波器、一個Σ-Δ調變器以及一個類比低通濾波器。如同圖上所示，升頻濾波器在 時脈為f_n下面接收一個N-bit的資料，然後再升頻到f_os (f_os為超頻取樣頻率)的頻率之 下。訊號接著會經過Σ-Δ調變器因而被轉換成一個一位元的訊號，此時在頻譜上 將會是原本的訊號加上高頻的雜訊塑造。儘管經過雜訊塑造的大部份雜訊存在於

高頻，不過少數殘留在低頻部份的雜訊將會主宰訊號雜訊比的大小。首先定義超 SNRrms OSR

 π (31)

從式(31)可以看出，取樣頻率每增加兩倍則頻寬內的雜訊就會降15dB，也就是說多 得到2.5位元的有效數字位元。實際上，如果選擇OSR = 128的話，那麼根據[25]的 研究顯示，可以得到16位元的精準度。所以只要秉持著這個觀念，我們在考慮OSR

Fig. 19 以Σ-Δ調變器取代暫存器之示意圖

Fig. 19所表示出來的是如何利用一個Σ-Δ調變器接上一個1×N的乘法器來取 代一個單位延遲器 (unit delay)與一個N×N的乘法器。如同在Fig. 19中的輸出頻譜裡 所看到的，下面的電路( 也就是所謂的Σ-Δ衰減器 [26])其輸出頻譜與上面之頻譜 相比較，在低頻的部份是一致的。而對於主要的訊號頻寬皆存在於低頻部份的應 用來說，我們就可以利用這個電路替代的動作來兜成一個N×N的乘法器。稍後將會 看到，這個方法是非常有用的，因為它不但維持住原來電能的功能性，還可以降 低整個電路的成本，可謂是一舉兩得。

有了前一段落所介紹的Σ-Δ衰減器之後，我們可以利用這個電路再加上簡單 的訊號流程圖概念把Fig. 14的電路重新組合成更具有成本效益的電路。首先我們可 以先把Fig. 14中上方的積分器裡面的單位延遲器移到外面來，同時為了不改變電路 的功能性，我們還必須在原來的積分器內的迴授路徑上多加上一個單位延遲器，

如同Fig. 20(a)所示。接著，如同上一個段落所提到的，就是把移出來的單位延遲 器以Σ-Δ調變器的形式替換掉，此時原本下方的N×N乘法器就可以簡化成一個1×

N乘法器的電路，如同Fig. 20(b)所示。如果我們將Σ-Δ調變器的輸出當做此訊號

產生器的輸出的話，那麼可以利用一個低通濾波器對輸出訊號做濾波的動作來將 原本的數位訊號轉成類比訊號。此類比低通濾波器的設計複雜度與所選擇的超頻 取樣比例有很大的相關。換句話說，我們可以藉由選擇較高的超頻取樣頻率(也就 是增加超頻取樣比例)來減低此類比低通濾波器的設計複雜度。

為了更進一步地減低電路的成本效應，我們首先經由式(23)回想到此電路的 振盪頻率為迴路增益 的函數。這個特性在Fig. 21中已被充份地利用，其中第 一個步驟先把 的值固定為2的冪次方，這樣一來乘以 的動作便可利用一個簡 單的位移暫存器( shift register )兜出來。再者因為Σ-Δ調變器的輸出只有兩種形式 1與-1，所以乘以 的動作原本需要一個1×N的乘法器，此時只需用一個兩個輸入 的多工器便可完成。最後的結果，如同Fig. 21所示，是一個非常具有低成本效益之 訊號產生器，它只需要四個加法器、四個暫存器、以及一個兩個輸入之多工器而 已。

12 21

a a

a12 a₁₂

a21

Fig. 20 (a)經過重新排列後之Fig. 14電路圖形式 (b)將圖(a)中之單位延遲器與N×N乘法器之串聯組 合以Σ-Δ調變器與 1×N乘法器之串聯組合替換後之電路圖

Fig. 21 將Fig. 20中之 1×N乘法器替換成一個兩個輸入的多工器 non-overlapping的clock，A為opamp的開迴路增益，V₊為opamp的正端輸入電壓，

V_-為opamp的負端輸入電壓。則整個電路的轉換函數可推導如下：

首先看到opamp的輸入與輸出端，因為V₊為虛擬接地(virtual ground)，所以我們可 以得到下式：

( )

A V V V V V

+− − = ⇒ − = − A (32)