緒論

在本章節中，我們將簡略地介紹有關Σ-Δ調變器(sigma-delta modulator)以及 內建自我測試等主題。

1.1. 研究動機與目的

隨著晶片規模的不斷微縮，以及隨之成等比級數增加的單一晶片電晶體數 量，現在的晶片設計工程師們已經能夠在一個晶片中整點幾乎所有的系統功能。

我們可以預想到，單一晶片上面包含著愈來愈多種類且複雜的電路，例如類比電 路、數位電路、以及記憶體等等…，這樣的晶片有一個名詞稱之為 SOC (system on chip) 。在現今的業界， SOC 的運用已經愈來愈廣泛，目前市面上熱賣的3C商品不 管是手機、 MP3 隨身聽、或是電腦零組件等內部都有 SOC 的存在。而許多晶片廠 與設計工程師們也開始不斷地面臨和嘗試解決這樣的問題：如何在更小的晶片 上，以更低的功率消耗、更低的成本設計出功能更強大的晶片？

由於科技的進步與經驗的累積，目前業界對於設計 SOC 晶片的技術已達到一 定的成熟度，但是測試 SOC 晶片的技術卻相對來說是遲滯不前的。前面提過 SOC 內部的電路複雜度愈來愈高，這樣的發展趨勢給予測試上所面臨的挑戰也愈來愈 大。原因有二：

(1) 由於 SOC 內部的待測電路種類複雜，測試上將遇到很多的問題。舉 例說明，對於數位電路來說，我們主要的考量是它的錯誤覆蓋度 (fault coverage) ，對於鎖相迴路來說，我們感興趣的測試參數是 Jitter 的大 小，而對於資料轉換器來說，我們關心的是它的線性度與解析度。對 於不同的待測電路，所需要測得的測試參數以及測試方法也有所不 同。

(2) 由於晶片中擺放的電晶體數量一直增加，但是由晶片內部連接到外部 的接腳卻是有限的，所以在測試時要得到晶片內部節點的資訊，例如 訊號波形或是直流偏壓等是非常的困難。而這個缺點也提高了在測試 時偵錯的困難度。

1.2. 測試類比電路所遭遇之難題與解決方案

由於自動化輔助設計工具 (electronic design automatic tool, EDA tool)的成熟，

在測試數位電路和記憶體方面所遇到的困難會比測試類比電路來的簡單許多，因 採用循序測試 (sequential test) 的測試流程，也就是數位部份與類比部份是分開測試 的，這將導致測試時間的拉長。所以我們可以看到在測試混合訊號電路時無論是 以秒計費的測試費用和測試時間都會比測數位電路來的高出許多。因此，如何有 效地節省混合訊號電路的測試成本成為了一個很重要的研究方向。

因應前面所描述之種種測試類比電路上所遇到的困難，許多學者提出了一個 能夠有效地解決問題的方式，稱為混合訊號內建自我測試 (mixed signal built in self test, mixed signal BIST) 方法。它的優點有以下兩點：

(1) 純數位 I/O (input/output)：如前文所述，因為類比電路較容易受到來自於 測試環境的雜訊干擾而致使測試結果變差。相對於類比 I/O 而言，純數位

I/O不但其抵抗雜訊的能力較強，而且讓類比電路能夠在純數位的測試環

雖然 mixed signal BIST 擁有節省測試成本的優點，但是它同時也會為系統帶 來設計測試電路所造成之額外的硬體負擔，使得硬體成本增加，這是必須注意的 地方。

綜合以上所述之種種測試上所遇到的難題，我們決定使用內建自我測試方法 來 解 決 問 題 。 基 於 Σ - Δ 調 變 之 內 建 自 我 測 試 技 術 (sigma-delta modulation based/SDMB BIST scheme) [1][2] 是一個很好的參考論文。它的優點在於非常低的 類比電路之硬體負擔、高錯誤覆蓋度、高量測精準度以及均速 (at-speed) 測試等。

而實現一個 SDMB system 需要一個位元串流產生器 (bit stream generator, BSG)以及 一個輸出響應分析器 (output response analyzer, ORA)，其設計方法及硬體架構將於 後面的章節分別介紹。

1.3. 待測Σ-Δ類比數位轉換器

隨著科技的演進，數位信號處理器(digital signal processor)的運算能力也愈來 愈強大，同時也帶來了對於高解析度類比數位轉換器(analog to digital converter , ADC)的需求。大約三十年前，Σ-Δ類比數位轉換器之架構已被提出，但直到近年 難於設計的建構單元(building block)，三角積分類比數位轉換器在類比電路的部分

則相對容易設計，且對於雜訊以及電路的不完美(circuit impairment)等，相對的抵 抗力較佳。

(2)雖然在類比部份有了上面提到的優點，不過相對地在數位部份也需要較多 的訊號處理(decimation)。然而，已經有相當多的文獻可證實，經由使用一些技巧 將有助於降低其硬體負擔，再加上使用了諸如超頻取樣(over-sampling)以及雜訊塑 造(noise shaping)等技巧，就能達到高解析度的要求。

Σ-Δ類比數位轉換器主要應用在於音頻訊號處理器上面，而 MP3 player在目 前市面上的受歡迎程度也帶動了此種架構 ADC 之大量生產。在本論文中，我們選

z 超頻取樣比(over-sampling ratio, OSR)：128 z 超頻取樣頻率：6.144 MHz

1.5. 論文章節組織

在本章節已經說明了本論文的目標，並簡略地介紹了關於晶片測試所遇到的 困難及解決方式。第二章將介紹之前的學者對於內建自我測試所做過的相關研 究，並討論其可行性及針對成本效益進行分析。第三章則介紹我們所提出的內建 自我測試架構以及針對系統中個別的區塊進行說明。第四章之重點主要在於介紹 設計方法以及操作流程。第五章提出模擬結果及 Verilog 硬體實現證明論文所提架 構之可行性。第六章是量測結果及相關討論。第七章則為本論文做個總結。