半導體專業代工微影技術服務

半導體晶片流程技術繁複，需要許多特殊的步驟、設備、材料與供應商。

微影又是晶圓製作的中心，可藉由微影操作在 IC 製程中重複進出可明顯看出，

如下圖所示為 IC 製程循環圖。微影是 IC 製造中最關鍵的步驟，需要有優越的特 性以在其製造流程中有高的良率，也影響到其他製程與客戶圖形的互動。據估 計，微影約佔晶圓製作總價值三分之一強，微影是晶圓製作的中心，可藉由微影

﹙Lithography；黃光﹚操作再製造中重複進出即可明顯看出。﹙羅文雄,2003﹚[52]

圖 5 半導體製程流程循環圖

資料來源：羅文雄 (2003) [52]

2.1.1 半導體產業概況

「半導體」一詞來自其材料特性，有時類似導電體，有時類似電絕緣體，

最早使用鍺﹙Ge﹚材料，時至今日，已有超過 85%為晶片使用矽﹙Si﹚材料且有 集積化之整合。

半導體工業誕生於 1959 年代，始於德州儀器公司的 Jack Kilby 和快捷半 導體公司﹙Fairchild；日後 Intel 的合夥創始人之一﹚的 Robert Noyee，並製 造出第一片積體電路。在初期，原本只用於大型電腦主機的其中元件，現在 則逐步延展至電子、通訊、自動化、軍事、工業和消費性電子商品等的領域。

每片晶片的晶粒﹙Die﹚數越做越小，來挑戰半導體製造技術是否在合理而 可接受的花費下，仍可生產極高集積度的晶圓。縮小臨界尺寸﹙CD；Critical Dimension﹚使得晶片的由晶片集積度增大，使每一片晶片的電晶體數目逐 年大幅增加，如下圖所示，也使得半導體不只是單純的製造業，必須朝知識 密集服務業發展。

圖 6 晶片上電晶體數目增加趨勢

資料來源：羅文雄 (2003) [52]

製造晶片主要有三個步驟：設計、製造、封裝及測試程序。設計階段是將 產品需求轉成詳盡的晶片矽晶圓微小圖案，一旦設計階段完成後，會將詳細的設 計圖案轉成電子檔，熟稱 Tapeout，在將之轉給製造單位。製造階段更為複雜，

涵蓋離子植入、薄膜濺鍍、微影成像及蝕刻定型等多種步驟，總流程多至 300~600 步驟，整體生產時程則多至四至八週左右。最後再進行測試，切成晶粒及封裝，

在組裝和測試階段，晶片直接拿來測試，以了解其確切的電性表現，分類缺陷晶 粒；以鑽石切刀切割下各資一個晶粒，再來焊接連線或金屬凸塊附著來封裝

﹙Package﹚於塑膠或陶瓷材料封裝體中，必要時會再測試，等待出貨。半導體 0

200 400 600 800 1000 1200 1400 1600

1997 1999 2001 2003 2006 2009 2012 年

每 一 微 處 理 器 之 電 晶 體 數 目

整體的簡易流程如下圖。

圖 7 半導體製造流程圖

由於半導體矽晶圓切割出來的每一片晶粒大約為一立方公分的面積，厚度 不到一毫米，每個晶粒卻可容納億萬個電晶體及邏輯運算，使用微小的閘門

﹙Gate﹚控制電流通電或斷電。由於半導體在極小的區域面積內，提供許多的運 算，在現今任何新產品均朝短小精密的設計方向，故半導體可大量的延展運用在 電子、通訊、自動化、工業及消費性電子商品等。

至於台灣半導體的發展，可追朔到 1950 年代末期，台灣政府認知國家經濟 的發展將受限於自然資源及台灣地小侷限，決定要發展技術密集工業，特別是 IC 產業。到了 1960 年代早期，交通大學建立國家第一個半導體實驗室；1973 年台 灣政府建立了工業技術研究院﹙ITRI﹚；1976 年電子所﹙ERSO﹚與 RCA 合作 完成一座 IC 製造實驗工廠﹙日後的聯電工廠；UMC﹚；1980 年代，科學園區內 成立了許多 IC 設計公司，如 Weltrend 等；1983 至 1988 年，工研院正建立一個 大型的 VLSI﹙Very Large-Scale Integrated﹚電路研究計劃，目的就是要建造先進 半導體製造技術以支援台灣已漸成氣候的無晶圓的 IC 設計公司。台灣政府的重 視、台灣 IC 環境的成熟及台灣優秀知識份子的特性，成為設立晶片專業代工﹙IC

Foundry﹚的一大主因，現在才有超過 70%的半導體代工是市場在台灣茁壯。於 是，新的半導體專業代工模式突破以往 IDM 大廠獨占半導體的市場，整體市場 的改變下圖所示。(Srandford Paper,2006)[43]

圖 8 半導體供應鏈結構改變

資料來源：Stanford Paper (2006) [43]

新竹科學工業園區﹙HSIP﹚在 1970 年代末期成立；到了 1990 年代，台灣 IC 設計業與 IC 製造業供應網路已全然形成，方便日後晶片專業代工事業的發 展。於是台灣以一向是優越的管理製造能力，在製造業在產業價值鏈中已佔有一 席之地。但現今競爭市場逐漸嚴峻，中國半導體產業快速成長，Intel 及 Samsung 等 IDM 大廠也對半導體專業代工積極切入。於是如何藉助現有製造業優勢，與 應用端結合產生附加價值，並建立專業的知識服務平台，才是發揮台灣競爭優勢 的可行之道。本論文即是以半導體專業代工服務產業為對象，對其中關鍵微影製 程，進行知識密集型服務業的策略分析及關鍵成功因素之探討研究，以下便是針 對微影技術進行分析。

2.1.2 微影技術服務

隨著科技的進步，微電子工業的製造技術一日千里，其中微影技術扮演著 最重要的角色之一。只要關於圖形上的定義（Patterning），皆需要使用微影技術

（Lithography）。所謂的光微影術，簡單的說就是希望將設計好的線路圖形，完 整且精確地複製到晶圓上。如下圖所示，半導體製作首先需將設計好的圖形製作 成光罩（Photo mask），同時並塗抹上類似底片功能的感光化學物質於晶片上，

稱為光阻劑 (Photo-resist)。 通過光罩及透鏡的光線會與光阻劑產生反應，通常 我們稱此步驟為曝光，應用光學成像的原理，將圖形投影至晶圓上。由光源發出 的光，只有經過光罩透明區域的部分可以繼續通過透鏡，而呈像在晶圓表面。

圖 9 標準光微影製程

資料來源：蘇俊鐘 (2005) [50]

一般來說，IC 的密度越高，操作速度越快、平均成本也越低，因此半導體 廠商無不絞盡腦汁要將半導體的線寬縮小。然而，光微影術所能製作的最小線寬 與光源的波長成正比，因此要得到更小的線寬，半導體製程不得不改採波長更短 的光源。隨著光源波段的不同，製程技術已經由 G-line﹙波長 436nm﹚、I-line

﹙波長 365nm﹚的 0.35~0.50 微米製程，進展到 KrF﹙波長 248nm﹚及 ArF﹙波 長 193nm﹚的 0.25 微米~65 奈米的線寬製程技術，現在更需放棄原本以往降低曝 光波長的方式，改採完全創新的浸潤式微影﹙Immersion lithography﹚工具，在 折射率為 1.44 的非離子水﹙De-ionized water﹚中曝光，而不是在原本的空氣中 曝光，預計能處理節點小至 32 奈米的晶圓。ASML、Cannon、Nikon 正積極改 變原本波長降低策略，配合半導體廠需求開發浸潤式掃描儀﹙Scanner﹚，還有 學者考慮尋找折射率為 1.64 的介質。這表示微影技術是知識經濟下的標準產物，

且與半導體設備商、半導體廠，甚至圖形設計者創新合作，也證明此乃創新密集 服務業的案例。

雖然原則上可以製造出更微小的電子元件，但伴隨而來的是成本的增加及 製程上的困難。原則上使用波長較短的光源或數值孔徑﹙NA﹚較大的透鏡，都 可改善解析度﹙Resolution﹚，即線寬可越曝越細，但此舉也使得聚焦深度﹙Depth of Focus, DOF﹚變小，不幸的是通常聚焦深度越大，越適合量產。因此，隨著元 件尺寸持續縮小，光微影技術已成為半導體製程的最大瓶頸，若是無法加以突 破，半導體工業的發展勢將受到阻礙。

一般來說，半導體業者會先嘗試調整 NA 來改善解析度，待聚焦深度無法 符合量產條件時，才會想要轉換波長更短的光源。這是因為每換一種曝光源，相 關的設備如曝光機台、光阻劑等皆需做相應的調整，會牽涉到大量的人力、物力 及時間，困難度很高。有鑑於此，在進入更小線寬的微影技術領域前，如何善用 目前的微影技術﹙包含設備及材料的改進及創新﹚，又能進入奈米尺度，成為一 個相當重要的議題。