第三章 除頻電路
3.7 實作三 正交訊號輸出訊號再生式除二電路
（Win 0.15μm PHEMT）
3.7.1 研究動機
一般正交訊號輸出的除二電路都是以flip-flop的形式來完成，但 因為在此類形的除頻器在高速操作需要消耗極大的功率，故我們想要 採用RFD的架構來完成正交訊號的輸出，即設計一個適合高頻操作輸 出正交訊號的除二電路。此次因為相位誤差的量測考量，設計了一個 不同頻率的正交訊號輸出的RFD。
3.7.2 28GHz IQ RFD電路架構
除了除2電路以外，還設計了一個被動的SSB up-converter來間接 amplitude / phase mismatch
3.7.3 28GHz IQ RFD實測結果
Min. input power Sensitivity
圖3.58 28GHz IQ RFD input sensitivity
(2) Min.Incident Frequency=22GHz ,Output freq=11GHz,-28.5dBm
圖3.59 28GHz IQ RFD輸入22GHz頻譜圖
Max. Incident Frequency=28GHz, Output freq=14GHz,-22.8dBm
圖3.60 28GHz IQ RFD輸入28GHz頻譜圖
(3) Phase noise
圖3.61 28GHz IQ RFD input and output phase noise
(4)IQ output Waveform
圖3.62 28GHz IQ RFD output waveform
Die photo
Input
_ Output I
_ Output Q
6 PinDCPad
DC
_ IFinput I
_ IFinput Q
圖3.63 28GHz IQ RFD die photo
Chip performance
Item Spec Technology Win 0.15µm PHEMT
Supply Voltage 7 V
Supply Current (core) 28.4 mA Supply Current (output buffer) 22.4 mA
Operation Frequency 22GHz~28GHz Input Sensitivity 8.68dBm~20.5dBm
Output Power -22.5 dBm~-11.6 dBm
Phase Error < 1o
Power dissipation (core) 198.8mW Die size 2000 µm × 2000µm 表3.5 28GHz IQ RFD performance summary
3.7.4 35GHz IQ RFD電路架構
電路原理與3.7.2節一樣，只是此次設計在更高頻率，而核心電路 與輸出緩衝級電路工作在不同電壓，則不需要偏壓的二極體，而實際 電路架構如下：
VDD
I Output
Input Q Output
2
VDD VDD2
圖3.64 35GHz IQ RFD電路圖
3.7.5 35GHz IQ RFD實測結果
(1)Input sensitivity
32 33 34 35 36
2 4 6 8 10 12 14 16
Input power (dBm)
Input Frequency (GHz) B
圖3.65 35GHz IQ RFD input sensitivity
(2) Incident Frequency=35GHz , Output freq=17.5GHz,-12.11dBm
圖3.66 35GHz IQ RFD輸入35GHz頻譜圖 (3) SSB rejection
圖3.67 35GHz IQ RFD side-band rejection
Die photo
圖3.68 35GHz IQ RFD die photo
Chip performance
Item Spec Technology Win 0.15µm PHEMT
Supply Voltage 6 V
Supply Current (core) 17.6 mA Supply Current (output buffer) 33.9 mA
Operation Frequency 32GHz~36GHz Input Sensitivity 2dBm~15dBm Side band rejection 35dB
Phase Error 2o
Power dissipation (core) 105.6mW Die size 2500 µm × 2000µm 表3.6 35GHz IQ RFD performance summary
3.7.6 結論與討論
電路的操作頻寬被LC-tank的響應所限制住，頻寬雖然變窄，但 相對於ILFD還是較寬的，操作電壓因為LC-tank不吃壓降，所以比實 作二的電路架工作電壓可以降低1伏，如此一來我們可以發現，正交 訊號使用二個RFD所消耗的功率與實作二只有一個RFD的消耗功率 相比之下並不會大太多。而且因為LC為負戴，雖然我們在Gilbert mixer LO stage這四顆電晶體的size與實作二的設計一樣，所以電晶體 所寄生的電容值應該很相近，但是我們可以發現利用LC-tank當負 戴，有利於高頻操作。
在28GHz的RFD中，一開始是考量利用PCB方式來量測side-band rejection，但因為PCB在十幾GHz時已無法使用，故直接使用示波圖 量測，雖然此量測方法在高頻時會因為量測時儀器所接cable線長短的 影響而量不到真正的IQ輸出的訊號相位誤差，不過由IQ輸出的訊號波 形來看，相位誤差小於1度，特性非常的好。而相位雜訊的部分與除2 電路的理論符合，輸出相位雜訊較輸入訊號的相位雜訊低約6dB。
在35GHz的RFD中，將IF IQ訊號由PGPPGP pad注入，因此可以 on waver量測side-band rejection，測得rejection ratio為35dB，amplitude 無誤差時，由圖3.57可得到phase error為2度；若假設phase error為0 度，則得到的amplitude mismatch為0.3dB。
由輸入靈敏度來看，需要大的輸入訊號晶片才會正常工作，其理 論實作二一樣，而且因為此次輸入訊號需要驅動二個RFD電路，故需 要更大的輸入訊號。