實作電路

PS21565-P DIP-IPM。實際實作電路照片如圖5.10所示。

FPGA

Five-Phase VSI

M1

ENCODER

Gate driving circuit

Fig

Mload1 Mload2

e_1,b

FPGA發展板 實作電路

五相反流器輸出

圖 5.10 實作電路照片

圖 5.11 為本實作所使用之雙五相馬達系統，兩組馬達內的參數都是相同的，在圖中 可以看到入電側為右下角反流器的接線進入，從端子台接到定義為第一顆的馬達 1 上。

由於需要馬達與馬達間的連接，所以必須要採用非內接型式的馬達，在圖中間的位置利 用端子台將兩種不同的相序串聯在一起。馬達 2 完成接線後在端子標示為”-“的部份採用 星型接法連接，形成一個中性點。此外可以看到餘下兩組接線，則分別是馬達 1 與馬達 2 的編碼器訊號，送到 FPGA 前會再經過電路處理，詳細電路於 5.3.2 部份討論。

圖 5.11 雙馬達系統

5.3.1 開關驅動電路

如圖 5.12 所示，從 FPGA 取得開關訊號進入開關驅動電路，接著產生足夠大 的電壓以驅動主電路中 IGBT 開關模組。開關訊號首先由光耦合 IC HCPL-M601 進行隔 離，但光耦合 IC 為反相輸出，因此在開關訊號從自光耦合 IC 輸出時，接上一個反相緩 衝 IC 7404。7404 總共有 6 組反相器，在這裡僅表達單一開關運作的關係；以 FPGA 送 出一組方波訊號 GT1 為例，光耦合器將 FPGA 的輸出準位從 0~3.3v 提升至 0~5v，同時 使其反相。7404 則將開關訊號作再一次的反相，讓 IGBT 模組的驅動與 FPGA 的輸出訊 號一致。

圖 5.12 開關驅動電路

5.3.2 編碼器轉換電路

由於此控制架構需要馬達編碼器的訊號，而其輸出容易被馬達運作時噪訊所影響，

所以在 FPGA 發展板接收訊號前，需經過轉換電路處理，使用差動放大電路 IC 2632 為 一常見於編碼器訊號處理的手段。此 IC 的主要作用是藉由一組相互反向的輸入訊號相 減取其差值作為輸出，將輸入訊號所混入的環境雜訊相消掉來取得真正的訊號，對於一 般的環境雜訊而言有著顯著的效果存在。而此實作所採用的馬達其編碼器在每一相上僅 輸出一組訊號，因此若要搭配 IC 2632 必須要有額外的電路做處理。在 5.2.1 中使用過的 IC 7404 是一個解決的方法，由於編碼器的輸出僅有兩種位準的變化，因此可以利用邏 輯 IC7404 作處理。如圖 5.13 所示，在編碼器的輸入側分別處理，一邊接上 IC 2632 作 為相減項的值、另一邊接上 7404 取得反向後的訊號，接著再接到 IC 2632，如此可以取 得一組理想的輸出訊號。

E_A 1

2 3 4 5 6

7 8

9 10 11 12 13 14

E_B

1 2 3 4 5 6 7

8 9

10 11 12 13 14 15 16

A

B

AG

AG

5V 5V

Inverter IC 7404

Differential OP 2632

圖 5.13 編碼器轉換電路

5.3.3 數位類比轉換電路(DAC、ADC)

在實作電路中，類比與數位的轉換都需要用到，因此有架構出 A/D 以及 D/A 兩種 轉換電路。A/D 主要用於電流訊號的轉換：在實際馬達運作時回授相電流進入 A/D 電 路，經轉換後存入 FPGA 暫存器，用於電流控制器做誤差的比較，在實作中使用的 IC 為 MAX121，電路如圖 5.14(a)所示。D/A 轉換電路組成，如圖 5.14(b)所示。首先由 FPGA 內部的 D/A 模組輸出轉速命令以及實際估測轉速訊號至數位類比轉換 IC PCM56P，最 後將類比訊號由示波器觀測。藉由 D/A 轉換器可隨時觀察在穩態下轉速之誤差；以及切 載暫態下實際轉速是否能即時提升至轉速命令。

1 2 3

5

6 7

8 9

10 11

13 14

15

16

AG

5V

FPGA Analog_Data

Convst CLK

Sfrm Data

DG -15V MAX121

1

2 3

6 7 8

11

12 16

DG PCM56P

-5V

5V

FPGA

5 CLK

EN DATA

AG

Analog_Data

13

(a) (b)

圖 5.14 數位類比轉換電路 (a)A/D 轉換電路 (b)D/A 轉換電路