第二章 文獻回顧
2.5 奈米晶體記憶體介紹
2.5.1 奈米晶體記憶體之歷史發展
1996 年 S. Tiwari 等人[2]，提出矽奈米晶體記憶體，奈米粒子為 2nm 左右的穿隧(Tunnel oxide)氧化層上，鍍製 5nm 大小粒子且覆蓋密度大約 為 1012cm-2的矽奈米粒子，最後鍍製控制氧化層(control oxide)及完成奈米 晶體記憶體結構；但是電荷保持時間只有 40 秒。
2002 年 Z. Liu 等人[23,24]，提出利用金屬奈米粒子取代半導體奈米粒 子，發展出奈米金屬粒子記憶體，提到金屬奈米粒子有較大的功函數，
如圖 2.5 所示[9]，可以改善半導體奈米粒子之電荷保持力較差之問題。
2003 年 J. J. Lee 等人[25]，提出利用高介電材料取代 SiO2氧化層，發 現製備出來的矽奈米晶體記憶體，電荷保持力提升到 5×104秒，和 SiO2 氧化層相比，提升千倍以上。高介電材料取代 SiO2氧化層，改善低厚度 所造成的漏電流問題，加上低能障，使電子能快速寫入於奈米粒子中，
讓元件操作速度提升。
2004 年 T. B. Wu 等人[26]，利用濺鍍法鍍製 4nm Pt 薄膜於 2.5nm SiO2 氧化層上，經過 425℃氧氣 25 分鐘，使 Pt 薄膜還原成 PtOx奈米粒子，
粒子大小為 2~3nm，密度為最後濺鍍 24nm SiO2控制氧化層，形成白金 奈米晶體記憶體；實驗結果提到在±8V，記憶視窗大小為 2.6V，電荷保 持力在 1000 秒後只剩 0.4V，電荷流失 84%。
2006 年 J. Y. Choi 等人[27]，利用化學溶液法合成 5nm Pd 奈米粒子鍍
製於 Si/ 2nm SiO2/ 5nm HfO2基板上，粒子密度為 1.6×1012 cm-2，再覆蓋 30nm HfO2控制氧化層，文獻指出 Si 和 HfO2介面特性不好，經過高溫容 易形成矽酸鉿介面層，降低 HfO2膜厚，使膜容易發生漏電流，造成電子 流失，所以若將 HfO2鍍製在比較穩定 SiO2上，即可降低矽酸鉿形成之膜 厚；實驗結果提到在±17V，記憶視窗為 6V，電荷保存力經過 105秒剩 4V，
電荷流失 33%。
2008 年 J. Dufourcq 等人[28]，利用物理氣相沉積(PVD)鍍製 3nm Pt 薄 膜於 SiO2基板，在氧氣下經過 400℃快速熱退火(RTA)，形成 2~3nm Pt 奈米粒子，粒子密度為 3.0×1012 cm-2，最後鍍製 15nm TEOS 控制氧化層，
完成記憶元件；實驗結果提到在±15V，記憶視窗為 7V，電荷保持力經過 4 天後剩 4.2V，電荷流失 40%。
2.5.2 核殼奈米晶體記憶體之歷史發展
2009 年 J. S. Lee 等人[29]，Atom layer deposition (ALD)鍍製 1-2 nm Al 薄膜於 HfO2基板上，經過高溫熱處理時，形成 Al-Al2O3核-殼奈米粒子，
粒子大小 10~15nm，粒子密度為 1.0×1012 cm-2；文獻中提到核殼奈米粒子 更有較好的電荷保持力，及粒子穩定性，所以記憶體特性會明顯提升；
實驗結果提到在±8V，記憶視窗為 3.6V，電荷保持力經過 105 秒後剩 4.2V，電荷流失 10%。
2011 年 H. Zhou 等人[30]，利用旋鍍法將 Co 奈米粒子鍍製於 Si/ 3nm SiO2/ 1nm Al2O3氧化層上形成陣列排列，再覆蓋於 1nm Al2O3，在經過氧 氣氛下 400℃熱處理，形成 Co-Al2O3核-殼奈米粒子，粒子大小 6nm，密
度 5.0×1011 cm-2。文獻中提到由於隨著尺寸減縮越來越小，由於粒子尺寸 很難縮小下去，為了維持粒子密度，所以希望粒子朝最密堆積面方式進 行排列，達到最高密度。實驗結果提到在±15V，記憶視窗為 4V，電荷保 持力經過 105秒後剩 2V，電荷流失 50%。
2012 年 Z. Wu 等人[31]，利用 ALD 鍍製 Al 薄膜於 HfO2氧化層基板上，
在鍍製 Au 薄膜，最後覆蓋 Al 薄膜，經過氧氣氛 500℃熱處理後形成 Au- Al2O3核-殼奈米粒子，粒子大小 5~8nm，密度 7.0×1011 cm-2。實驗結果提 到在±8V，記憶視窗為 3.6V，電荷保持力經過 105秒後剩 2.7V，電荷流 失 24%。
從奈米晶體記記體發展中，發現選擇功函數大的金屬奈米粒子[32]形成 核殼奈米粒子，並搭配高介電材料的氧化層，有效達到增加電荷儲存特 性，及電荷穩定性，成為目前研究發展的目標。一般而言，奈米粒子要 小於 5nm，粒子密度高於 1012 cm-2才符合元件操作[18]。奈米晶體記憶體 歷史發展如表 2.1。
2.6 金屬奈米粒子之製備
金屬奈米粒子製備方是有兩種，可分物理法及化學法，如圖 2.3 所示，
物理法是由大到小「Top Down」製備奈米粒子之方式，利用外力使塊材 (bulk)粉碎成奈米粒子。化學法是由小到大「Bottom up」的製備奈米粒子 之方式，利用氧化還原方式，使金屬鹽溶液當做反應前驅物並加入還原 劑，將金屬離子還原成原子，之後進行團聚成長形成奈米粒子。
2.6.1 物理法
物理法製備出來的奈米粒子有製程簡單和安全等優點，可是粒子大小 不容易控制、製程設備昂貴及薄膜容易有缺陷等缺點。常見的物理法有 雷射消溶法、高能球磨法和熱分解法等。
雷射消溶法[33]是將雷射聚焦射入含有金屬塊材之各式溶液中，利用雷 射 光 之 高 能 量 消 熔 金 屬 ， 並 藉 由 溶 液 所 提 供 之 低 溫 環 境 及 穩 定 劑
（stabilizing reagent）使所生成之奈米金屬粒子得以均勻分散於溶液中，
並免於進一步發生融合（coalescence），如圖 2.7 所示。
高能球磨法是由日本東京大學 Kuyama 等人提出[34]，是將兩種金屬粉 末放置於充滿氬氣之器皿中，利用球磨機，經過一段時間後，可製備出 10nm 左右的合金奈米粒子，如圖 2.8 所示。此方是由於製程簡單，所以 在工業方面應用甚廣。
熱分解法由 Z. Liu 等人提出[35]，利用電子束蒸鍍鍍製 5nm 金屬薄膜，
之後進行快速熱退火(RTA)，讓金屬膜產生內應力，內應力釋放後，則會 形成不連續的島狀結構，熱處理經過一段時間後，為了降低表面能，則 會形成分離的奈米粒子。
2.6.2 化學法
化學法製備出來的奈米粒子均勻性佳、形狀控制容易及參數變化多等 優點，不過卻有奈米粒子保存不易、過多的有機溶劑殘留及製程複雜等 缺點。常見方法有檸檬酸還原法、醇類還原法及硼氫化鈉還原法等。
檸檬酸還原法是 1982 年 Lee 提出[36]，利用金的前驅物四氯金酸，加
入檸檬酸鈉做為保護劑與還原劑，經由加熱後，Au3+會形成 Au0，成長後 形成奈米粒子。
醇類還原法是 2003 年 H. J. Hah 所提出的實驗最具有代表性[37]，利用 乙 醇 加 進 硝 酸 銀 溶 液 中 做 為 還 原 劑 ， 在 加 入 矽 氧 烷 化 合 物 (Organo-alkoxysilanes)做為保護劑，防止銀奈米粒子團聚。
硼氫化鈉還原法是 1994 年 M. Brust 提出[38]，利用四氯金酸加入溴化 四 烷 基 銨 鹽 (TOAB) 溶 液 中 攪 拌 形 成 有 機 相 ， 再 加 入 十 二 烷 機 硫 醇 (C12H25SH)做為保護劑，之後加入硼氫化鈉做為還原劑，則會形成金奈米 粒子，而粒子表面會有硫醇(-SH)吸附，防止粒子團聚。
本實驗金奈米粒子製備方式是化學法的硼氫化鈉還原法，在冰浴環境 下，四氯金酸溶液被加入檸檬酸鈉，做為保護劑，最後加入硼氫化鈉做 為還原劑，使 Au3+離子還原 Au0原子，然後進一步成長為奈米粒子，而 粒子在成長過程中，檸檬酸根離子會吸附在粒子表面，使表面帶負電，
避免粒子持續成長和團聚。
2.7 奈米粒子自組裝
[39,40]自組裝單分子膜(Self-assembly monolayer, SAM)是指有機分子經由自 發反應吸附在基板上，而形成均勻的單分子層膜；一般自組裝的有機分 子可分三個結構，(一)頭基 (Head group)，(二)尾巴(Tail)，(三)官能基 (Functional group)，如圖 2.9。自組裝原理是指有機分子的頭基和基板進 行化學性的吸附，而形成組織化的結構。而組裝地方可為矽基板、金屬 基板或是彎曲表面，如奈米粒子。矽烷類(Si-O)和硫醇類(S-H)是最常被
使用在自組裝基板上的類型，因為它們和基板有很強的吸引力，而在官 能基方面可以有很多種選擇，如-OH、-NH2、-COOH、-SH 等。而官能 基在不同的酸鹼環境下，會有不同的帶電特性，這會和奈米粒子吸附能 力有關，固在自組裝奈米粒子方面才會有各種形式出現。
2.8 APTMS 對自組裝特性的影響
丙基胺三過氧甲基矽烷（aminopropryltrimethoxysilane, APTMS）是屬 於有機分子，結構可分三部份，(一)頭基(矽烷，O-Si-O)，(二)尾巴(CH2)3， (三)官能基(氨基，-NH2)，如圖 2.10 所示。APTMS 具有良好的化學吸附 性，可以在基板形成均勻的單分子層膜，而且氨基在 pKa 小於 10.6 時
[11,12]，會形成質子化氨基(-NH3+)帶正電[41]，具有很強的電負度[42]，可以
吸引帶負電的離子或粒子。APTMS 自組裝應用於許多方面，如在 2010 年 Y. Wang 等人[43]，利用 APTMS 自組裝金粒子於矽基板後作為圖案化 的光罩，經由反應性離子蝕刻(RIE)，輔助 Silicon nanotips 之形成，如圖 2.11 所示。2005 年 Y. Yang 等人[44]，利用自組裝 APTMS 鍍製在玻璃基 板上，浸泡由檸檬酸鈉還原的金奈米粒子 12 小時，會形成金奈米粒子單 分子層結構，反覆進行自組裝 APTMS 以及浸泡金奈米粒子溶液，可形 成多層奈米粒子之結構，最後在氧氣氛下 500℃熱處理四十分鐘去除碳鏈 有機物，即可形成金-二氧化矽的核-殼奈米粒子的多層結構，如圖 2.12 所示。2012 年 Q. Zhang 等人[45]，利用自組裝 APTMS 於光纖上，吸附星 形的金奈米粒子，可產生表面電漿共振，應用在生物感測器上，可提高 折射率以及靈敏度，如圖 2.13 所示。
本實驗利用 APTMS 自組裝特性，將頭基(矽烷，O-Si-O)吸附在基板 上，在基板上形成單分子層膜，使表面形成氨基化(-NH3+)，合成奈米粒 子表面會帶負電，可和質子化氨基的正電作正負電吸引，完成自組裝奈 米粒子之結構。
2.9 記憶體中高介電材料之選擇
記憶體發展中，為了達到高元件密集度和讀寫速度快，元件尺寸必然 會越來越小，更何況是元件中的閘極氧化層；在傳統記憶體中使用 SiO2 作為閘極氧化層，但是薄膜厚度小於 7nm 時[46]，漏電流會隨之發生。近 年來利用高介電材料取代傳統 SiO2，便為越來越重要，例如 HfO2[8]、 Al2O3
[9]、ZrO2[10]等材料最為常見。高介電材料有較高介電常數值[47]、熱 穩定性[48]、相對較大能隙寬度[49]、和基板間的穩定介面[50]，可以有較高 的物理厚度[51]改善漏電流問題。
而在我們實驗中選用 HfO2 作為閘極氧化層，此材料介電常數值
~25-30[52]、能隙為 5.68eV[53]，來取代 SiO2的穿隧氧化層及控制氧化層，
能解決厚度減少造成的漏電流問題、讀寫速度快以及提高電荷保存時 間。常見 HfO2 的鍍製方法有濺鍍法(Sputter method)[53]、原子層鍍製法 (Atomic layer deposition method, ALD)[54]、溶凝膠法(Sol-gel method)[55]
等。本實驗使用溶凝膠法製備出氧化鉿溶液，經由旋鍍法鍍製作為穿隧 氧化層及控制氧化層，再搭配奈米粒子的合成，製備出奈米晶體記憶體。
2.10 記憶體操作機制
記憶體操作機制可分為電子寫入和電子抹除兩個部份，這兩個操作方 式的電子必須經過穿隧氧化層，來達到電子寫入和抹除目的。而操作機 制和施加偏壓有密切關係，若頂電極施加正偏壓，則矽基板會注入電子 於儲存電荷層中進行寫入動作，在邏輯定義上為“0”；若頂電極施加負 偏壓，則電子會經過穿隧氧化層流失到基板來進行抹除動作，在邏輯定 義上為“1”。
2.10.1 寫入機制
記 憶 體 操 作 中 的 比 較 常 見 的 寫 入 方 式 有 ， (1) 直 接 穿 隧 (Direct
記 憶 體 操 作 中 的 比 較 常 見 的 寫 入 方 式 有 ， (1) 直 接 穿 隧 (Direct