氨基矽烷輔助奈米粒子組裝在奈米晶體記憶體的應用

全文

(1)國立高雄大學化學工程及材料工程學系碩士論文. 氨基矽烷輔助奈米粒子組裝在奈米晶體記憶體的應用 The application of APTMS-mediated nanoparticles assembly on nanocrystal memory. 研究生：黃聖夫撰指導教授：呂正傑博士. 中華民國一Ｏ二年七月.

(2) 致謝碩士班這兩年一轉眼就結束了，讓我順利完成學業，而非常感謝一路上幫助我的人，在我遇到困難時，時時為我提點，讓我的論文不會僥倖，所以感謝的人不勝枚舉。首先感謝的是實驗室以畢業的學長姐，穎慧學姊教導實驗注意事項及實驗室的大小雜事，安清學長提供實驗上及課業上的建議，承軒學長提供實驗之於如何放鬆，這些使我在碩班時，可以帶領新進的碩一生和專提生。而在我碩二時，人豪和宏輝幫助我很多，由於處理事情嚴謹，所以分擔了許多實驗室的雜事，這當然可以讓我肆無忌憚的專心做研究；再來是跟我同屆碩班的同學，我認為這是我學生生涯中，感情最為融洽的同班同學，我們大家一起討論實驗，一起上課，一起做活動，這是讓我最難忘的學生生活。在來最後是感謝我的指導教授，老師的細心指導，教導我們做事要有邏輯，不要沒有目的去做，頭腦要清楚，這樣在業界可以生存下去；當然最後感謝我的父母，沒有他們的支持，我想我不會像這樣有自信。感謝高雄大學能讓我就讀，雖然化材系老師和學生都少，但是我們感情很好，很融洽，這真的是我最快樂的學生時光。. I.

(3) 目錄. 謝誌------------------------------------------------------------------------------------- I 目錄------------------------------------------------------------------------------------- II 表目錄------------------------------------------------------------------------------- VIII 圖目錄---------------------------------------------------------------------------------- X 中文摘要------------------------------------------------------------------------------- 1 英文摘要------------------------------------------------------------------------------- 3 第一章緒論-------------------------------------------------------------------------- 5 1.1 前言----------------------------------------------------------------------------- 5 1.2 研究動機----------------------------------------------------------------------- 6 1.3 論文架構----------------------------------------------------------------------- 7 第二章文獻回顧------------------------------------------------------------------- 10 2.1 半導體記憶體簡介---------------------------------------------------------- 10 2.2 半導體記憶體類型---------------------------------------------------------- 10 2.2.1 揮發性記憶體 (Volatile memory, VRAM)------------------------- 11 2.2.2 非揮發性記憶體 (Non-volatile memory, NVRAM)-------------- 12 2.3 非揮發性記憶體發展------------------------------------------------------- 12 2.4 記憶體性能之指標---------------------------------------------------------- 13 2.5 奈米晶體記憶體介紹------------------------------------------------------- 14 2.5.1 奈米晶體記憶體發展-------------------------------------------------- 14 2.5.2 核殼奈米晶體記憶體之發展----------------------------------------- 14. II.

(4) 2.6 奈米粒子製備方法---------------------------------------------------------- 16 2.6.1 物理法-------------------------------------------------------------------- 16 2.6.2 化學法------------------------------------------------------------------- 17 2.7 奈米粒子自組裝------------------------------------------------------------ 18 2.8 APTMS 對自組裝的影響------------------------------------------------- 19 2.9 記憶體中高介電材料之選擇--------------------------------------------- 20 2.10 記憶體操作機制----------------------------------------------------------- 20 2.10.1 寫入機制--------------------------------------------------------------- 21 2.10.2 抹除機制--------------------------------------------------------------- 22 第三章實驗方法------------------------------------------------------------------- 35 3.1 藥品材料---------------------------------------------------------------------- 35 3.2 實驗簡介---------------------------------------------------------------------- 36 3.3 核殼奈米晶體記憶體製備流程------------------------------------------- 37 3.3.1 矽基板表面清洗-------------------------------------------------------- 37 3.3.2 成長穿隧氧化層-------------------------------------------------------- 39 3.3.2.1 成長 5nm SiO2-------------------------------------------------------- 39 3.3.2.2 成長 10.4nm HfO2---------------------------------------------------- 39 3.3.2.2.1 薄膜鍍製流程------------------------------------------------- 39 3.3.3 成長二氧化矽基板清洗----------------------------------------------- 40 3.3.4 奈米粒子製備----------------------------------------------------------- 40 3.3.5 奈米粒子自主裝-------------------------------------------------------- 40 3.3.6 核-殼(core-shell)奈米粒子之製備----------------------------------- 41. III.

(5) 3.3.6.1 核-單層殼(core-monoshell)奈米粒子製備--------------------- 42 3.3.3.2 核-雙層殼(core-double shell)奈米粒子製備------------------ 42 3.3.7 多層核-殼(Multilayer of core-shell)奈米晶體記憶體------------ 42 3.3.8 控制氧化層製備-------------------------------------------------------- 44 3.4 電極製備---------------------------------------------------------------------- 44 3.4.1 頂電極製備-------------------------------------------------------------- 44 3.4.2 背電極製備-------------------------------------------------------------- 44 3.5 實驗儀器---------------------------------------------------------------------- 45 3.5.1 紫外－可見光吸收光譜儀(UV-Vis Spectrometer)----------------- 45 3.5.2 掃描式電子顯微鏡(Scanning Electron Microscopy, SEM)-------- 45 3.5.3 橢圓偏光儀(Ellipsometer)---------------------------------------------- 46 3.5.4 X-光光電子能譜儀 (X-ray Photoelectron Spectroscope, XPS)-- 46 3.5.5 原子力顯微鏡 (AFM)------------------------------------------------- 47 3.5.6 電容-電壓量測(C-V 量測)------------------------------------------- 47 第四章結果與討論---------------------------------------------------------------- 56 4.1 奈米粒子之合成------------------------------------------------------------- 56 4.1.1 金奈米粒子之合成----------------------------------------------------- 56 4.1.2 白金奈米粒子之合成-------------------------------------------------- 57 4.2 金屬奈米粒子自組裝------------------------------------------------------- 57 4.2.1 SiO2 基板上 APTMS 自組裝層數對金奈米粒子的熱穩定性影響 ------------------------------------------------------------------------------------- 57 4.2.2 HfO2 基板上 APTMS 自組裝層數對金奈米粒子的熱穩定性影響. IV.

(6) ------------------------------------------------------------------------------------- 59 4.2.2.1 HfO2 基板上不同 APTMS 自組裝層數之 XPS 分析-------- 60 4.2.2.2 HfO2 基板上自組裝不同 APTMS 層數之 AFM 分析------- 61 4.3 核-殼(core-shell)奈米粒子自組裝---------------------------------------- 62 4.3.1 核-單層殼(core-monoshell)奈米粒子自組裝---------------------- 62 4.3.1.1 SiO2 基板上的 APTMS 之覆蓋層數對金奈米粒子之熱穩定影響------------------------------------------------------------------------------- 62 4.3.1.2 HfO2 基板上的 APTMS 之覆蓋層數對金奈米粒子之熱穩定影響---------------------------------------------------------------------------- 64 4.3.1.3 HfO2 基板上不同覆蓋 APTMS 層數之 XPS 分析------------ 65 4.3.2 核-雙層殼(core-double shell)奈米粒子自組裝-------------------- 67 4.3.2.1 SiO2 基板上金奈米粒子的 APTMS 覆蓋層數對二氧化鉿析出之影響------------------------------------------------------------------------- 67 4.3.2.1.1 旋鍍法鍍製二氧化鉿溶液---------------------------------- 67 4.3.2.1.2 浸鍍法鍍製二氧化鉿溶液---------------------------------- 68 4.3.2.2 HfO2 基板上金奈米粒子的的 APTMS 覆蓋層數對二氧化鉿析出之影響------------------------------------------------------------------- 69 4.3.2.2.1 旋鍍法鍍製二氧化鉿溶液---------------------------------- 69 4.3.2.2.2 浸鍍法鍍製二氧化鉿溶液---------------------------------- 71 4.4 奈米晶體記憶體特性分析------------------------------------------------- 71 4.4.1 Si/ HfO2/ XL APTMS/ Au NPs/ HfO2 結構的奈米晶體記憶體-- 72 4.4.1.1 記憶效應(Memory effect)----------------------------------------- 72. V.

(7) 4.4.1.2 閘極電壓對 ΔVFB 的影響------------------------------------------ 73 4.4.2 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS/ HfO2 結構的奈米晶體記憶體特性---------------------------------------------------------------------- 74 4.4.2.1 記憶效應(Memory effect)------------------------------------------ 74 4.4.2.2 閘極電壓對 ΔVFB 的影響------------------------------------------ 75 4.4.2.3 電荷保持力(Retention)特性分析--------------------------------- 75 4.4.3 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS/ Spin Hf/ HfO2 結構的奈米晶體記憶體特性---------------------------------------------------------- 76 4.4.3.1 記憶效應(Memory effect)------------------------------------------ 76 4.4.3.2 閘極電壓對 ΔVFB 的影響------------------------------------------ 77 4.4.3.3 電荷保持力(Retention)特性分析--------------------------------- 77 4.4.4 Si/ HfO2/ 4L APTMS/ Pt NPs/ XL APTMS/ HfO2 結構的奈米晶體記憶體特性---------------------------------------------------------------------- 78 4.4.4.1 自組裝白金-二氧化矽核-殼奈米粒子之 SEM 圖------------ 78 4.4.4.2 C-V 曲線的記憶效應(Memory effect)--------------------------- 78 4.4.4.3 閘極電壓對 ΔVFB 的影響------------------------------------------ 79 4.4.4.4 電荷保持力(Retention)特性分析--------------------------------- 80 4.4.5 Si/ HfO2/ 4L APTMS/ Pt NPs/ 2L APTMS/ HfO2/ 4L APTMS/ Pt NPs/ 2L APTMS/ HfO2 結構的奈米晶體記憶體特性---------------------80 4.4.5.1 C-V 曲線的記憶效應(Memory effect)--------------------------- 80 4.4.5.2 閘極電壓對 ΔVFB 的影響------------------------------------------ 81 4.4.5.3 電荷保持力(Retention)特性分析--------------------------------- 81. VI.

(8) 第五章結論------------------------------------------------------------------------ 131 第六章參考文獻------------------------------------------------------------------ 133 附錄---------------------------------------------------------------------------------- 141. VII.

(9) 表目錄. 表 2.1 奈米晶體記憶體發展歷史表--------------------------------------------- 23 表 4.1 不同熱處理溫度對 Si/ SiO2/ XL APTMS/ Au NPs 結構上，粒子覆蓋密度之影響------------------------------------------------------------------------ 83 表 4.2 不同熱處理溫度對 Si/ SiO2/ XL APTMS/ Au NPs 結構上，粒徑之影響------------------------------------------------------------------------------------ 83 表 4.3 不同熱處理溫度對 Si/ HfO2/ XL APTMS/ Au NPs 結構上粒子覆蓋密度之影響--------------------------------------------------------------------------- 84 表 4.4 不同熱處理溫度對 Si/ HfO2/ XL APTMS/ Au NPs 結構上粒徑之影響--------------------------------------------------------------------------------------- 84 表 4.5 利用 XPS 分析軟體定量出 Si/ HfO2/ XL APTMS/ Au NPs 結構之 Si2p 訊號------------------------------------------------------------------------------ 85 表 4.6 不同熱處理溫度對 Si/ SiO2/ 4L APTMS/ Au NPs/ XL APTMS 結構上粒子覆蓋密度之影響------------------------------------------------------------ 86 表 4.7 不同熱處理溫度對 Si/ SiO2/ 4L APTMS/ Au NPs/ XL APTMS 結構上粒徑之影響------------------------------------------------------------------------ 86 表 4.8 不同熱處理溫度對 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS 結構上粒子覆蓋密度之影響------------------------------------------------------------ 87 表 4.9 不同熱處理溫度對 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS 結構上粒徑之影響------------------------------------------------------------------------ 87 表 4.10 經 500℃熱處理 10 分鐘，核-雙層殼奈米粒子結構上之 APTMS. VIII.

(10) 覆蓋層數對粒子覆蓋密度之影響------------------------------------------------ 88 表 4.11 經 500℃熱處理 10 分鐘，核-雙層殼奈米粒子結構上之 APTMS 覆蓋層數對粒徑之影響------------------------------------------------------------ 88 表 4.12 在 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS/ Spin Hf 結構上，析出二氧化鉿時間對粒子覆蓋密度之影響--------------------------------------- 89 表 4.13 在 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS/ Spin Hf 結構上，析出二氧化鉿時間對粒徑之影響--------------------------------------------------- 89 表 4.14 在 Si/ SiO2/ 4L APTMS/ Pt NPs/ XL APTMS 結構上，APTMS 覆蓋層數對粒子覆蓋密度之影響------------------------------------------------------ 89 表 4.15 在 Si/ SiO2/ 4L APTMS/ Pt NPs/ XL APTMS 結構上，APTMS 覆蓋層數對粒徑之影響------------------------------------------------------------------ 89 表 4.16 以 HfO2 為穿隧氧化層的金與白金奈米晶體記憶體電性比較--- 90. IX.

(11) 圖目錄. 圖 1.1 奈米晶粒記憶體-------------------------------------------------------------- 9 圖 2.1 DRAM 之電路結構圖------------------------------------------------------ 24 圖 2.2 SRAM 之電路結構圖------------------------------------------------------- 24 圖 2.3 半導體記憶體之優缺點比較--------------------------------------------- 25 圖 2.4 SONOS 記憶體結構--------------------------------------------------------- 25 圖 2.5 各種奈米粒子之功函數列表--------------------------------------------- 26 圖 2.6 金屬奈米粒子之製備示意圖--------------------------------------------- 26 圖 2.7 雷射消熔法示意圖--------------------------------------------------------- 27 圖 2.8 高能球磨法示意圖--------------------------------------------------------- 27 圖 2.9 自組裝結構示意圖--------------------------------------------------------- 28 圖 2.10 APTMS 結構示意圖------------------------------------------------------- 28 圖 2.11 自組裝金奈米粒子輔助 RIE 蝕刻 Silicon nanotips 圖案化--------- 29 圖 2.12 多層金-二氧化矽核-殼奈米粒子之製程步驟------------------------ 30 圖 2.13 (a)自組裝星形奈米粒子之 TEM 圖，(b)裸露的錐形光纖之 SEM 圖，(c)鍍製金奈米粒於光纖上之 SEM 圖------------------------------------- 30 圖 2.14 電子以直接穿隧寫入之能帶圖----------------------------------------- 32 圖 2.15 電子以 Fowler- Nordheim 穿隧寫入之能帶-------------------------- 32 圖 2.16 熱通道注入之(a)示意圖，(b)能帶圖------------------------------------ 33 圖 2.17 電子以 Fowler- Nordheim 穿隧抹除之(a)示意圖，(b)能帶圖---- 34 圖 3.1 奈米晶體記憶體元件示意圖--------------------------------------------- 48. X.

(12) 圖 3.2 核-殼奈米晶體記憶體元件示意圖-------------------------------------- 48 圖 3.3 核-雙層殼奈米晶體記憶體之示意圖----------------------------------- 49 圖 3.4 多層的核-殼奈米晶體記憶體之示意圖-------------------------------- 49 圖 3.5 烘烤(Baking)流程---------------------------------------------------------- 50 圖 3.6 奈米粒子自組裝之示意圖，(a)SiO2 基板和(b)HfO2 基板------------ 51 圖 3.7 奈米粒子自組裝流程圖--------------------------------------------------- 52 圖 3.8 核-殼奈米粒子自組裝之示意圖，(a)SiO2 基板和(b)HfO2 基板---- 53 圖 3.9 核-雙層殼奈米粒子自組裝之示意圖，(a)SiO2 基板和(b)HfO2 基板------------------------------------------------------------------------------------------ 54 圖 3.10 上電極形狀圖(Shadow mask pattern)---------------------------------- 55 圖 4.1 金奈米粒子的(a) 溶液照片、 (a) UV-vis 圖譜、(b) STEM 圖、(C) 粒子分佈圖--------------------------------------------------------------------------- 91 圖 4.2 白金奈米粒子的(a) 溶液照片、(b) STEM 圖、(C) 粒子分佈圖---- 92 圖 4.3 Si/ SiO2/ 1L APTMS/ Au NPs 結構在氧氣氛下，經(a) 400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖--------------------------- 93 圖 4.4 Si/ SiO2/ 2L APTMS/ Au NPs 結構在氧氣氛下，經(a) 400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖--------------------------- 94 圖 4.5 Si/ SiO2/ 4L APTMS/ Au NPs 結構在氧氣氛下，經(a) 400℃、(b)500 ℃、(c)600 ℃、(d)700 ℃ ，熱處理 1hr 的 SEM 圖--------------------------- 95 圖 4.6 不同熱處理溫度對 Si/ SiO2/ XL APTMS/ Au NPs 結構之奈米粒子覆蓋密度與粒徑之影響------------------------------------------------------------ 96 圖 4.7 Si/ HfO2/ 1L APTMS/ Au NPs 結構在氧氣氛下，經(a) 400℃、(b)500. XI.

(13) ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖-------------------------- 97 圖 4.8 Si/ HfO2/ 2L APTMS/ Au NPs 結構在氧氣氛下，經(a) 400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖-------------------------- 98 圖 4.9 Si/ HfO2/ 4L APTMS/ Au NPs 結構在氧氣氛下，經(a) 400℃、(b)500 ℃、(c)600 ℃ 、(c)700 ℃，熱處理 1hr 的 SEM 圖------------------------ 99 圖 4.10 不同熱處理溫度對 Si/ HfO2/ XL APTMS/ Au NPs 結構之奈米粒子覆蓋密度與粒徑之影響------------------------------------------------------- 100 圖 4.11 Si/ HfO2/ XL APTMS 結構經過氧氣氛 400℃熱處理 1 小時之 XPS 圖，(a)N1s、(b)Si2p、(c)O1s--------------------------------------------------- 101 圖 4.12 Si/ HfO2/ XL APTMS 之 AFM 圖，X=(a, f) 0 層， (b, g)一層，(c, h) 二層，(d, i)三層，(e, j)四層-------------------------------------------------------- 102 圖 4.13. Si/ SiO2/ 4L APTMS/ Au NPs/ 1L APTMS 在氧氣氛下經(a). 400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖--------- 103 圖 4.14 Si/ SiO2/ 4L APTMS/ Au NPs/ 2L APTMS 結構在氧氣氛下，經 (a)400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖----- 104 圖 4.15 Si/ SiO2/ 4L APTMS/ Au NPs/ 4L APTMS 結構在氧氣氛下，經 (a)400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖--- 105 圖 4.16 不同熱處理溫度對 Si/ SiO2/ 4L APTMS/ Au NPs/ XL APTMS 結構之奈米粒子覆蓋密度與粒徑之影響------------------------------------------- 106 圖 4.17 Si/ HfO2/ 4L APTMS/ Au NPs/ 1L APTMS 結構在氧氣氛下，經(a) 400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖----- 107 圖 4.18 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS 結構在氧氣氛下，經(a). XII.

(14) 400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖---- 108 圖 4.19 Si/ HfO2/ 4L APTMS/ Au NPs/ 4L APTMS 結構在氧氣氛下，經(a) 400℃、(b)500 ℃、(c)600 ℃、(c)700 ℃，熱處理 1hr 的 SEM 圖---- 109 圖 4.20 不同熱處理溫度對 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS 結構之奈米粒子覆蓋密度與粒徑之影響---------------------------------------- 110 圖 4.21 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS 之 XPS 圖，(a)Si2p、 (b)N1s、(c)O1s、(d)Au 4f-------------------------------------------------------- 111 圖 4.22 Si/ Ti/ Au film/ XL APTMS 之 XPS 圖，(a)Si2p、(b)N1s、(c)O1s、 (d)Au 4f------------------------------------------------------------------------------ 112 圖 4.23 Si/ SiO2/ 4L APTMS/ Au NPs/ XL APTMS 結構，旋鍍二氧化鉿溶液後，經氧氣氛 500℃熱處理 10 分鐘之 SEM 圖，X=(a) 0 層、(b) 1 層、 (c) 2 層、(d) 4 層，以及(e)覆蓋密度與粒徑變化之關係-----------------------113 圖 4.24 Si/ SiO2/ 4L APTMS/ Au NPs/ XL APTMS 結構，浸鍍二氧化鉿溶液後，經氧氣氛 500℃熱處理 10 分鐘之 SEM 圖，X=(a) 0 層、(b) 1 層、 (c) 2 層、(d) 4 層，以及(e)覆蓋密度與粒徑變化之關係-----------------------114 圖 4.25 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS 結構，旋鍍二氧化鉿溶液後，經氧氣氛 500℃熱處理 10 分鐘之 SEM 圖，X=(a) 0 層、(b) 1 層、 (c) 2 層、(d) 4 層，以及(e)覆蓋密度與粒徑變化之關係-----------------------115 圖 4.26 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS 上二氧化鉿溶液鍍置之靜置時間測試；溶液旋鍍前在基板上靜置時間(a)沒有鍍製 Hf， (b)10sec， (c)1min，(d)3min，(e)5min，(f)10min，經氧氣氛 500℃熱處理 10 分鐘之 SEM 圖。(18 萬 x)------------------------------------------------------------------- 116. XIII.

(15) 圖 4.27 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS 上二氧化鉿溶液鍍置靜置時間測試；溶液旋鍍前在基板上靜置時間(a)沒有鍍製 Hf， (b)10sec， (c)1min，(d)3min，(e)5min，(f)10min，經氧氣氛 500℃熱處理 10 分鐘之 SEM 圖。(400x)--------------------------------------------------------------------- 117 圖 4.28 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS 結構上，表面析出二氧化鉿顆粒之(a)SEM 圖和(c)EDS，表面乾淨區域之(b)SEM 圖和(d)EDS- 118 圖 4.29 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS 結構，二氧化鉿溶液旋鍍前靜置於基板時間之覆蓋密度與粒徑變化的關係---------------------- 119 圖 4.30 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS 結構浸鍍二氧化鉿溶液後，經氧氣氛 500℃熱處理 10 分鐘之 SEM 圖，X=(a) 0 層、(b) 1 層、 (c) 2 層、(d) 4 層，以及(e)覆蓋密度與粒徑變化之關係---------------------- 120 圖 4.31 Si/ HfO2/ XL APTMS/ Au NPs/ HfO2 結構之(a)C-V 曲線，(b) 平帶電壓隨閘極電壓變化------------------------------------------------------------- 121 圖 4.32 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS/ HfO2 結構之(a)C-V 曲線，(b) 平帶電壓隨閘極電壓變化---------------------------------------------- 122 圖 4.33 Si/ HfO2/ 4L APTMS/ Au NPs/ XL APTMS/ HfO2 結構之電荷保持力比較圖---------------------------------------------------------------------------- 123 圖 4.34 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS/ HfO2 結構有無旋鍍二氧化鉿溶液之(a)C-V 曲線，(b) 平帶電壓隨閘極電壓變化-----------------124 圖 4.35 Si/ HfO2/ 4L APTMS/ Au NPs/ 2L APTMS/ HfO2 結構有無析出二氧化鉿之電荷保持力比較圖---------------------------------------------------- 125 圖 4.36 Si/ HfO2/ 4L APTMS/ Pt NPs 結構，經氧氣氛 400℃熱處理 1 小時. XIV.

(16) 之 SEM 圖，X=(a) 0 層、(b) 1 層、(c) 2 層、(d) 4 層，以及(e)覆蓋密度與粒徑變化之關係------------------------------------------------------------------- 126 圖 4.37 Si/ HfO2/ 4L APTMS/ Pt NPs/ XL APTMS/ HfO2 結構有無旋鍍二氧化鉿溶液之(a)C-V 曲線，(b) 平帶電壓隨閘極電壓變化------------------- 127 圖 4.38 Si/ HfO2/ 4L APTMS/ Pt NPs/ XL APTMS/ HfO2 結構有無旋鍍二氧化鉿溶液之電荷保持力比較圖------------------------------------------------- 128 圖 4.39 Si/ HfO2/ 4L APTMS/ Pt NPs/ 2L APTMS/ HfO2 / 4L APTMS/ Pt NPs/ 2L APTMS/ HfO2 結構之(a)C-V 曲線，(b) 平帶電壓隨閘極電壓變化 ---------------------------------------------------------------------------------------- 139 圖 4.40 Si/ HfO2/ 4L APTMS/ Pt NPs/ 2L APTMS/ HfO2 / 4L APTMS/ Pt NPs/ 2L APTMS/ HfO2 結構之(a)記憶視窗隨閘極電壓變化，(b) 電荷保持力比較圖---------------------------------------------------------------------------- 130. XV.

(17) 氨基矽烷輔助奈米粒子組裝在奈米晶體記憶體的應用指導教授：呂正傑博士國立高雄大學化學工程及材料工程學系碩士班學生：黃聖夫國立高雄大學化學工程及材料工程學系碩士班. 摘要. 近幾年，傳統快閃記憶體與 SONOS 記憶體，為了達到元件高密集度和寫入/抹除速度快，往往面臨尺寸微縮時，而產生大量漏電流，為了解決這個問題，奈米晶體記憶體才被提出。本論文利用丙基胺三過氧甲基矽烷(APTMS)自組裝方式，製備出金和白金奈米晶體記憶體之元件，並討論 APTMS 自組裝層數對奈米粒子的熱穩定性和電性之影響。本論文中記憶體結構以溶凝膠法合成之二氧化鉿作為穿隧氧化層，接著自組裝不同 APTMS 層數來吸附化學溶液還原法合成的奈米粒子，再覆蓋不同層數的 APTMS 於基板上，最後再鍍置溶凝膠法合成之二氧化鉿作為控制氧化層以建構奈米晶體記憶體結構，研究中探討實驗參數有:(1)金和白金奈米晶體記憶體特性比較，(2)自組裝 APTMS 層數對粒子熱穩定性及記憶元件特性的影響，(3)覆蓋 APTMS 層數對粒子熱穩定性及記憶元件特性的影響，(4) 以 APTMS 覆蓋層輔助二氧化鉿析出效應，以及(5) 形成多層(multilayer) 奈米粒子之結構的記憶元件特性。從實驗結果可知，(1)白金奈米粒子作為奈米晶體記憶體中的電荷儲存中心，比金奈米粒子可儲存較多電荷；(2)自組裝 APTMS 層數越多對粒子吸覆量越多，所能儲存電荷也較多；(3)覆蓋 APTMS 層數越多，粒子的熱穩定性越好，並有較佳的電荷保持力；. 1.

(18) (4)以覆蓋於粒子上的 APTMS 析出二氧化鉿，則可以降低電荷流失以改善電荷保持力； (5)多層奈米粒子結構可得增加電荷儲存量，且更能降低電荷流失特性以改善電荷保持力。. 關鍵字：金奈米粒子、白金奈米粒子、氧化鉿、奈米晶體記憶體. 2.

(19) The application of APTMS-mediated nanoparticles assembly on nanocrystal memory Advisor：Dr. Ching-Chich Leu Graduate Program in Chemical and Materials Engineering National University of Kaohsiung Student：Sheng-Fu Huang Graduate Program in Chemical and Materials Engineering National University of Kaohsiung. ABSTRACT. In recent years, the nanocrystal (NCs) memory has attracted much research attention because of its Program/ Erase speed is faster and lower leakage current for scaling limitation than the conventional flash memory and SONOS (silicon-oxide-nitride-oxide-silicon). In this work, we fabricated gold and platinum NCs memory by self assembled method (SAM) of 3-aminopropyltrimethoxysilane (APTMS), and discussed thermal stability and electrical property of nanoparticles (NPs). Firstly, silicon substrate were covered by spin coating of sol-gel-synthesized HfO2 tunnel oxide layer (~8 nm), then the NPs SAM on hafnium oxide substrates by APTMS. After previous steps, the NPs were capped by spin coating of APTMS layer. Finally, the samples were covered by spin coating of sol-gel-synthesized HfO2 control oxide layer (~13 nm) to construct Metal-Silica core-shell NCs memory. In this study, we discussed several phenomenons : (1) different electrical properties in NCs memory, (2) physical properties of the SAM on different layers of APTMS, (3) physical 3.

(20) properties of the covered different numbers. of APTMS layers, (4) the HfO2 were. precipitated by amino functional group of APTMS, (5) the electrical property of multilayers on NPs memory. In the results of the electrical property : (1) the Pt NPs could stored more charges as trap center than the Au NPs, (2) the amounts of NPs were adsorption more on the APTMS and stored more charge by SAM more APTMS, (3) the NPs had better thermal stability and retention by covering more APTMS layers, (4) the electrical properties were improved when the HfO2 were precipitated by amino group of APTMS, (5) this device could charge and improved the retention property by forming the multilayers structure.. Keywords：Au NPs、Pt NPs、HfO2、NCs memory. 4. store more.

(21) 第一章緒論 1.1 前言奈米發展最早可追溯到 1959 年諾貝爾物理獎得主查理‧費曼，提出將大英百科全書全部寫在一個針尖上[1]，讓各界物理學者感到震驚；雖然以現在技術只需縮小四千萬倍即可達成，不過在當時卻是開啟奈米科技的重要大門。現今的高科技社會如此蓬勃發展，也都歸因於奈米科技的進展迅速，不論在半導體產業、光電產業還是新興的太陽能產業，都有突破和進展，使商業化產品具有多功能和高性能，也在生活中添加許多方便性及樂趣。二十一世紀的社會，每個人擁有 3C 產品可達數十件，證明高科技產品盛況已達成熟，其中個人電腦和手機更是以成為生活必需品，搭配網路發展已幾乎取代日常生活中的食衣住行育樂。所以在資料程式的建檔與備份便為非常重要，而常見備份產品有隨身硬碟、USB 隨身碟、SD 記憶卡和固態硬碟 (Solid State Disk, SSD) 等。其中以非揮發記憶體 (Nonvolatile memory)的快閃記憶體(Flash memory)最具有發展潛力，因為有資料存取速度快、高密度、低功率操作和低成本等優點，也是目前發展迅速和研究熱門主要原因。傳統的快閃記憶體中之多晶矽作為浮動閘極(floating gate)，經由閘極電壓改變，電子經由二氧化矽的穿隧氧化層(Tunnel oxide)進行電荷寫入和抹除；隨著元件尺寸縮小，為了能保有相同電容，傳統的穿隧氧化層厚度必須要減少，不過厚度進一步縮減時，電子會以直接穿隧效應形成. 5.

(22) 漏電流，以多晶矽作為儲存電荷結構，一旦發生局部漏電流，便會發生全面性漏電流[2]，而 IBM 提出奈米晶體記憶體(Nanocrystal memory)之結構[3]，如圖 1.1 所示。利用鑲嵌的矽奈米粒子於二氧化矽閘極氧化層中，則可以避免這樣的問題，一方面可降低氧化層厚度，再來也可降低元件操作電壓以及提升操作速度。為了進一步提升記憶體性能，金屬奈米粒子(Pt, Au, Pd, W, Ni)[4-7]來取代矽和鍺半導體奈米粒子，以及高介電材料 (HfO2, Al2O3, ZrO2)[8-10]取代傳統二氧化矽的閘極氧化層，已在這幾年被廣泛的研究。. 1.2 研究動機在整合型記憶體發展，元件的高密度、快速的元件操作、低電壓操作等要求，以傳統浮動閘極記憶體已無法達成，唯有奈米晶體記憶體才能應付未來記憶體產業所想達成的高性能要求。在奈米晶體記憶體元件製備可分物理法及化學法；物理法製備有製程簡單和參數控制容易等優點，但是卻有機台限制及奈米粒子大小控制不易等問題；化學法製備有合成的奈米粒子均勻度高、薄膜的缺陷少等優點，相反卻有製程複雜和有機溶劑參與的問題。在未來發展中，化學還原法製備的記憶體元件會比物理法製備的記憶體比較有潛力，因為製程可變參數多，能讓奈米粒子大小和位置的控制也較佳。本論文利用化學還原法製備出金奈米粒子和白金奈米粒子，利用自組裝方式形成 Si/ Oxide/ APTMS/ NPs/ APTMS 之三明治結構，最後鍍覆控制氧化層，經由熱處理，完成核殼奈米晶體記憶體元件；本實驗的穿隧. 6.

(23) 氧化層有兩種，一是傳統的二氧化矽，二是溶凝膠法(Sol-gel 法)合成出高介電氧化鉿薄膜，而控制氧化層為同樣的溶凝膠法合成出氧化鉿薄膜。文獻中提到 APTMS 在 pKa 小於 10.6 情況下會以質子化氨基(-NH3+) 為主[11,. 12]. ，此狀態對帶負電的金奈米粒子有很強吸附效果，若 pKa 大於. 10.6，則會以不帶電的狀態為主，此環境下，奈米粒子會很難被吸附上去。本實驗中 APTMS 吸附於奈米粒子的上方而形成核殼奈米粒子有兩個目的，首先 APTMS 在經過大約 400℃高溫後，碳鏈及氨基會被去除，形成金-二氧化矽之核-殼奈米粒子，此結構可以保護金粒子在高溫製程時，不會團聚，而在記憶體中有相當於較高的能障來保護儲存電荷之穩定性；另一個在我們實驗中，形成記憶體元件時需要鍍覆五層溶凝膠法製備出的 HfO2 溶液，在 APTMS 沒有覆蓋奈米粒子情況下，HfO2 溶液的鍍製很難可以填充整個粒子，沒有填充的位置則會產生缺陷，這會讓熱處理時奈米粒子產生變形，使記憶體特性會受影響，所以在我們之前發表文獻中提到[13]APTMS 組裝在基板上，旋鍍 HfO2 溶液後，在 XPS 分析結果中有 Hf 訊號，此結果指出 APTMS 的氨基有機會讓溶液中的 Hf 離子析出在基版上，對於這個結論讓我們在 APTMS 覆蓋於奈米粒子表面後，去吸附 HfO2 溶液，這很有可能會讓 Hf 離子析出在 APTMS 之氨基上，填補粒子在原先製程中不容易填充的地方，減少缺陷。在本實驗針對 APTMS 自組裝次數對奈米粒子穩定性及包覆性是否有良好的改善為主要目的。. 1.3 論文架構. 7.

(24) 本論文以 APTMS 自組裝三明治方式，將奈米粒子沈積於 SiO2 及溶凝膠法合成之 HfO2 薄膜上，最後覆蓋上 HfO2 以完成核殼奈米晶粒記憶體結構，並針對其記憶特性進行研究與討論。在第二章中將介紹非揮發性記憶體、核殼奈米晶粒記憶體及奈米粒子的發展歷史，並針對奈米粒子合成、自組裝原理及 sol-gel 法作進一步討論；第三章則介紹實驗中所使用藥品、奈米粒子合成方法、核殼奈米晶粒記憶體製備步驟以及各種特性分析之儀器設備；第四章對於所製備出的核殼奈米晶粒記憶體之物性和電性進行分析與討論，第五章則對實驗結果作一結論。. 8.

(25) 圖 1.1 奈米晶粒記憶體[1]. 9.

(26) 第二章文獻回顧 2.1 半導體記憶體簡介 1970 年，半導體記憶體及微處理器發明成為超大型積體電路(very large scale integration, VLSI)中最具有代表性的產品，造就往後半導體工業的發展方向[1]。早期的發展的揮發性記憶體，在沒有電力情況下，無法進行資料儲存；近十年發展出非揮發記憶體，可以在沒有電力情況下，資料還可以進行儲存，而不會流失。現今人們的作業及工作過於依賴電腦和手機，所以檔案資料之備份便為非常重要，使非揮發性記憶體之產品需求增加不少；而在商品開發中，記憶容量大、存取速度快、資料保存長，為市場主要目標。. 2.2 半導體記憶體類型 2.2.1 揮發性記憶體 (Volatile memory, VRAM)[14,15] 揮發性記憶體在沒有電源供應下，即可讓储存資料流失；主要類型可分隨機存取記憶體(Random Access memory, RAM)、動態隨機存取記憶體 (Dynamic Random Access memory, DRAM)及靜態隨機存取記憶體(Static Random Access memory, SRAM)。 (1) 隨機存取記憶體(RAM)：當訊息被讀取或寫入記憶體時，所需要的時間與這段訊息所在的位置無關，所以操作元件快速。 (2) 動態隨機存取記憶體(DRAM)：為隨機存取記憶體一種，儲存一個位元的資料只需一個電容及一個電晶體，如圖 2.1 所示，當行解碼線與. 10.

(27) 列解碼線動作時，可令 MOSFET 接通允許電容電壓被讀取或寫入。優點為容量大約為 SRAM 的 4 倍，且省電，價錢便宜，缺點是必須時常做更新，儲存資料才能持續，較容易有損耗產生。 (3) 靜態隨機存取記憶體(SRAM)：為隨機存取記憶體一種，結構為六個電晶體所組成，如圖 2.2 所示；這類型記憶體只要保持通電，所儲存資料可以永久保存，和 DRAM 不同，不需要做周期性更新資料，但是斷電後，資料還是會流失。優點為存取速度快，缺點是成本較高、體積大。. 2.2.2 非揮發性記憶體 (Non-volatile memory, NVRAM)[16,17] 在沒有電源供應下，所儲存的檔案資料不會消失的記憶體，稱為非揮發記憶體。主要類型可分為唯讀記憶體( Read Only Memory, ROM)、可程式為讀記憶體(Programmable ROM，PROM)、可抹除可編程唯讀記憶體 (Erasable Programmable Read Only Memory，EPROM)、一次編程唯讀記憶體(One Time Programmable Read Only Memory，OTPROM)、電子抹除可複寫唯讀記憶體 (Electrically Erasable Programmable Read Only Memory，EEPROM)及快閃記憶體(Flash memory)。 (1) 唯讀記憶體(ROM)：電腦與使用者只能讀取保存在這裡的指令，和使用儲存在 ROM 的資料，但不能變更或存入資料。 (2) 可程式為讀記憶體(PROM)：將行列式之鎔絲，利用電流燒斷，達到儲存資料之效果，但儲存一次後便無法更改。 (3) 可抹除可編程唯讀記憶體(EPROM)：利用電壓將資料儲存，抹除資料則用紫外光，所以可重複一直編寫。. 11.

(28) (4) 一次編程唯讀記憶體 (OTPROM)：寫入原理和 EPROM 一樣，利用電壓來儲存，不過為了降低成本，會在封裝過程中，不加入透明視窗，所以編程寫入後無法做改寫。 (5) 電子抹除可複寫唯讀記憶體(EEPROM)：寫入原理和 EPROM 一樣，不過抹除資料是利用電場方式，所以可重覆一直編寫。 (6) 快閃記憶體(Flash memory)：每一個記憶晶胞，都具有一個控制閘極層與浮動閘極層，利用改變電壓方式來進行編寫動作。主要可分為 NAND 型與 NOR 型。優點容量大、存取速度快、抗震優及低消耗電功率。綜合以上半導體記憶體之比較[18]如圖 2.3 所示。. 2.3 非揮發性記憶體發展近年來非揮發性記憶體帶動攜帶式產品之發展，像是手機、記憶卡、隨身碟、mp3 隨身聽以及目前蓬勃發展的固態硬碟等。在傳統記憶體主要以多晶矽為浮動閘極層(floating gate)做為電荷儲存中心，電子被寫入後，造就記憶體元件之起始電壓改變，因此我們透過記憶體元件起始電壓的變化來判讀 0 和 1。隨著科技以產品能夠更小和更快為目標，那麼傳統記憶體結構必須要做一些變化；從產品更小觀點來看，晶片元件的積集度會提高，相同面積下，元件數量變多，容量也就會提升；從產品更快觀點來看，元件結構的縮小，以及元件與元件之間距離之縮小，都會讓資料處理運作速度加快，還有效能提升。為了此目標，元件尺寸微縮是必須的，不過傳統記憶體中，穿隧氧化層若小於 7nm，則氧化層會產生漏電流，加上多晶矽會導電，如果發生局部漏電流，則會造成全面性. 12.

(29) 漏電流，使元件損毀 [2,19] 。 1967 年多晶矽 - 氧化矽 - 氮化矽 - 氧化矽 (Silicon-Oxide-Nitride-Oxide-Silicon, SONOS)被提出研究，如圖 2.4 所示。其中氮化矽(Si3N4)的不連續缺陷為電荷儲存位置，其優點可在低電壓操作、降低記憶陣列與週邊電路製程整合之困難度及增加元件密度、電荷能夠局部性的被儲存，使的單一元件能夠有多位元之儲存能力；不過缺點是儲存的電荷會因為周圍缺陷分佈狀況，而讓電荷產生跳躍之情形，所以元件之電荷垂直性不好為主要問題。但是市面上快閃記憶體還是以傳統浮動閘極為主，原因是 SONOS 快閃記憶體的寫入/抹除速度不快、可靠度下降等問題[20]，在此奈米晶體記憶體在近幾年被提出來研究。由於利用奈米粒子做為電荷儲存中心，優點為可以有效的分離電子以及限制電子移動，而且能夠均勻分佈，而且寫入速度快，儲存電荷多，可低電壓操作以及如果發生局部奈米粒子之電荷流失，也不會發生全面性電荷流失。缺點為製備複雜、記憶體可靠度低以及寫入/抹除次數限制，為必須面臨到的最大挑戰。. 2.4 記憶體性能之指標良好的記憶體元件，必須達成兩項要求：電荷保持力長和耐久性佳。電荷保持力(Retention) [21]，指資料寫入後，在沒有電源供應下，經過長時間儲存，還是可以被讀取出來。目前以儲存資料十年後還是可以被讀取出來作為記憶體之指標。耐久性(Endurance). [22]. ，指記憶體進行多次寫入和抹除後，還是可以. 儲存資料。目前寫入和抹除要達到 106 次數的循環次數以上，還能進行資. 13.

(30) 料儲存，才有應用價值。. 2.5 奈米晶體記憶體介紹 2.5.1 奈米晶體記憶體之歷史發展 1996 年 S. Tiwari 等人[2]，提出矽奈米晶體記憶體，奈米粒子為 2nm 左右的穿隧(Tunnel oxide)氧化層上，鍍製 5nm 大小粒子且覆蓋密度大約為 1012cm-2 的矽奈米粒子，最後鍍製控制氧化層(control oxide)及完成奈米晶體記憶體結構；但是電荷保持時間只有 40 秒。 2002 年 Z. Liu 等人[23,24]，提出利用金屬奈米粒子取代半導體奈米粒子，發展出奈米金屬粒子記憶體，提到金屬奈米粒子有較大的功函數，如圖 2.5 所示[9]，可以改善半導體奈米粒子之電荷保持力較差之問題。 2003 年 J. J. Lee 等人[25]，提出利用高介電材料取代 SiO2 氧化層，發現製備出來的矽奈米晶體記憶體，電荷保持力提升到 5×104 秒，和 SiO2 氧化層相比，提升千倍以上。高介電材料取代 SiO2 氧化層，改善低厚度所造成的漏電流問題，加上低能障，使電子能快速寫入於奈米粒子中，讓元件操作速度提升。 2004 年 T. B. Wu 等人[26]，利用濺鍍法鍍製 4nm Pt 薄膜於 2.5nm SiO2 氧化層上，經過 425℃氧氣 25 分鐘，使 Pt 薄膜還原成 PtOx 奈米粒子，粒子大小為 2~3nm，密度為最後濺鍍 24nm SiO2 控制氧化層，形成白金奈米晶體記憶體；實驗結果提到在±8V，記憶視窗大小為 2.6V，電荷保持力在 1000 秒後只剩 0.4V，電荷流失 84%。 2006 年 J. Y. Choi 等人[27]，利用化學溶液法合成 5nm Pd 奈米粒子鍍. 14.

(31) 製於 Si/ 2nm SiO2/ 5nm HfO2 基板上，粒子密度為 1.6×1012 cm-2，再覆蓋 30nm HfO2 控制氧化層，文獻指出 Si 和 HfO2 介面特性不好，經過高溫容易形成矽酸鉿介面層，降低 HfO2 膜厚，使膜容易發生漏電流，造成電子流失，所以若將 HfO2 鍍製在比較穩定 SiO2 上，即可降低矽酸鉿形成之膜厚；實驗結果提到在±17V，記憶視窗為 6V，電荷保存力經過 105 秒剩 4V，電荷流失 33%。 2008 年 J. Dufourcq 等人[28]，利用物理氣相沉積(PVD)鍍製 3nm Pt 薄膜於 SiO2 基板，在氧氣下經過 400℃快速熱退火(RTA)，形成 2~3nm Pt 奈米粒子，粒子密度為 3.0×1012 cm-2，最後鍍製 15nm TEOS 控制氧化層，完成記憶元件；實驗結果提到在±15V，記憶視窗為 7V，電荷保持力經過 4 天後剩 4.2V，電荷流失 40%。. 2.5.2 核殼奈米晶體記憶體之歷史發展 2009 年 J. S. Lee 等人[29]，Atom layer deposition (ALD)鍍製 1-2 nm Al 薄膜於 HfO2 基板上，經過高溫熱處理時，形成 Al-Al2O3 核-殼奈米粒子，粒子大小 10~15nm，粒子密度為 1.0×1012 cm-2；文獻中提到核殼奈米粒子更有較好的電荷保持力，及粒子穩定性，所以記憶體特性會明顯提升；實驗結果提到在±8V，記憶視窗為 3.6V，電荷保持力經過 105 秒後剩 4.2V，電荷流失 10%。 2011 年 H. Zhou 等人[30]，利用旋鍍法將 Co 奈米粒子鍍製於 Si/ 3nm SiO2/ 1nm Al2O3 氧化層上形成陣列排列，再覆蓋於 1nm Al2O3，在經過氧氣氛下 400℃熱處理，形成 Co-Al2O3 核-殼奈米粒子，粒子大小 6nm，密. 15.

(32) 度 5.0×1011 cm-2。文獻中提到由於隨著尺寸減縮越來越小，由於粒子尺寸很難縮小下去，為了維持粒子密度，所以希望粒子朝最密堆積面方式進行排列，達到最高密度。實驗結果提到在±15V，記憶視窗為 4V，電荷保持力經過 105 秒後剩 2V，電荷流失 50%。 2012 年 Z. Wu 等人[31]，利用 ALD 鍍製 Al 薄膜於 HfO2 氧化層基板上，在鍍製 Au 薄膜，最後覆蓋 Al 薄膜，經過氧氣氛 500℃熱處理後形成 AuAl2O3 核-殼奈米粒子，粒子大小 5~8nm，密度 7.0×1011 cm-2。實驗結果提到在±8V，記憶視窗為 3.6V，電荷保持力經過 105 秒後剩 2.7V，電荷流失 24%。從奈米晶體記記體發展中，發現選擇功函數大的金屬奈米粒子[32]形成核殼奈米粒子，並搭配高介電材料的氧化層，有效達到增加電荷儲存特性，及電荷穩定性，成為目前研究發展的目標。一般而言，奈米粒子要小於 5nm，粒子密度高於 1012 cm-2 才符合元件操作[18]。奈米晶體記憶體歷史發展如表 2.1。. 2.6 金屬奈米粒子之製備金屬奈米粒子製備方是有兩種，可分物理法及化學法，如圖 2.3 所示，物理法是由大到小「Top Down」製備奈米粒子之方式，利用外力使塊材 (bulk)粉碎成奈米粒子。化學法是由小到大「Bottom up」的製備奈米粒子之方式，利用氧化還原方式，使金屬鹽溶液當做反應前驅物並加入還原劑，將金屬離子還原成原子，之後進行團聚成長形成奈米粒子。. 16.

(33) 2.6.1 物理法物理法製備出來的奈米粒子有製程簡單和安全等優點，可是粒子大小不容易控制、製程設備昂貴及薄膜容易有缺陷等缺點。常見的物理法有雷射消溶法、高能球磨法和熱分解法等。雷射消溶法[33]是將雷射聚焦射入含有金屬塊材之各式溶液中，利用雷射光之高能量消熔金屬，並藉由溶液所提供之低溫環境及穩定劑（stabilizing reagent）使所生成之奈米金屬粒子得以均勻分散於溶液中，並免於進一步發生融合（coalescence），如圖 2.7 所示。高能球磨法是由日本東京大學 Kuyama 等人提出[34]，是將兩種金屬粉末放置於充滿氬氣之器皿中，利用球磨機，經過一段時間後，可製備出 10nm 左右的合金奈米粒子，如圖 2.8 所示。此方是由於製程簡單，所以在工業方面應用甚廣。熱分解法由 Z. Liu 等人提出[35]，利用電子束蒸鍍鍍製 5nm 金屬薄膜，之後進行快速熱退火(RTA)，讓金屬膜產生內應力，內應力釋放後，則會形成不連續的島狀結構，熱處理經過一段時間後，為了降低表面能，則會形成分離的奈米粒子。. 2.6.2 化學法化學法製備出來的奈米粒子均勻性佳、形狀控制容易及參數變化多等優點，不過卻有奈米粒子保存不易、過多的有機溶劑殘留及製程複雜等缺點。常見方法有檸檬酸還原法、醇類還原法及硼氫化鈉還原法等。檸檬酸還原法是 1982 年 Lee 提出[36]，利用金的前驅物四氯金酸，加. 17.

(34) 入檸檬酸鈉做為保護劑與還原劑，經由加熱後，Au3+會形成 Au0，成長後形成奈米粒子。醇類還原法是 2003 年 H. J. Hah 所提出的實驗最具有代表性[37]，利用乙醇加進硝酸銀溶液中做為還原劑，在加入矽氧烷化合物 (Organo-alkoxysilanes)做為保護劑，防止銀奈米粒子團聚。硼氫化鈉還原法是 1994 年 M. Brust 提出[38]，利用四氯金酸加入溴化四烷基銨鹽 (TOAB) 溶液中攪拌形成有機相，再加入十二烷機硫醇 (C12H25SH)做為保護劑，之後加入硼氫化鈉做為還原劑，則會形成金奈米粒子，而粒子表面會有硫醇(-SH)吸附，防止粒子團聚。本實驗金奈米粒子製備方式是化學法的硼氫化鈉還原法，在冰浴環境下，四氯金酸溶液被加入檸檬酸鈉，做為保護劑，最後加入硼氫化鈉做為還原劑，使 Au3+離子還原 Au0 原子，然後進一步成長為奈米粒子，而粒子在成長過程中，檸檬酸根離子會吸附在粒子表面，使表面帶負電，避免粒子持續成長和團聚。. 2.7 奈米粒子自組裝[39,40] 自組裝單分子膜(Self-assembly monolayer, SAM)是指有機分子經由自發反應吸附在基板上，而形成均勻的單分子層膜；一般自組裝的有機分子可分三個結構，(一)頭基 (Head group)，(二)尾巴(Tail)，(三)官能基 (Functional group)，如圖 2.9。自組裝原理是指有機分子的頭基和基板進行化學性的吸附，而形成組織化的結構。而組裝地方可為矽基板、金屬基板或是彎曲表面，如奈米粒子。矽烷類(Si-O)和硫醇類(S-H)是最常被. 18.

(35) 使用在自組裝基板上的類型，因為它們和基板有很強的吸引力，而在官能基方面可以有很多種選擇，如-OH、-NH2、-COOH、-SH 等。而官能基在不同的酸鹼環境下，會有不同的帶電特性，這會和奈米粒子吸附能力有關，固在自組裝奈米粒子方面才會有各種形式出現。. 2.8 APTMS 對自組裝特性的影響丙基胺三過氧甲基矽烷（aminopropryltrimethoxysilane, APTMS）是屬於有機分子，結構可分三部份，(一)頭基(矽烷，O-Si-O)，(二)尾巴(CH2)3， (三)官能基(氨基，-NH2)，如圖 2.10 所示。APTMS 具有良好的化學吸附性，可以在基板形成均勻的單分子層膜，而且氨基在 pKa 小於 10.6 時 [11,12]. ，會形成質子化氨基(-NH3+)帶正電[41]，具有很強的電負度[42]，可以. 吸引帶負電的離子或粒子。APTMS 自組裝應用於許多方面，如在 2010 年 Y. Wang 等人[43]，利用 APTMS 自組裝金粒子於矽基板後作為圖案化的光罩，經由反應性離子蝕刻(RIE)，輔助 Silicon nanotips 之形成，如圖 2.11 所示。2005 年 Y. Yang 等人[44]，利用自組裝 APTMS 鍍製在玻璃基板上，浸泡由檸檬酸鈉還原的金奈米粒子 12 小時，會形成金奈米粒子單分子層結構，反覆進行自組裝 APTMS 以及浸泡金奈米粒子溶液，可形成多層奈米粒子之結構，最後在氧氣氛下 500℃熱處理四十分鐘去除碳鏈有機物，即可形成金-二氧化矽的核-殼奈米粒子的多層結構，如圖 2.12 所示。2012 年 Q. Zhang 等人[45]，利用自組裝 APTMS 於光纖上，吸附星形的金奈米粒子，可產生表面電漿共振，應用在生物感測器上，可提高折射率以及靈敏度，如圖 2.13 所示。. 19.

(36) 本實驗利用 APTMS 自組裝特性，將頭基(矽烷，O-Si-O)吸附在基板上，在基板上形成單分子層膜，使表面形成氨基化(-NH3+)，合成奈米粒子表面會帶負電，可和質子化氨基的正電作正負電吸引，完成自組裝奈米粒子之結構。. 2.9 記憶體中高介電材料之選擇記憶體發展中，為了達到高元件密集度和讀寫速度快，元件尺寸必然會越來越小，更何況是元件中的閘極氧化層；在傳統記憶體中使用 SiO2 作為閘極氧化層，但是薄膜厚度小於 7nm 時[46]，漏電流會隨之發生。近年來利用高介電材料取代傳統 SiO2，便為越來越重要，例如 HfO2[8]、 Al2O3[9]、ZrO2[10]等材料最為常見。高介電材料有較高介電常數值[47]、熱穩定性[48]、相對較大能隙寬度[49]、和基板間的穩定介面[50]，可以有較高的物理厚度[51]改善漏電流問題。而在我們實驗中選用 HfO2 作為閘極氧化層，此材料介電常數值 ~25-30[52]、能隙為 5.68eV[53]，來取代 SiO2 的穿隧氧化層及控制氧化層，能解決厚度減少造成的漏電流問題、讀寫速度快以及提高電荷保存時間。常見 HfO2 的鍍製方法有濺鍍法(Sputter method)[53]、原子層鍍製法 (Atomic layer deposition method, ALD)[54]、溶凝膠法(Sol-gel method)[55] 等。本實驗使用溶凝膠法製備出氧化鉿溶液，經由旋鍍法鍍製作為穿隧氧化層及控制氧化層，再搭配奈米粒子的合成，製備出奈米晶體記憶體。. 2.10 記憶體操作機制. 20.

(37) 記憶體操作機制可分為電子寫入和電子抹除兩個部份，這兩個操作方式的電子必須經過穿隧氧化層，來達到電子寫入和抹除目的。而操作機制和施加偏壓有密切關係，若頂電極施加正偏壓，則矽基板會注入電子於儲存電荷層中進行寫入動作，在邏輯定義上為“0”；若頂電極施加負偏壓，則電子會經過穿隧氧化層流失到基板來進行抹除動作，在邏輯定義上為“1”。. 2.10.1 寫入機制記憶體操作中的比較常見的寫入方式有， (1) 直接穿隧 (Direct tunneling)，(2) Fowler- Nordheim (F-N)穿隧，(3) 通道熱電子(Channel hot electron)注入三種。 (1) 直接穿隧(Direct tunneling). [56]. ：以量子力學解釋，當氧化層厚度. 極薄大約小於5nm時，電子會以物質波形式穿隧氧化層，氧化層能障寬度影響會比氧化層能障高度還要來的大，所以只需小電場情況就可以直接穿隧氧化層能障寬度，如圖2.14所示，此寫入機制方式是理想目標，由於它可以極低電壓操作，提升寫入和抹除的速度，提高元件的耐用性，但是實際上氧化層在很薄時，缺陷及裂縫會被放大，使電子無法被儲存，造成電子流失。 (2) Fowler- Nordheim (F-N)穿隧[57]：此機制發生在氧化層厚度大約 6~7nm時，也是一般常見的機制。當閘極施與元件大偏壓，產生大電場，則能帶會向上彎曲，如圖2.15所示，氧化層電位Vox大於矽基板能障ΦB，此能帶上方會形成三角形分佈，則能帶寬度會變薄，使電子可進行直接. 21.

(38) 穿隧。 (3) 通道熱電子(Channel hot electron)注入[58]：當金氧半場效電晶體 (MOSFET)通道縮小時，熱載子效應會便為重要，當閘極施加正電壓，汲極會同實施加正電壓，使通道呈現夾止狀態(pinch off)狀態，如圖2.16所示，偏壓施加越大夾止狀態會越靠近源極，電子會在汲極端的空乏區內進行衝擊游離化並產生電子電洞對，而產生能量，而電子會受到閘極正偏壓所形成垂直方向電場的吸引，就可以非常容易的直接越過矽基板與穿隧氧化層間的能障並注入至儲存層，達成寫入動作。. 2.10.2 抹除機制[59, 60] 電子抹除主要以F-N穿隧和熱通道電子這兩種機制最為常見；F-N穿隧指的是將閘極施加負偏壓，使能帶圖上方形成三角形，施加偏壓越大，電子會從較薄的三角形能帶，進行直接穿隧越過氧化層到矽基板，而達到抹除效果，如圖2.17所示。而熱通道電子指的是將閘極施加負偏壓，汲極施與正偏壓，將衝擊游離化所產生的熱電洞注入至儲存層內，並將所寫入的電子復合掉，進行元件抹除的動作，如圖2.18。. 22.

(39) 表 2.1 奈米晶體記憶體發展歷史表 years. Authors. Tunnel oxide NPs Formation. NPs. method 1996. 1.1nm SiO2. 2002. S. Tiwari et al. Z. Liu et al.. 2003. J. J. Lee et al.. 2006. B. Park et al.. 4.5nm HfO2 (CVD) 6.3nm SiO2. 2008. Ch. Sargentis et al.. 2009. NPs. Control oxide. NPs. Electrical. size. Coverage. properties. (nm). density(cm-2). Ref. 7nm SiO2. 1012. △Vt=0.25 V (Judge NPs trapped charge or not.). 13nm HfO2 (CVD) Al2O3 (ALD). 1x1011. Time for 25% charge loss＞5x104 sec.. [25]. 2.86x1012. Sweep voltage ±7V, memory window=4.3 V. [27]. 37nm HfO2 ( E-beam ) 20nm HfO2 ( ALD ). 3.2x1012. Sweep voltage ±2V, memory window～0.2V. [28]. 1.0x1012. [29]. 2-5. 15nm HfO2 ( sol-gel ). 7.0x1012. Co@Al2O3. 6. 15nm SiO2 ( ALD ). 5x1011. Sweep voltage ±8V, memory window=3.6V Charge loss 10% after 105sec Sweep voltage ±5V, memory window=0.8V Charge loss 53% after 104sec Sweep voltage ±15V, memory window=2.5V Charge loss 50% after 105. Chemical Synthesis. Au@SiO2. 2-5. 15nm HfO2 (sol-gel). 1.2x1012. [13]. ALD +RTA. Au@Al2O3. 5-8. 15nm HfO2 (ALD). 7.4x1011. Sweep voltage ±5V, memory window=3.3 V Charge loss 21% after 10 years Sweep voltage ±8V, memory window=3.6 V Charge loss 24% after 10 years. CVD. Si. 5. Thin film + RTA. Metal. 9-20. LPCVD +RTA. Si. 7.4. Chemical synthesis. Au. 5±0.5. 3nm SiO2. E-beam +RTA. Pt. 4.9. J. P. Hong et al.. 7nm HfO2 ( ALD ). ALD +RTA. Al@Al2Ox. 10-15. 2011. C. C. Leu et al.. 8.2nm HfO2 ( sol-gel ). Chemical Synthesis. Au. 2011. H. Zhou et al.. 3nm SiO2 (dry oxide). ALD +RTA. 2012. C. C. Leu et al.. 5nm SiO2 (dry oxide). 2012. M. Liu et al.. 5nm SiO2 (ALD). 23. [23] [24]. [30]. [31].

(40) 圖 2.1 DRAM 之電路結構圖[14]. 圖 2.2 SRAM 之電路結構圖[15]. 24.

(41) 圖 2.3 半導體記憶體之優缺點比較[16]. 圖 2.4 SONOS 記憶體結構[20]. 25.

(42) 圖 2.5 各種奈米粒子之功函數列表[9]. 圖 2.6 金屬奈米粒子之製備示意圖. 26.

(43) 圖 2.7 雷射消溶法示意圖[33]. 圖 2.8 高能球磨法示意圖[34]. 27.

(44) 圖 2.9 自組裝結構示意圖[39]. 圖 2.10 APTMS 結構示意圖[40]. 28.

(45) 圖 2.11 自組裝金奈米粒子輔助 RIE 蝕刻 Silicon nanotips 圖案化[43]. 29.

(46) 圖 2.12 多層金-二氧化矽核-殼奈米粒子之製程步驟[44]. 30.

(47) 圖 2.13 (a)自組裝星形奈米粒子之 TEM 圖，(b)裸露的錐形光纖之 SEM 圖，(c)鍍製金奈米粒於光纖上之 SEM 圖[45]. 31.

(48) 圖 2.14 電子以直接穿隧寫入之能帶圖[56]. 圖 2.15 電子以 Fowler- Nordheim 穿隧寫入之能帶圖[57]. 32.

(49) (a). (b). 圖 2.16 熱通道注入之(a)示意圖，(b)能帶圖[58]. 33.

(50) (a). (b). 圖 2.17 電子以 Fowler- Nordheim 穿隧抹除之(a)示意圖，(b)能帶圖[59]. 34.

(51) 第三章實驗方法 3.1 藥品材料 (1) 矽晶圓 (Silicon wafer)：廠商為合晶科技股份有限公司，參雜硼元素之 P-type 晶圓，晶面方向<100>，厚度為 620~625μm，電阻值 8-12 ohm-cm。 (2) 二氧化矽晶圓 (Silica wafer)：委託國家奈米元件實驗室之垂直爐管，利用乾式氧化法定溫 800℃ 下，讓矽晶圓生長 SiO2，厚度為 5nm。 (3) 硫酸 (Sulfuric acid)：化學式：H2SO4，分子量：98.08，等級：電子級，純度：96%，廠商：J.T.Barker。 (4) 氨水 (Ammonium)：化學式：NH4OH，分子量：170.3，等級：電子級，純度：95%，廠商：Panreac。 (5) 鹽酸 (Hydrochloric acid)：化學式：HCl，分子量：36.46，等級：電子級，純度：37.7%，廠商：J.T.barker。 (6) 過氧化氫 (Hrydrogen Peroxide) 化學式：H2O2，分子量：34.02，等級：電子級，純度：30%，廠商： ECHO-PUNMA。 (7) 乙醇 (Ethyl alcohol)：. 35.

(52) 化學式：C2H5OH，分子量：46.07，純度：99.8%，廠商：Paneeac。 (8) 去離子水 (Di-ion. water)：電阻值：18.2 Ω/cm。 (9) 氟化氫 (Hydrogen Fluoride)：化學式：HF，分子量：20.01，等級：電子級，純度：48%，廠商： Paneeac。 (10) 氯金酸 (Hydrogen tetrachloroaurate(III) hydrate)：化學式：HAuCl4‧H2O，分子量：339.79，等級：試藥級，純度： 49%，廠商：Alfa Aesar。 (11) 四氯化鉿 (Hafnium chloride)：化學式：HfCl4，分子量：320.3，等級：試藥級，純度：99.9%，廠商：Aldrich。 (12) APTMS (3-Aminopropyl-trimethoxysilane)：化學式：C6H17NO3Si，分子量：179.29，等級：試藥級。廠牌：ACROS。 (13) 檸檬酸鈉 (Sodium citrate tribasic dehydrate)：化學式：C6H5Na3O7‧2H2O，分子量：294.10，等級：試藥級，廠商：Aldrich。 (14) 硼氧化鈉 (Sodium borohydride)：化學式：NaBH4，分子量： 37.85，等級：試藥級。廠牌：ACROS。. 3.2 實驗簡介本實驗在兩種不同基板製備奈米晶體記憶體。第一種為 P-type Si 基. 36.

(53) 板上生長 5nm SiO2 作為穿隧氧化層(Tunneling oxide )，第二種為 p-type Si 基板經由 RCA 清洗流程後，利用溶凝膠法鍍覆 10.4nm HfO2 溶液於基板上(重覆鍍製 3 層)做為穿隧氧化層。再來沈積奈米粒子，接著再使用溶凝膠法鍍覆 15nm 的 HfO2 做為控制氧化層。最後使用電子束蒸鍍(E-beam evaporation)來鍍覆 300nm 的鋁電極做為頂電極及背電極，完成奈米晶體記憶體結構。本論文製備出四種不同奈米晶體記憶體：(一)奈米晶體記憶體，如圖 3.1 所示，(二)核-殼(Core-shell)奈米晶體記憶體，如圖 3.2 所示，(三)核雙層殼(Core-double shell)奈米晶體記憶體，如圖 3.3 所示，(四)多層核殼(Multilayer of core-shell)奈米晶體記憶體，如圖 3.4 所示。在前兩種記憶體結構中，會探討 APTMS 自組裝層數(一層、兩層和四層)對於奈米粒子的吸附性、穩定性及電性作為研究。. 3.3 核殼奈米晶體記憶體製備流程 3.3.1 矽基板表面清洗實驗於成長氧化層之前，先經過 RCA 標準流程清洗，步驟流程如下：  D.I. water rinse, 5min.  H2SO4 : H2O2 = 3：1, (10 min, 75~85℃)---------------分解、氧化有機物。  D.I. water rinse, 5 min.  HF : H2O = 1:100 (RT)----------------------------------去除 chemical oxide。  D.I. water rinse, 5 min.  NH4OH : H2O2 : H2O = 1:4:20 (SC1) , (煮 10 min,75~85℃) --------------. 37.

(54) ---------------------------------------------------------------------去除微小粒子。  D.I. water rinse, 5 min.  HCl : H2O2: H2O = 1:1:6 (SC2), (煮 10min, 75~85℃) ----------------------------------------------------------------------------------------去除鹼金族離子。  D.I. water rinse, 5 min.  HF : H2O = 1:100 (RT) ---------------------------------去除 chemical oxide。  D.I. water rinse, 5min.  使用旋鍍機旋乾矽晶圓 (破片不可旋乾，使用氮氣槍吹乾)。. 需知注意事項： (1) 剛配置好的H2SO4 + H2O2 就會產生放熱反應，所以新配的硫酸不需要加熱，溶液溫度不夠時，可在加熱器上加熱，達到溫度後，需再補充H2O2進行熱分解。 (2) 配置SC1和SC2 溶液應先將水加熱至幾近沸騰(看到杯子內有冒小氣泡即可)，建議在做RCA clean 的一開始就先煮水以節省時間。清洗步驟進行到SC1 與SC2 之前，才加入一定份量的酸鹼和H2O2 溶液，添加溶液會使得原本已近沸騰的H2O 降溫至適當的製程溫 (75℃~85℃)。 (3) SC1 去除微粒子原理：H2O2 在晶圓表面形成chemical oxide (氧化作用)，同時NH4OH 會溶解oxide。由於微粒子是以凡得瓦力吸附於晶圓表面，SC1 氧化加蝕刻的作用，會拉開微粒子與silicon 表面的距離，降低兩者接觸面積，進而減弱凡得瓦力，最終微粒子會. 38.

(55) 因吸附力不足，脫離表面而被溶液帶走。 (4) SC1，SC2 順序不可相反。因為SC1 可以溶解有機物、去除particle；先去除Wafer 表面的沾附性污染之後，接著進行SC2 才能有效的與表面金屬離子反應並去除之。另一方面，鹼金族與三價金屬(Al)在鹼性的SC1 中會先反應成懸浮性粒子，接下來的SC2 正好可將這一類離子團溶解而去除之。. 3.3.2 成長穿隧氧化層 3.3.2.1 成長5nm SiO2 委託國家奈米研究實驗室(NDL)之垂直爐管儀器，將六吋 P-type 矽晶圓經由 RCA 清洗步驟清洗後，放置爐內，以乾式氧化法 800℃溫度下，晶圓上成長約 5nm 厚的 SiO2。. 3.3.2.2 成長10.4nm HfO2 利用溶凝膠法製備氧化鉿薄膜。首先將四氯化鉿 (HfCl4) 與乙醇 (C2H5OH)均勻攪拌 2 小時以進行醇解，之後在加入去離子水(D.I. Water) 均勻攪拌 2 小時以進行水解；此莫爾數比為 HfCl4：C2H5OH：D.I. Water = 1：1500：15；最後經由旋鍍方式鍍製在矽基板上。氧化鉿製備流程如圖 3.4 所示。. 3.3.2.2.1 薄膜鍍製流程本實驗利用旋鍍法作為塗佈配製好溶液鍍製於矽基板上。首先溶液在. 39.

(56) 基板上靜置 10 秒後開始旋鍍，而轉速參數為一開始 500rpm/s 旋轉 2 秒，最後以 3000rpm/s 持續 30 秒。旋鍍完畢後，將放置加熱板上進行低溫焦化處理，首先一開始設定 50℃，等待旋鍍溶液完之片數，之後在依 80℃、 120℃、250℃順序各 10 分鐘的熱處理，最後降溫於室溫後繼續鍍下一層，每一層都會經過上述流程，預鍍層數完層後，在一起經過 450℃之焦化處理。詳細鍍製流程如圖 3.5 所示。. 3.3.3 成長二氧化矽基板清洗此步驟採用 SPM(Sulfuric-Peroxide Mixture)清洗方式。  D.I. water rinse, 5min.  H2SO4 : H2O2 = 3：1, (10 min, 75~85℃)---------------分解、氧化有機物。  D.I. water rinse, 5min.  NH3OH：H2O2：H2O = 1:1:5, (10 min, 80℃)---------SiO2 斷鍵形成 SiO-。  D.I. water rinse, 5min. 試片清洗完，表面會帶負電，以利後續薄膜和粒子之自主裝。. 3.3.4 奈米粒子製備本實驗合成出金奈米粒子和白金奈米粒子兩種，合成方式都採用硼氫化鈉還原法，把金屬離子還原成金屬粒子；製備之前，所需的燒杯、轉子及器皿利用去離子水清洗及烘乾。金奈米粒子之配製環境必須在冰浴 (0℃)下進行，首先將 2.5mM HAuCl4 水溶液和 38.8mM 檸檬酸鈉水溶液稀釋成 0.625mM 的 HAuCl4 水. 40.

(57) 溶液和 0.25mM 檸檬酸鈉水溶液共 20ml，快速加入 0.1M 的 NaBH4 後攪拌 30 分鐘，過程中為了維持 0℃，必須不斷加冰塊來維持。注意的是粒子配製好必須馬上使用，因為此奈米粒子溶液在室溫下放置 1~2 個小時後，隨即有黑色沉澱物產生而不能使用。白金奈米粒子之合成方式和金奈米粒子是相同的，只是首先將 20mM 的 H2PtCl6 水溶液和 38.8mM 檸檬酸鈉水溶液稀釋成 0.25mM 的 H2PtCl6 溶液和 0.25mM 檸檬酸鈉水溶液共 20ml，快速加入 0.1M 的 NaBH4 後攪拌 20 分鐘，即可獲得白金奈米粒子。白金奈米粒子經鋁箔包覆樣本瓶後，可放入冰箱長時間保存。. 3.3.5 奈米粒子自主裝首先將 1mM APTMS (3-Aminopropyl-trimethoxysilane)滴在清洗過的氧化層基板上，靜置 10 分鐘後，以 1000rpm/s 持續 1 分鐘旋掉多餘的 APTMS 溶液，在置於溫度 100℃加熱板上烘烤 20 分鐘，目的為了 APTMS 之 O-Si-O 鍵和氧化層基板能產生鍵結。烘烤完利用酒精清洗沒有和氧化層基板進行鍵結之 APTMS，接著利用去離子水清洗殘留在基板上的酒精溶液。上述步驟在本實驗需重覆鍍製 1~4 次。接下來將合成好的奈米粒子溶液滴在已鍍製 APTMS 的基板上，靜置 10 分鐘，給予時間讓奈米粒子吸附在 APTMS 之-NH3+上，靜置完後以 1000rpm/s 持續 1 分鐘旋掉多餘奈米粒子溶液，最後利用去離子水清洗試片表面，沖掉已團聚的奈米粒子，得到單分子層奈米粒子之結構，如圖 3.6 所示。奈米粒子組裝流程，如圖 3.7 所示。. 41.

(58) 本實驗結構為 Si/ oxide/ XL APTMS/ NPs；oxide 為 SiO2 和 HfO2，X 為一種代號 1、2、4，而 L 為 Layers；所以 1L APTMS 的說明為利用旋鍍法鍍製一層 APTMS 之參數；NPs 為 nanoparticles 之縮寫，在此實驗 NPs 為 Au NPs；而後續的參數結構也會以這樣形式作說明。. 3.3.6 核-殼(core-shell)奈米粒子之製備 3.3.6.1 核-單層殼(core-monoshell)奈米粒子製備利用自組裝完成的單分子層奈米粒子的基板，再鍍製 APTMS 於金粒子表面後，即可完成 NPs-APTMS 核-殼奈米粒子結構，如圖 3.8 所示。本實驗鍍製 APTMS 方法為旋鍍法(spin coating)，將 1mM APTMS 溶液鍍製已自主裝金奈米粒子的基板上，靜置 10 分鐘後，以 1000rpm/s 持續 1 分鐘旋掉多餘的 APTMS 溶液，在置於溫度 100℃加熱板上烘烤 20 分鐘，接著利用酒精清洗多餘的 APTMS，再來利用去離子水清洗殘留之酒精；本實驗參數重複上述方式 1、2、4 次。本實驗結構為 Si/ oxide/ 4L APTMS/ NPs/ XL APTMS；oxide 為 SiO2 和 HfO2，X 為 0、1、2、4，而 L 為 Layers；NPs 為 Au NPs 和 Pt NPs。. 3.3.6.2 核-雙層殼(core-double shell)奈米粒子製備完成自組裝 Au-APTMS 核-殼奈米粒子結構後，鍍製溶凝膠法合成的氧化鉿溶液，利用 APTMS 的-NH3+吸附離子特性，使二氧化鉿被析出在 -NH3+表面，此核-雙層殼奈米粒子結構為 Si/ oxide/ [HfO2/ APTMS/ Au NPs/ APTMS/ HfO2]，如圖 3.9 所示。. 42.

(59) 本實驗鍍製氧化鉿方式有分旋鍍法與浸鍍法；(1)旋鍍法：滴上氧化鉿溶液於基板後，靜置 10 分鐘，接著以 3000rpm/sec 旋掉多餘的溶液，之後會浸泡含有酒精的燒杯來潤洗，去除沒吸附上去的氧化鉿溶液，最後浸泡含有去離子水的燒杯來潤洗，去除殘留之酒精後進行旋乾。；(2) 浸鍍法：將試片浸置於溶凝膠法合成的氧化鉿溶液 30 分鐘，再來浸泡含有酒精的燒杯做清洗試片沒吸附上去的氧化鉿溶液，最後浸泡含有去離子水的燒杯來去除殘留之酒精。本實驗結構為 Si/ oxide/ 4L APTMS/ NPs/ XL APTMS/ Hf；X 為 0、1、 2、4，而 L 為 Layers；NPs 為 Au NPs；而 Hf 為溶凝膠法合成的二氧化鉿溶液，鍍製方式如前述所示。而在這個實驗當中，有測試旋鍍法鍍製二氧化鉿溶液之溶液等待時間，這是指溶液在進行旋鍍之前會先在基板上作等待，目的是為了讓 APTMS 有足夠時間吸附鉿溶液；而實驗參數結構為 Si/ 4L APTMS/ Au NPs/ 2L APTMS/ Hf (Waitting for X)，X 為 10 秒、1 分鐘、3 分鐘、5 分鐘、10 分鐘。. 3.3.7 多層核-殼(Multilayer of core-shell)奈米晶體記憶體利用自組裝完成的核-殼奈米粒子的基板，再鍍製溶凝膠法合成的氧化鉿溶液，最後再自組裝核殼奈米粒子即可完成多層核-殼奈米粒子之結構。本實驗形成核殼奈米粒子的基板之結構為 Si/ HfO2/ 4L APTMS/ NPs/ 2L APTMS，此結構說明在 Si/ HfO2 基板上，利用旋鍍法鍍製 4 層 APTMS 後，旋鍍奈米粒子，最後利用旋鍍法鍍製 2 層 APTMS，則可形成核殼奈. 43.

(60) 米粒子之結構。鍍製氧化溶液的方式為旋鍍法，滴上溶液 10 秒後，以 3000rpm 轉速旋掉，此步驟會重覆兩次。最後的自組裝核-殼奈米粒子之結構為 4L APTMS/ NPs/ 2L APTMS，而結構說明和前面描述一樣。因此結構表示為 Si/ HfO2/ 4L APTMS/ NPs/ 2L APTMS/ 2L HO2/ 4L APTMS/ NPs/ 2L APTMS。. 3.3.8 控制氧化層製備使用溶凝膠法重覆鍍製五層為 15nm 氧化鉿薄膜，做為控制氧化層，完成奈米晶體記憶體之結構。. 3.4 電極製備利用電子束蒸鍍儀器鍍上鋁作為背電極和頂電極，厚度皆為 300nm。. 3.4.1 頂電極製備頂電極製作方式為試片上方氧化鉿薄膜，貼在金屬罩幕(shadow mask) 上，經由電子束蒸鍍鋁後，試片上方會呈現金屬罩幕圖案形狀。此金屬罩幕的形狀和尺寸如圖 3.6 所示。. 3.4.2 背電極製備背電極鍍製位置為矽基板背面，在鍍製鋁之前，必須先用棉花棒沾少許去離子水擦拭矽基板背面，然後沾 BOE 溶液塗抹，直到矽基板背面從親水性轉斥水性，最後沾去離子水擦拭矽基板背面，直接用氮氣槍吹乾；. 44.

(61) 最後立刻放入電子束蒸鍍腔體中抽真空鍍鋁電極。. 3.5 實驗儀器 3.5.1 紫外－可見光吸收光譜儀(UV-Vis Spectrometer) 利當分子中的電子間遭受到光線的照射時，會吸收特定的能量，一般而言，不同的光線能量會造成不同的電子躍遷，在紫外光/可見光的範圍，即形成UV/VIS 光譜。由於每一特定的官能基，均會有特定波長的吸收，因此可藉由UV 光譜做為分子官能基定量測量工作。  儀器廠牌型號：GBC UV CINTRA 10e  波長範圍：穿透式 190 ~1200 nm；反射式 200~800nm  Slit width：1.5 nm. 3.5.2 掃描式電子顯微鏡(Scanning Electron Microscopy, SEM) 利用聚焦電子束在試片表面逐點掃描成像。試樣可以是塊材或粉末顆，成像主要為二次電子信號，另可藉由背向散射電子或吸收電子。可對試片表面或橫截面做微區的放大觀察及尺寸的量測，放大倍率可達數十萬倍。另有加裝 X 光能量散佈分析儀(Energy Dispersive Spectrometer, EDS)，可對特定區域做定性及半定量的成份分析。  儀器廠牌：HITACHI  儀器型號：S-4800  電子槍：冷陰極場發射式  加速電壓：10kV. 45.

(62)  EDS 廠牌：Bruker. 3.5.3 橢圓偏光儀(Ellipsometer) 利用橢圓偏振光，被透明或半透明之薄膜試片表面反射後，藉由偏極光的狀態改變，可以得到薄膜的膜厚、折射率及消光係數等相關資訊，為一種非破壞性光學測量儀器。對於表面的微小變化有極高的靈敏性，可測量表面上只有單分子層厚度的吸附或污染。  設備廠商/型號 Vendor/Type：駿新科技/J.A.Woolam/M44  光源: 0.8mW Short-arc Xenon Lamp (400~800 nm)  入射角: 45-90°  可量測厚度: up to 2μm  試片大小: >1cm * 2cm. 3.5.4 X-光光電子能譜儀 (X-ray Photoelectron Spectroscope, XPS) 又名化學分析電子能譜儀(Electron Spectroscopy for Chemical Analysis, ESCA)，是一種利用光電效應，對材料表面的化學性質進行分析。功能包括：表面元素的定性與半定量分析、各元素的價態，或化和狀態分析、以及化學線掃瞄與成像分析等。  儀器廠牌型號：PHI 5000 VersaProbe  系統真空度：<5x10-10 torr  XPS 能量解析度：FWHM < 0.49 eV. 46.

(63)  Ar 離子槍最大能量：5 kV. 3.5.5 原子力顯微鏡 (AFM) 原子力顯微鏡也稱掃描力顯微鏡（scanning force microscopy，SFM)）是一種奈米級高分辨的掃描探針顯微鏡在奈米尺度操作材料，及其成像和測量最重要的工具。信息是通過微懸臂感受和懸臂上尖細探針的表面的感覺來收集的，而壓電元件可以控制樣品或掃描器非常精確的微小移動。AFM 操作模式可分接觸式(contact)、非接觸式(non-contact)及輕敲式 (intermittent contact or tapping)。本實驗使用輕敲式觀察 APTMS 薄膜之表面結構及形貌。  儀器型號：Dimension Icon  探針材質：Silicon 鍍製反射鋁材質  探針共振頻率：190kHz  探針接觸作用力：48N/m. 3.5.6 電容-電壓量測(C-V 量測) 本實驗可藉由量測 C-V 曲線的記憶視窗來觀測處存電荷的記憶特性。  儀器型號：Algilent HP 4294A  施加電壓：-5V 至+5V 和+5V 至-5V  電壓間隔：0.02V  量測頻率：100kHz. 47.

(64) 圖 3.1 奈米晶體記憶體元件示意圖. 圖 3.2 核-殼奈米晶體記憶體元件示意圖. 48.

(65) 圖 3.3 核-雙層殼奈米晶體記憶體之示意圖. 圖 3.4 多層的核-殼奈米晶體記憶體之示意圖. 49.

(66) HfCl4 C2H5OH H. 混合攪拌2小時. 加入 D.I.Water. 攪拌 2 小時. Spin coating on Si wafer. 圖 3.4 HfO2 溶液製備流程. 50℃. 80℃. 120℃. 250℃. 450℃. 10min. 10min. 10min. 10min. 10min. 冷卻至室溫. 續鍍下一層. 製程退火. 圖 3.5 烘烤(Baking)流程. 50.

(67) (a). (b). 圖 3.6 奈米粒子自組裝之示意圖，(a)SiO2 基板和(b)HfO2 基板。. 51.