第二章 文獻回顧
2.7 奈米粒子自組裝
自組裝單分子膜(Self-assembly monolayer, SAM)是指有機分子經由自 發反應吸附在基板上，而形成均勻的單分子層膜；一般自組裝的有機分 子可分三個結構，(一)頭基 (Head group)，(二)尾巴(Tail)，(三)官能基 (Functional group)，如圖 2.9。自組裝原理是指有機分子的頭基和基板進 行化學性的吸附，而形成組織化的結構。而組裝地方可為矽基板、金屬 基板或是彎曲表面，如奈米粒子。矽烷類(Si-O)和硫醇類(S-H)是最常被
使用在自組裝基板上的類型，因為它們和基板有很強的吸引力，而在官 能基方面可以有很多種選擇，如-OH、-NH2、-COOH、-SH 等。而官能 基在不同的酸鹼環境下，會有不同的帶電特性，這會和奈米粒子吸附能 力有關，固在自組裝奈米粒子方面才會有各種形式出現。
2.8 APTMS 對自組裝特性的影響
丙基胺三過氧甲基矽烷（aminopropryltrimethoxysilane, APTMS）是屬 於有機分子，結構可分三部份，(一)頭基(矽烷，O-Si-O)，(二)尾巴(CH2)3， (三)官能基(氨基，-NH2)，如圖 2.10 所示。APTMS 具有良好的化學吸附 性，可以在基板形成均勻的單分子層膜，而且氨基在 pKa 小於 10.6 時
[11,12]，會形成質子化氨基(-NH3+)帶正電[41]，具有很強的電負度[42]，可以
吸引帶負電的離子或粒子。APTMS 自組裝應用於許多方面，如在 2010 年 Y. Wang 等人[43]，利用 APTMS 自組裝金粒子於矽基板後作為圖案化 的光罩，經由反應性離子蝕刻(RIE)，輔助 Silicon nanotips 之形成，如圖 2.11 所示。2005 年 Y. Yang 等人[44]，利用自組裝 APTMS 鍍製在玻璃基 板上，浸泡由檸檬酸鈉還原的金奈米粒子 12 小時，會形成金奈米粒子單 分子層結構，反覆進行自組裝 APTMS 以及浸泡金奈米粒子溶液，可形 成多層奈米粒子之結構，最後在氧氣氛下 500℃熱處理四十分鐘去除碳鏈 有機物，即可形成金-二氧化矽的核-殼奈米粒子的多層結構，如圖 2.12 所示。2012 年 Q. Zhang 等人[45]，利用自組裝 APTMS 於光纖上，吸附星 形的金奈米粒子，可產生表面電漿共振，應用在生物感測器上，可提高 折射率以及靈敏度，如圖 2.13 所示。
本實驗利用 APTMS 自組裝特性，將頭基(矽烷，O-Si-O)吸附在基板 上，在基板上形成單分子層膜，使表面形成氨基化(-NH3+)，合成奈米粒 子表面會帶負電，可和質子化氨基的正電作正負電吸引，完成自組裝奈 米粒子之結構。
2.9 記憶體中高介電材料之選擇
記憶體發展中，為了達到高元件密集度和讀寫速度快，元件尺寸必然 會越來越小，更何況是元件中的閘極氧化層；在傳統記憶體中使用 SiO2 作為閘極氧化層，但是薄膜厚度小於 7nm 時[46]，漏電流會隨之發生。近 年來利用高介電材料取代傳統 SiO2，便為越來越重要，例如 HfO2[8]、 Al2O3
[9]、ZrO2[10]等材料最為常見。高介電材料有較高介電常數值[47]、熱 穩定性[48]、相對較大能隙寬度[49]、和基板間的穩定介面[50]，可以有較高 的物理厚度[51]改善漏電流問題。
而在我們實驗中選用 HfO2 作為閘極氧化層，此材料介電常數值
~25-30[52]、能隙為 5.68eV[53]，來取代 SiO2的穿隧氧化層及控制氧化層，
能解決厚度減少造成的漏電流問題、讀寫速度快以及提高電荷保存時 間。常見 HfO2 的鍍製方法有濺鍍法(Sputter method)[53]、原子層鍍製法 (Atomic layer deposition method, ALD)[54]、溶凝膠法(Sol-gel method)[55]
等。本實驗使用溶凝膠法製備出氧化鉿溶液，經由旋鍍法鍍製作為穿隧 氧化層及控制氧化層，再搭配奈米粒子的合成，製備出奈米晶體記憶體。
2.10 記憶體操作機制
記憶體操作機制可分為電子寫入和電子抹除兩個部份，這兩個操作方 式的電子必須經過穿隧氧化層，來達到電子寫入和抹除目的。而操作機 制和施加偏壓有密切關係，若頂電極施加正偏壓，則矽基板會注入電子 於儲存電荷層中進行寫入動作，在邏輯定義上為“0”；若頂電極施加負 偏壓，則電子會經過穿隧氧化層流失到基板來進行抹除動作，在邏輯定 義上為“1”。
2.10.1 寫入機制
記 憶 體 操 作 中 的 比 較 常 見 的 寫 入 方 式 有 ， (1) 直 接 穿 隧 (Direct tunneling)，(2)Fowler- Nordheim (F-N)穿隧，(3) 通道熱電子(Channel hot electron)注入三種。
(1) 直接穿隧(Direct tunneling) [56]：以量子力學解釋，當氧化層厚度 極薄大約小於5nm時，電子會以物質波形式穿隧氧化層，氧化層能障寬度 影響會比氧化層能障高度還要來的大，所以只需小電場情況就可以直接 穿隧氧化層能障寬度，如圖2.14所示，此寫入機制方式是理想目標，由於 它可以極低電壓操作，提升寫入和抹除的速度，提高元件的耐用性，但 是實際上氧化層在很薄時，缺陷及裂縫會被放大，使電子無法被儲存，
造成電子流失。
(2) Fowler- Nordheim (F-N)穿隧[57]：此機制發生在氧化層厚度大約 6~7nm時，也是一般常見的機制。當閘極施與元件大偏壓，產生大電場，
則能帶會向上彎曲，如圖2.15所示，氧化層電位Vox大於矽基板能障ΦB， 此能帶上方會形成三角形分佈，則能帶寬度會變薄，使電子可進行直接
穿隧。
(3) 通道熱電子(Channel hot electron)注入[58]：當金氧半場效電晶體 (MOSFET)通道縮小時，熱載子效應會便為重要，當閘極施加正電壓，汲 極會同實施加正電壓，使通道呈現夾止狀態(pinch off)狀態，如圖2.16所 示，偏壓施加越大夾止狀態會越靠近源極，電子會在汲極端的空乏區內 進行衝擊游離化並產生電子電洞對，而產生能量，而電子會受到閘極正 偏壓所形成垂直方向電場的吸引，就可以非常容易的直接越過矽基板與 穿隧氧化層間的能障並注入至儲存層，達成寫入動作。
2.10.2 抹除機制
[59, 60]電子抹除主要以F-N穿隧和熱通道電子這兩種機制最為常見；F-N穿隧指 的是將閘極施加負偏壓，使能帶圖上方形成三角形，施加偏壓越大，電 子會從較薄的三角形能帶，進行直接穿隧越過氧化層到矽基板，而達到 抹除效果，如圖2.17所示。而熱通道電子指的是將閘極施加負偏壓，汲極 施與正偏壓，將衝擊游離化所產生的熱電洞注入至儲存層內，並將所寫 入的電子復合掉，進行元件抹除的動作，如圖2.18。
表 2.1 奈米晶體記憶體發展歷史表
years Authors Tunnel oxide NPs Formation method
NPs NPs
size (nm)
Control oxide NPs Coverage
(Judge NPs trapped charge or not.)
[23]
1x1011 Time for 25% charge loss＞5x104 sec. [25]
2006 B. Park et al. 6.3nm SiO2 Chemical synthesis
Au 5±0.5 Al2O3
(ALD)
2.86x1012 Sweep voltage ±7V, memory window=4.3 V
[27]
3.2x1012 Sweep voltage ±2V, memory window～0.2V
[28]
1.0x1012 Sweep voltage ±8V, memory window=3.6V Charge loss 10% after 105sec
[29]
7.0x1012 Sweep voltage ±5V, memory window=0.8V Charge loss 53% after 104sec 2011 H. Zhou et al. 3nm SiO2
5x1011 Sweep voltage ±15V, memory window=2.5V Charge loss 50% after 105
[30] memory window=3.3 V Charge loss 21% after 10 years
[13]
2012 M. Liu et al. 5nm SiO2 ALD Au@AlO3 5-8 15nm HfO2 Sweep voltage ±8V,
圖 2.1 DRAM 之電路結構圖[14]
圖 2.2 SRAM 之電路結構圖[15]
圖 2.3 半導體記憶體之優缺點比較[16]
圖 2.4 SONOS 記憶體結構[20]
圖 2.5 各種奈米粒子之功函數列表[9]
圖 2.6 金屬奈米粒子之製備示意圖
圖 2.7 雷射消溶法示意圖[33]
圖 2.8 高能球磨法示意圖[34]
圖 2.9 自組裝結構示意圖[39]
圖 2.10 APTMS 結構示意圖[40]
圖 2.11 自組裝金奈米粒子輔助 RIE 蝕刻 Silicon nanotips 圖案化[43]
圖 2.12 多層金-二氧化矽核-殼奈米粒子之製程步驟[44]
圖 2.13 (a)自組裝星形奈米粒子之 TEM 圖，(b)裸露的錐形光纖之 SEM 圖，(c)鍍製金奈米粒於光纖上之 SEM 圖[45]
圖 2.14 電子以直接穿隧寫入之能帶圖[56]
圖 2.15 電子以 Fowler- Nordheim 穿隧寫入之能帶圖[57]
圖 2.16 熱通道注入之(a)示意圖，(b)能帶圖[58]
(a)
(b)
圖 2.17 電子以 Fowler- Nordheim 穿隧抹除之(a)示意圖，(b)能帶圖[59]
(b)
(a)
第三章 實驗方法
3.1 藥品材料
(1) 矽晶圓 (Silicon wafer)：
廠商為合晶科技股份有限公司，參雜硼元素之 P-type 晶圓，晶面 方向<100>，厚度為 620~625μm，電阻值 8-12 ohm-cm。
(2) 二氧化矽晶圓 (Silica wafer)：
委託國家奈米元件實驗室之垂直爐管，利用乾式氧化法定溫 800℃
下，讓矽晶圓生長 SiO2，厚度為 5nm。
(3) 硫酸 (Sulfuric acid)：
化學式：H2SO4，分子量：98.08，等級：電子級，純度：96%，廠 商：J.T.Barker。
(4) 氨水 (Ammonium)：
化學式：NH4OH，分子量：170.3，等級：電子級，純度：95%，
廠商：Panreac。
(5) 鹽酸 (Hydrochloric acid)：
化學式：HCl，分子量：36.46，等級：電子級，純度：37.7%，廠 商：J.T.barker。
(6) 過氧化氫 (Hrydrogen Peroxide)
化學式：H2O2，分子量：34.02，等級：電子級，純度：30%，廠商：
ECHO-PUNMA。
(7) 乙醇 (Ethyl alcohol)：
化學式：C2H5OH，分子量：46.07，純度：99.8%，廠商：Paneeac。
(8) 去離子水 (Di-ion. water)：
電阻值：18.2 Ω/cm。
(9) 氟化氫 (Hydrogen Fluoride)：
化學式：HF，分子量：20.01，等級：電子級，純度：48%，廠商：
Paneeac。
(10) 氯金酸 (Hydrogen tetrachloroaurate(III) hydrate)：
化學式：HAuCl4‧H2O，分子量：339.79，等級：試藥級，純度：
49%，廠商：Alfa Aesar。
(11) 四氯化鉿 (Hafnium chloride)：
化學式：HfCl4，分子量：320.3，等級：試藥級，純度：99.9%，廠 商：Aldrich。
(12) APTMS (3-Aminopropyl-trimethoxysilane)：
化學式：C6H17NO3Si，分子量：179.29，等級：試藥級。廠牌：ACROS。
(13) 檸檬酸鈉 (Sodium citrate tribasic dehydrate)：
化學式：C6H5Na3O7‧2H2O，分子量：294.10，等級：試藥級，廠 商：Aldrich。
(14) 硼氧化鈉 (Sodium borohydride)：
化學式：NaBH4，分子量： 37.85，等級：試藥級。廠牌：ACROS。
3.2 實驗簡介
本實驗在兩種不同基板製備奈米晶體記憶體。第一種為 P-type Si 基
板上生長 5nm SiO2作為穿隧氧化層(Tunneling oxide )，第二種為 p-type Si 基板經由 RCA 清洗流程後，利用溶凝膠法鍍覆 10.4nm HfO2溶液於基板 上(重覆鍍製 3 層)做為穿隧氧化層。再來沈積奈米粒子，接著再使用溶凝 膠法鍍覆 15nm 的 HfO2做為控制氧化層。最後使用電子束蒸鍍(E-beam evaporation)來鍍覆 300nm 的鋁電極做為頂電極及背電極，完成奈米晶體 記憶體結構。
本論文製備出四種不同奈米晶體記憶體：(一)奈米晶體記憶體，如圖 3.1 所示，(二)核-殼(Core-shell)奈米晶體記憶體，如圖 3.2 所示，(三)核-雙層殼(Core-double shell)奈米晶體記憶體，如圖 3.3 所示，(四)多層核-殼(Multilayer of core-shell)奈米晶體記憶體，如圖 3.4 所示。在前兩種記 憶體結構中，會探討 APTMS 自組裝層數(一層、兩層和四層)對於奈米粒 子的吸附性、穩定性及電性作為研究。
3.3 核殼奈米晶體記憶體製備流程 3.3.1 矽基板表面清洗
實驗於成長氧化層之前，先經過 RCA 標準流程清洗，步驟流程如下：
D.I. water rinse, 5min.
H2SO4 : H2O2 = 3：1, (10 min, 75~85℃)---分解、氧化有機物。
D.I. water rinse, 5 min.
HF : H2O = 1:100 (RT)---去除 chemical oxide。
D.I. water rinse, 5 min.
NH4OH : H2O2 : H2O = 1:4:20 (SC1) , (煮 10 min,75~85℃) ---
---去除微小粒子。
D.I. water rinse, 5 min.
HCl : H2O2: H2O = 1:1:6 (SC2), (煮 10min, 75~85℃) --- ---去除鹼金族離子。
D.I. water rinse, 5 min.
HF : H2O = 1:100 (RT) ---去除 chemical oxide。
D.I. water rinse, 5min.
使用旋鍍機旋乾矽晶圓 (破片不可旋乾，使用氮氣槍吹乾)。
需知注意事項：
(1) 剛配置好的H2SO4 + H2O2 就會產生放熱反應，所以新配的硫酸不 需要加熱，溶液溫度不夠時，可在加熱器上加熱，達到溫度後，需 再補充H2O2進行熱分解。
(2) 配置SC1和SC2 溶液應先將水加熱至幾近沸騰(看到杯子內有冒小 氣泡即可)，建議在做RCA clean 的一開始就先煮水以節省時間。
清洗步驟進行到SC1 與SC2 之前，才加入一定份量的酸鹼和H2O2
溶液，添加溶液會使得原本已近沸騰的H2O 降溫至適當的製程溫 (75℃~85℃)。
(3) SC1 去除微粒子原理：H2O2 在晶圓表面形成chemical oxide (氧化 作用)，同時NH4OH 會溶解oxide。由於微粒子是以凡得瓦力吸附 於晶圓表面，SC1 氧化加蝕刻的作用，會拉開微粒子與silicon 表 面的距離，降低兩者接觸面積，進而減弱凡得瓦力，最終微粒子會
因吸附力不足，脫離表面而被溶液帶走。
(4) SC1，SC2 順序不可相反。因為SC1 可以溶解有機物、去除particle；
先去除Wafer 表面的沾附性污染之後，接著進行SC2 才能有效的與 表面金屬離子反應並去除之。另一方面，鹼金族與三價金屬(Al)在 鹼性的SC1 中會先反應成懸浮性粒子，接下來的SC2 正好可將這 一類離子團溶解而去除之。
3.3.2 成長穿隧氧化層 3.3.2.1 成長5nm SiO
2委託國家奈米研究實驗室(NDL)之垂直爐管儀器，將六吋 P-type 矽晶 圓經由 RCA 清洗步驟清洗後，放置爐內，以乾式氧化法 800℃溫度下，
晶圓上成長約 5nm 厚的 SiO2。
3.3.2.2 成長10.4nm HfO
2利 用 溶 凝 膠 法 製 備 氧 化 鉿 薄 膜 。 首 先 將 四 氯 化 鉿 (HfCl4) 與 乙 醇 (C2H5OH)均勻攪拌 2 小時以進行醇解，之後在加入去離子水(D.I. Water) 均勻攪拌 2 小時以進行水解；此莫爾數比為 HfCl4：C2H5OH：D.I. Water = 1：1500：15；最後經由旋鍍方式鍍製在矽基板上。氧化鉿製備流程如圖
利 用 溶 凝 膠 法 製 備 氧 化 鉿 薄 膜 。 首 先 將 四 氯 化 鉿 (HfCl4) 與 乙 醇 (C2H5OH)均勻攪拌 2 小時以進行醇解，之後在加入去離子水(D.I. Water) 均勻攪拌 2 小時以進行水解；此莫爾數比為 HfCl4：C2H5OH：D.I. Water = 1：1500：15；最後經由旋鍍方式鍍製在矽基板上。氧化鉿製備流程如圖