連通柱(Via)為印刷電路板(PCB)與積體電路封裝(IC package)中常見的互連 結構(interconnect)。隨著數位電路工作時脈越來越快，連通柱已無法視為短路並 產生信號完整度(Signal integrity)上的問題，吾人需考慮連通柱於電路中產生的不 連續反射與平行板層輻射造成之接地雜訊等問題。連通柱的等效電路已有許多相 關的學術論文予以討論，但其求法以準靜態為主[52~57]，無法考慮連通柱於高 頻時所造成的輻射效應，因此吾人改用全波模擬軟體HFSS 擷取連通柱結構的等 效電路。另外參考文獻[58~59]中則利用全波方法來分析連通柱結構的電氣與傳 播特性，但其缺點為三維時域有限差分法(3D FDTD)需要強大的數值計算資源，
包括大量記憶體與計算耗時等，因此吾人於本章節提出一兼具效率與正確性之時 域方法，此方法結合了二維時域有限差分法與連通柱等效電路[60]，能夠完整地 考慮多層連通柱結構於印刷電路板中所造成的雜訊效應，其正確性可由與兩套商 用模擬軟體-ApsimFDTD，SpeedXp 的比較結果得到驗證。另外吾人亦針對單根 連通柱結構作參數分析，得到連通柱等效電感之經驗公式，其結果相當便利於電 路工程師設計電路時使用。
本章節內容分為：(1)單根連通柱的模型擷取，利用 HFSS 擷取連通柱結構的 等效電路並由參數分析得到連通柱等效電容與電感的設計圖表。(2)差模連通柱 的模型擷取，利用半電路分析方式與第一小節擷取等效電路的方法得到差模連通 柱的等效電路。(3)連通柱結構的效應分析，結合全波模擬軟體 HFSS 所擷取的等 效電路與二維時域有限差分法以快速地得到連通柱結構的時域分析結果。
6-1 單根連通柱的模型擷取
6-1-1 連通柱模型擷取
考慮如圖 6.1 的三層連通柱結構，其等效電路架構如圖 6.2，等效電路元件 值 擷 取 的 步 驟 為 ：(1)利用 HFSS 模擬整個三層連通柱結構，(2)利用內箝 (deembeded)機制去除傳輸線的效應，得到連通柱附近(local)的 S 參數，(3)將 S 參數矩陣轉換為ABCD 矩陣，利用等效電路值與 ABCD 矩陣各元素間的關係，
如式(6-1)，便能得到所要擷取的等效電路的值。
A B C D
⎛ ⎞
⎜ ⎟=
⎝ ⎠
( )
2 2
3 2
1 2 1 2 1
1
1
C L j L
j C C j C C L C L
ω ω
ω ω ω
⎛ − ⎞
⎜ ⎟
⎜ + − − ⎟
⎝ ⎠ (6-1)
這個方法的缺點是擷取所得的等效電路是針對某一頻率的結果，因此吾人改 採針對整個模擬頻段作迴歸分析的方式擷取等效電路，詳細說明如下：將前步驟 (2)改為由 S 參數矩陣轉成 Y 參數矩陣，Y 參數矩陣與等效電路各元件值的關係 如式(6-2)。
12
11 12
Y 1
jwL
Y Y jwC
= −
+ =
(6-2)針對
12
1
Y
− 的虛數部分作線性迴歸分析，斜率即為所求之等效電感，同理對
Y
11+Y
12的虛數部分作線性迴歸分析，斜率即為所求之等效電容。
利用相同的原理，吾人考慮如圖 6.3 的四層連通柱結構，等效電路如圖 6.4 所示，C
1
與L1
可由三層連通柱結構求得，C2
可以利用矩陣運算，得到與平行板 層的Y 矩陣參數關係為：Y
11+Y
12 =jwC
2，利用同樣的迴歸分析即能得到C2
值。Z(f)為無限大的平行板層結構，當有一連通柱穿過時的理想輸入阻抗，如式
(6-3)，與平行板層
12
1
Y
− 的虛數部分相比較，差值即為L
2
。
(2) 0 (2) 1
( ) 2 ( )
in
H ka V j d
Z I a H ka
η
= = π ⋅ (6-3)
考慮一四層連通柱結構，幾何參數如表 6.1 所列，利用上述的迴歸分析能夠 得到C
1
=82.27fF，L1
=0.362nH，C2
=54.23fF，結果如圖 6.6、圖 6.7 與圖 6.8 所示。圖6.1 三層單根連通柱結構
L
C C
Zo Zo
圖6.2 三層單根連通柱結構的等效電路
H H 1
H 2R 1
2R 2
圖6.3 四層連通柱結構
L 1 L 1
C 1 C 2 C 2 C 1
Zo Zo
( )
Z f
L 2
圖6.4 四層連通柱結構的等效電路
(單位: mils, R 為半徑)
表6.1 四層連通柱結構的幾何參數