GHz 系統中差模對傳輸線的訊號完整度分析

行政院國家科學委員會補助專題研究計畫報告

※※※※※※※※※※※※※※※※※※※※※※※※※

※

GHz 系統中差模對傳輸線的訊號完整度分析

※

※※※※※※※※※※※※※※※※※※※※※※※※※

計畫類別：■個別型計畫 □整合型計畫

計畫編號：NSC 91-2213-E-002-109,

執行期間：91 年 8 月 1 日至 94 年 7 月 31 日

計畫主持人：吳瑞北

研究助理： 薛光華、劉禮尚、孫瑞伯、郭維德、林顥耿、

吳凱斌、王健霖、許顧騰

本成果報告包括以下應繳交之附件：

□赴國外出差或研習心得報告一份

□赴大陸地區出差或研習心得報告一份

□ 出席國際學術會議心得報告及發表之論文各一份

□ □國際合作研究計畫國外研究報告書一份

執行單位：國立台灣大學電信工程研究所

摘要

關鍵詞：彈地雜訊、時域反射量測、訊號完整度、差模對傳輸線、時域有限差分 法 本計畫擬探討在多層構裝電路板中，差模對傳輸線的各種訊號完整度問題， 包括訊號連接器的高頻反射雜訊、與鄰近差模對傳輸線的串音雜訊、以及電路板 中高速數位訊號切換時，驅動電流急遽改變在系統的電源及接地環境中所造成的 彈地雜訊(通常亦稱 ∆I 雜訊)等。 在彈地雜訊方面，本計劃將以二維時域有限差分法為基礎，建立簡化有效的 模擬模式。進一步將推廣此模型處理高頻複雜效應，包含建立近似電路模型處理 訊號線通過開槽切割的孤立電源層、結合積分方程式以考慮訊號經由平板邊緣的 輻射與耦合效應、以及利用束線動差法分析訊號線轉折至傳輸線的輻射效應等。 另外在實用問題方面，我們亦探討如何加入適當個數的去耦合電容以及選擇其擺 設位置，來有效抑制彈地雜訊的影響。 在高速訊號的傳輸設計方面，吾人將爰用準靜態法，計算差模對傳輸線的傳 播特性，包括單一差模對傳輸線的特性阻抗，以及兩個差模對傳輸線間的耦合串 音雜訊。在傳輸線不連續結構部份，則將處理直角轉折及連接器結構，計算其電 路散射參數，並進行適當的設計以抑制反射，改善訊號的轉接。 計畫中並將針對本問題設計量測結構，進行時域和頻域量測，探討彈地雜 訊、串音雜訊與訊號連接器反射等效應，並與模擬結果比較，一方面驗證分析模 式的正確性與適用性，另方面也研究可以適合未來更高速數位訊號的訊號走線與 電源分佈系統設計。

Abstract

Keywords: Ground bounce, Time domain reflectometry, Signal integrity, Differential Signaling, Finite-difference time-domain method

In a period of three years, this project will investigate the various signal integrity (SI) issues caused by differential signaling in multi-layered structures, including the high frequency reflection by the discontinuity of connectors, the crosstalk due to the nearby transmission lines, and the ground bounce (also known as delta-I noise) caused by the drastically varying driver currents during the switching on and off of high-speed digital circuits in the multi-layered power and grounding environment.

Based on the Finite Difference Time Domain (FDTD) method, this project will develop a simplified efficient simulation model to predict the voltage drop developed between the power and ground planes due to the ground bounce. Furthermore, the model will be extended to take into account several other geometries having larger concern at higher frequencies. More specifically, for the signal over the slot-cut isolated power islands, the slot-induced ground bounce will be modeled by simplified equivalent capacitances and inductances. For the coupling and radiation at the finite plane boundaries, the field from the opening will be considered by integral equations and absorbed into the FDTD iteration schemes so as to investigate its influences on the signal integrity and electromagnetic interference issues. And for the bent-over to the transmission lines, the equivalent circuits will be constructed by matrix-penciled moments method. In addition, the placement of the decoupling capacitors to effectively reduce the ground bounce due to plate resonance will also be discussed.

be employed to calculate its propagation characteristics, such as the characteristic impedance and the crosstalk between two differential pairs. On the discontinuities, the right-angle bent and the connectors will be considered. The scattering matrices will be calculated by full wave simulation software and some new design will be exploited to minimize the reflection and achieve good transition.

This project will build some test structures to do the measurement by time domain reflectometry (TDR) and time domain transmission (TDT), and network analyzer in frequency domain. The measured data will be compared with the simulation results to verify the established analysis model and based on which, to exploit the signal routing and power distribution system design suitable for next generation digital electronics with higher switching speed in gigahertz range.

目錄

第一章 前言……….……… 8 1-1 簡介………..……… 8 1-2 研究方法與進行步驟………….……….……… 13 1-3 章節簡介………..…….……….. 21 第二章 差模耦合傳輸線特性….………..…….……… 23 2-1 基本傳輸線理論………..……… 23 2-2 微帶傳輸線………….……….……… 24 2-3 耦合微帶線………..…….……….. 26 2-4 差模微帶線之設計…..………..……….…..……….. 32 第三章 差模串音與延遲線效應分析….…………..…..…….……….. 34 3-1 簡介……….………..……... 34 3-2 單根蛇狀與平面螺旋延遲線之接收端波形分析……….….… 35 3-3 單根蛇狀與平面螺旋延遲線之傳輸端波形分析…...……….…. 40 3-4 差模延遲線分析…...………. ….……… 45 3-5 單根與差模延遲線之時域波形比較..………. ……….……. 47 3-6 單根與差模延遲線之接收端眼狀圖比較..………. ……….. 54 3-7 模擬與量測結果比較.………. ….……….. 59 第四章 差模轉角模型化與效應分析….…………..…..…….……….. 63 4-1 轉角電路模型……….………..……... 63 4-2 弱耦合情形之轉角電路參數擷取……….….……… 65

4-3 弱耦合轉角之實例分析與驗證…...……….……….. 71 4-4 強耦合情形之轉角電路參數擷取………. ….………... 76 4-5 強耦合轉角之實例分析..………. ……….………. 80 4-6 轉角效應的實例分析..………. ……….. 84 4-7 轉角模型的實驗驗證………. ….………... 88 4-8 差模轉角的補償………. ….………... 91

第五章 Wire Bound 與 Package pin 之模型化….…………..…..…….……….. 100

5-1 簡介……….………..……... 100 5-2 準靜態方法模型準確性之驗證……….….……… 100 5-3 單根棒線等效電路模型萃取...……….……….. 108 5-4 差模棒線等效電路模型萃取………. ….………... 120 5-5 垂直耦合下棒線等效電路模型萃取………. ……….………... 132 5-6 Q3D 接腳結構萃取結果驗證.………. ……….. 143 5-7 接腳參數分析………. ….………... 149 第六章 連通柱之模型化與效應分析….…………..…..…….……….. 156 6-1 單根連通柱的模型擷取………..…... 157 6-2 差模連通柱的模型擷取……….….……… 164 6-3 單根連通柱的效應分析.………..….……….. 169 第七章 差模信號線穿層模型化….…………..…..…….……….. 171 7-1 前言……….………..……... 171 7-2 時域有限元素法……….….……… 172 7-3 Matlab 程式設計流程……….………. 174

7-4 數值結果比較………. ….………...……... 176 第八章 差模信號線跨越槽線的效應….…………..………..…….……….. 179 8-1 單根導體微帶線跨越槽線雜訊分析... 179 8-2 槽線模型……….….……… 186 8-3 差模耦合微帶線跨越槽線雜訊分析……….………. 188 8-4 帶線跨越槽線雜訊模型之修正與模擬………. ….………... 200 8-5 接地雜訊電壓視覺化………. ……….………... 202 8-6 金屬平面電流視覺化.………. ………... 207 8-7 接地雜訊之模擬與實驗驗證………. ….………... 218 第九章 去耦合電容位置最佳化….…………..………..…….……….. 222 9-1 簡介... 222 9-2 雙層平行金屬板之空腔模型……….….……… 223 9-3 去耦合電容之空腔模型……….………. 227 9-4 基因演算法之介紹………. ….………... 230 9-5 最佳化後之實例………. ……….………... 234 9-6 去耦合電容之選取.………. ………... 241 第十章 結論….…………..………..…….………..……… 244 參考文獻…..….…………..………..…….………..……… 246

第一章

前言

1-1 簡介

依 據 美 國 半 導 體 科 技 展 望(NTRS, National Technology Roadmap for

Semiconductors)預測，如表 1.所示[1]，到 2003 年時積體電路晶片尺寸會達 130nm，供應電壓 1.5V，功率消耗 130W，而晶片頻率為 2.1GHz；到 2012 年， 上述的規格甚至將分別為50nm，0.6V，175W，及 10GHz。顯見很快地積體電 路晶片將走向 10GHz 時代，構裝基板也必須作相對的配合。預期在高達 GHz 的頻率範圍內，電源分佈系統須有寬頻低交流阻抗，使電壓之變化不應超過 5%，以 2012 年之規格而言，阻抗應控制在 0.1mΩ 以內[1]；訊號分佈系統則須

使各種雜訊獲得適當控制，理想上應使eye pattern 的 opening 至少有 30%。由

於頻率範圍很高，其間含有許多電磁交互作用，構裝連線系統的設計成為一個 很高的挑戰。

表1. 1997 年 NTRS 科技趨勢預測報導

Year Feature Power Vdd Current Chip

Freq. Target Imped. (nm) (W) (V) (A) (GHz) (mΩ) 1997 250 70 2.5 28 0.75 4.5 1999 180 90 1.8 50 1.25 1.8 2001 150 110 1.5 73 1.5 1.0 2003 130 130 1.5 87 2.1 0.9 2006 100 160 1.2 133 3.5 0.45

2009 70 170 0.9 189 6 0.23 2012 50 175 0.6 292 10 0.1 圖1.1 為構裝結構示意圖，其含有許多層次，分別有晶片(chip)連接至模組 (module)，卡(card)，以迄於基板（board）或背板(backplane)，其間有諸多連線， 構成電源與訊號分佈系統。不論是模組、卡、或基板，常呈多層平面結構，如 圖 1.2 所示之印刷電路板，其上有一些連接器(connectors)，可以與其他結構連 接，整個電路板基本上則為多層結構，包含了信號層、電源層和接地層。

capacitor chip capacitor chip

power/ground plan signal traces vias

Printed Circuit Board

圖1.1 構裝結構示意圖 在高速數位電路系統中，訊號上昇時間愈來愈短，訊號遇到各種不連續如 轉折、分叉、或連接器等，會產生相當可觀的反射雜訊；訊號線與訊號線間由 於電磁耦合，會產生串音雜訊；另外更嚴重的是系統的位元數愈來愈高，許多 電路同時快速切換的結果，在晶片的輸出接腳連通柱(via)由於切換電流會產生 可觀的電壓雜訊(∆I noises)，也會導致電源及參考零電位不穩定所造成的彈地雜 訊(ground bounce)現象。因為近來數位電路普遍應用小電壓擺幅(low-swing)的元 件，因此這些由連通柱產生的∆I 雜訊甚至會造成高低位準的誤判，使整個模組 產生錯誤的動作。受到上述各種效應的綜合影響，隨著積體電路的微小化，此 一∆I 雜訊將呈指數方式成長[2],[3]，其影響會愈來愈嚴重，勢必成為高速大型

圖1.2 典型的印刷電路板

早期，工程師常以導線的寄生電容電感效應來描述此一問題，利用 PEEC

方法建立電氣模型[4]，取代接腳代入 SPICE 來模擬其造成的影響[5]。但隨製程 技術快速的發展，積體電路(Integrated Circuit, IC)及晶片以外的電路(off-chip circuitry) 頻率越來越高，在連線上的時間延遲（time retardation）與晶片的交換 時間(switching time)相比不可忽略，單純以電感及電容來描述連線的寄生效應已 不適用，必須藉助電磁波的觀念與電磁理論來處理。 近年來已有人使用有限差分時域(FDTD)法，把整個連線系統包含進來進行 三維數值分析，模擬由於電路切換的急遽電流變化，在電源與接地環境中所造 成的彈地雜訊[6], [7]。此法固然十分嚴謹，電磁感應及輻射的效果均已有考慮， 但也由於如此，計算相當耗時，對於連線相當複雜的實際系統，本法便不太實 用了。事實上，在PC 板中其層高遠小於波長，因此宜善用此一特性，作一些合 理的近似，建立簡化的快速二維分析模式[8]。此法可以推廣去處理較實際的結

構[9]，甚至有公司（www.sigrity.com）據此開發了一套SPEED 2000 的軟體。IBM

公司有人實際設計測試結構量測彈地雜訊與該模擬軟體比對，發現其誤差在5%

以內[10]，文獻上也有一些此方法模擬所得與實驗結果之比對[11],[12]，均驗證 了此法的正確性。

基於類似的想法，以二維的時域有限差分法(2D FDTD)為基礎，我們也已 自行初步開發出一套便捷快速的程式，來模擬電源與接地連線系統中所造成的 彈地雜訊[13]。未來配合吾人過去所建立之穿孔連通柱等效電路[14],[15]，將可 模擬訊號線經過連通柱的反射雜訊與彈地雜訊，以及多層板中數根穿孔連通柱 的電磁場互相耦合干擾的效應，未來進一步把穿孔連通柱的高頻等效電路模型 包含進來，將更有其實用價值。 事實上，彈地雜訊不只可由連通柱(via)電流造成，也可能由訊號線通過槽 狀切割所激發。此種槽狀或分割電源/接地層的結構，如圖 1.3 所示，由於可以 提供諸多好處[16]，已常為許多構裝設計所採用。例如把電源層切成幾個區域， 可以只用一層提供多個不同電壓的電源；把電源或接地層切開可提供更多的接 線空間；以及在混合訊號設計中，把不同功能的區域切開形成”孤島(islands)”以 隔離雜訊等[17],[18]。由於此種結構破壞了接地面與電源面的完整性，對彈地雜 訊 會 造 成 何 種 影 響 ， 遂 成 為 很 重 要 的 課 題 ， 並 也 引 起 一 些 學 者 的 注 意 [6],[16],[19]，惟目前文獻所探討的都是開槽對訊號線所造成的影響，對於由於 開 槽 所 造 成 的 彈 地 雜 訊 則 較 少 著 墨 ； 同 時 所 使 用 的 方 法 也 都 要 靠 三 維 的 FDTD，當處理實際結構時難免會受到很大的限制。如何建立簡易模擬分析模 型、與實驗結果比較驗證、推廣到多層板、以及利用開槽隔離來降低彈地雜訊 [7]等，均有待更進一步的研究發展。 圖1.3 具有切割或開槽接地/電源層的結構

對於開槽而言，不論是切割接地或電源層，或是在平行板的邊緣處，就物 理機制而言，一方面會造成開槽的輻射，一方面也會造成開槽與開槽間的訊號 耦合。在主機板的幅射問題上，目前有人測量平板層周圍的幅射場，發現一些 與傳統經驗法則相違背的結論[20]。原本，工程師以 20H 的法則來降低幅射量， 亦即把地層(ground plane)向外延伸二十倍板層間距，但全波模擬結果卻顯示出 其會增加幅射量，可見傳統對於開槽輻射的了解有些是似是而非的，值得有心 人士再深入研究。早期二維 FDTD 的程式無法處理獨立電源層(island)間的干 擾，如何把幅射場的效應加入於此套程式中，目前在文獻中似尚無較好的方法， 也將是本研究努力的目標之一。 由於彈地雜訊的影響愈來愈重要，如何降低其影響已成為構裝設計的一大 課題。一般是加入去耦合電容，它可以是集總(lumped)型式[1]，也可以是積層 (integrated)型式[9]。其中積層型式可以達到非常好的效果，但會增加成本，故並 非吾人在本年計畫中的主題。反倒是集總型式，文獻發現會降低接地電源面間 的共振頻率[21],[22]，但在某些情形反而增加雜訊，則值得吾人注意，探討如何 避免這些情形。另外也值得利用最佳化理論，設計去耦合電容的數量以及擺放 位置，以得到最好的效果[1]。同時在過去的研究中[13]，對於穿孔連通柱所造成 的彈地雜訊，我們也發現了一些有趣的現象，例如在二維電路板中，不僅會出 現共振頻率，更出現了一些零點(null)。亦即，在某些位置上，某些頻率的訊號 會恰好扺消，亦值得進一步探討此現象，或可善加利用以助於抑制彈地雜訊。 為了降低彈地雜訊對高速數位電路的影響，除了常用加入去耦合電容的方 法外，另一種相當有效的方法則是採用差模傳輸線(differential pair)傳播模式， 近年對其傳輸特性且已有一些初步探討[23]-[26]。吾人過去已建立 CAP 多導體 傳輸線程式[27]，可以用來擷取耦合傳輸線電氣參數，再以此參數建構等效之 Pspice 模型以協助進行傳輸特性分析[27]，但對於差模對傳輸線，其含有奇模態

及偶模態，不同差模對傳輸線間由於互感與互容，會造成彼此的耦合與共模態 激發，須加上適當的修正才可處理。 至於訊號連接器所造成的反射，則有賴於其高頻特性的分析、模型建立、 與參數擷取。在連通柱(Via)的參數擷取與電性模擬上，最早有人利用準靜態的 方法計算其電容電感[28]-[30]，甚而得出經驗式[31]，吾人也做得相當早，包括 完整多層板構裝結構的連通柱準靜態等效電路擷取[32]，並首度建立連通柱的 高頻電磁場傳播及輻射模式[33],[34]，另外也有人用動差法進行單根與耦合穿孔 連通柱的全波分析[35],[36]，甚至多根連通柱孔洞耦合的情形也有人探討[37]。 這些在探討訊號線的高頻傳播特性，尤其是反射雜訊上是十分重要的參考資 料，但所考慮的結構仍多以簡易的圓柱形為主。

1-2 研究方法與進行步驟

本計畫將以差模對訊號線(differential pair)為主，探討其用於高達 5 Gbps 高 速數位電路設計上的各種訊號整合度(Signal Integrity)問題，涵括反射雜訊

(reflection noise)、串音雜訊(crosstalk)、與彈地雜訊(ground bounce)。考慮反射雜

訊時其結構示意圖如圖1.4 所示，在考慮彈地雜訊時，其典型結構如圖 1.5 所示，

研究方法與進行步驟如下。

彈地雜訊模擬：參考如圖 1.5 之結構，在數值模擬上，本計畫首先將從[8] 的做法出發，對via 的輸入阻抗值，已可由電磁理論得到其正確解。惟在數值模 擬時，利用時域有限差分法將原結構作網格分割會引進不同的數值阻抗值，必須 進行適當的修正。 圖1.5 典型的接地雜訊問題結構 等效電路如圖1.6 所示，其中除了主動元件，構裝連接線所造成者包含：Zvia 代表不連續連通柱(via)所造成的額外電感電容，Tx-line 代表等效傳輸線，以及二 維LC 網路(由於繪圖所限，圖中以一維 LC 網路表示)則代表 Power 與 Ground 平 面間的等效電路，這也是彈地雜訊主要的來源。除了 Zvia_1與 Power/Ground 間 LC 網路部份已如前面所述[8]外，其他尚需力謀解決者略如下列： 圖1.6 接地雜訊問題的等效電路模擬

z Zvia_2 需進行三維不連續結構電磁模擬，以得出等效電路參數值，預計可以 參考吾人推導的準靜態公式[32]，惟仍需進一步使用全波模擬軟體加以驗 證，另外為考慮其全波輻射特性及快速分析多根導體的需求，甚且需要另行 開發需要的程式，預期將可以吾人所提出的束線動差法為基礎推廣而處理 之。 z Tx_line 需進行二維電磁模擬，以得出等效電路參數值，並進行傳輸線分析。 傳輸線參數的擷取預期可以利用吾人所推得的 CAP 程式處理[27]，但差模 傳輸線在結構不對稱時會激發出共模，要考慮此一效應必須將此一分析模式 與耦合傳輸線分析模式結合起來，預計將可參考吾人處理多根傳輸線時域模 擬的方法[27]。 z 窄開槽(如圖 1.5 所示在電源層的開槽)結構，需適當融入二維 LC 網路中， 預計將以等效電路形式推導開槽結構的準靜態電容與電感，配合傳輸線模型 處理訊號線，及二維 FDTD 方法模擬接地與電源層間的彈地雜訊，因此開 槽的效應便可以有效考慮進來。此一模型將推廣到處理多條傳輸線通過同一 開槽，以及其他較複雜形狀開槽，或甚至形成開槽迴圈的情形。 z 經由如圖 1.6 所示的等效電路，此一彈地雜訊問題將可直接在時域進行，要 討論差模對傳輸線的效應，可以把其一接正電壓，另一則接負電壓，模擬其 產生雜訊的時域特性。為考慮各種不同輸入波形的影響，並降低數值計算的 誤差，吾人將以高斯脈波為輸入波形，由模擬結果計算得到“正規化＂的脈 衝響應(impulse response)[42]，進一步利用旋積分(convolution)可得到任意輸

入波形之時域響應；利用Fourier 轉換可求轉移函數(transfer function)而得到

頻域之響應。

為了理論驗證此模型的正確性，在矩形平板的情形下，吾人預計將推導出矩 形平板間連通柱的阻抗格林函數(Green function)，此表示式包含多根連通柱間互

機制，而不僅只是靠數值模擬結果。同時我們也可用此方法來導出去耦合電容的 最佳化設計，此一最佳化條件，包含去耦合電容的擺設位置，以及可將板子的共 振頻率提昇的範圍。一般而言二維 FDTD 只能用來驗證所設計的電路是否通過 規格，但想用其事先來設計及最佳化是極為困難的，此方法或可為解答此諸多 SI 經驗法則的第一步。 串音雜訊模擬：差模對傳輸線亦可視為一雙根耦合傳輸線，含兩根訊號導 線，它們共用一個接地系統，而且其上傳播的訊號是正負反向(或稱奇模態)。其 特性可以由導線間的電容與電感求出，因此可以引用吾人所撰寫計算多導體傳輸 線之 CAP 程式[27]，先計算出多導體間彼此的電容與電感矩陣，並且利用其模 態的定義，擷取差模對傳輸線特性參數，含傳播常數及特性阻抗等，以利模擬其 效應。 差模對傳輸線與鄰近的差模對會有耦合的現象，產生串音雜訊。嚴格說來， 當兩個差模對傳輸線耦合時，其奇偶模態對稱性已被破壞，此時除了差模耦合 外，也會激發出共模態(common mode)，吾人將討論如何應用 CAP 軟體所求出之 多導體間的電容及電感矩陣，得出雙差模傳輸對間，以及差模與共模間的耦合係 數等。 建立起參數擷取技術後，吾人將可進行模擬分析。預期吾人將以帶狀線 (stripline)結構為主，改變各種參數，包括差模對線寬、間距、層高、介電常數、 相鄰差模對間距等，探討差模對的傳輸特性(含特性阻抗與耦合串音雜訊)與這些 幾何參數的關係，製成設計圖以便利參考。 反射雜訊模擬：差模對傳輸線在傳送時必須保特阻抗的匹配、電磁場的匹 配、以及雙線間的對稱。阻抗或場不匹配會產生反射，不對稱則會激發出共模。 計畫中將依據在基板中訊號走線時最常碰見的不連續結構，作不同的分析。

z

差模對傳輸線轉折問題，圖1.7 所示為兩種可能的轉折設計，由於轉折不連 續處會累積電荷造成反射，同時也勢必破壞結構的對稱性而激發共模態， 需要仔細設計。預計吾人將採用 Sonnet 軟體進行模擬分析，探討何種構圖 (Layout)設計，可以得到最好的轉接，同時也可以降低共模態的激發。 圖1.7 差模對轉折設計例 z 連接器電路模型。由於沒有很完整的接地面當迴路，一般連接器均為較高 阻抗的傳輸線，在高頻時會造成明顯的反射雜訊。此處我們將使用較簡化 的分析，使用CAP 來擷取其連接器的多導體間的等效電容與電感矩陣，並 模擬輸入差模訊號時由於連接器接腳彼此間耦合，所造成反射以及共模激 發等之效應，進一步也將採用嚴謹的全波分析如HFSS 以作為驗證，同時也 將研究電容補償技術的應用[24]等。 z 連通柱(via)電路模型。差模對訊號需要以連通柱跨層作連接，而為防止訊 號的反射，常會在周圍加上接地連通柱，因此會形成多連通柱結構，如圖 八所示。此一三維結構在高頻時會有散射、輻射等複雜的電磁效應，而且 此一效應受到多種結構參數的影響，如via 半徑、pad 尺寸、開洞大小、層 高、層數、via 間距、短路點數目及位置等，必須加以考慮。對於兩個連通 柱的情形，由於僅含少數連通柱，預計吾人可以利用 HFSS 來作精細的模 擬。但是當結構含有眾多連通柱需要考慮彼此間的效應時，HFSS 的計算將 太耗時，必須發展有效的方法。預計將採用吾人過去以積分方程為基礎所

開發的束線動差法[33],[34]，可以有效處理連通柱轉折到傳輸線的效果，把 這些效果結合到 FDTD 二維彈地雜訊分析模型，預期可以研究平行板間的 多孔洞連通柱的耦合效應。 圖1.8 典型多連通柱結構 整合SI 模擬：在建立完連線的等效模型後，包括各集總元件如耦合電容(含 電容 C、與其等效串聯電感 ESL、電阻 ESR)、耦合傳輸線、連通柱的高頻等效 電路、窄開槽、邊緣耦合等，均結合到二維 FDTD 模型內一起模擬，觀察其對 整體系統的影響，進而尋求其最佳化設計。 實驗量測：我們將針對各種重要參數做調整與模組化來設計實驗量測 PCBs，實驗的量測數據並將與模擬結果比較，以驗證分析方法的可行性與正確 性，進而提出改善的對策。 對於彈地雜訊(ground bounce)的量測，將實際設計量測電路基板，利用時域 反射法(TDR)與時域穿透法(TDT)量測多層板間之訊號完整性(Signal Integrity, SI)，包括∆I 所造成的訊號彈地雜訊、反射訊號波形的扭曲(waveform distortion) 等。由實驗所得之數據，加上特殊的電路擷取方式[38]-[40]，也可以得到等效電 路模型，並與建立的電路模型比較。

z 穿孔連通柱的彈地雜訊及其對傳輸線訊號完整度的影響，以進一步驗證第 一年所建立程式的正確性。實驗上因考慮到單根穿孔連通柱的彈地雜訊太 小，無法準確測量結果，預期將藉由多根穿孔連通柱加強彈地雜訊的效應， 如圖九所示。其中有許多綠色的圓圈為去耦合電容加入的位置，可比較加 入去耦合電容後的影響。 z 使用差模對傳輸線亦可改善彈地雜訊，我們並以雙傳輸線來初步模擬電流 同向(共模輸入)及反向(差模輸入)所造成的影響，如圖 1.10 所示，實驗的量 測數據並將與模擬結果比較，以驗證分析方法的可行性與正確性。 圖 1.9 穿孔連通柱的實驗基板示意圖 圖 1.10 以共模及差模輸入來探討 穿孔效應對電流同向及反 向輸入的影響。 z 訊號線流經電源層有槽線切割的不連續效應，我們設計了如圖 1.11 的架 構，同樣的也包括了共模及差模輸入的架構，其中，去耦合電容的擺設方 Power Plane Ground Plane Signal line VCC GND (a) 側視圖 (b) 俯視圖 Power Plane Ground Plane Signal line Power Plane Ground Plane Signal line VCC GND (a) 側視圖 (b) 俯視圖 (b) (a) (b) (a)

法如圖 1.12。當高頻電流由訊號線流經槽線時，因電源層切割，故無直接 回流。回流電流往往須多繞一大圈，或經由位移電流(displacement current) 形成迴路。我們在槽線一端直接提供一迴路至地，可使去向與回向電流直 接形成一迴圈。 圖1.11 量測訊號遇上電源層切割的測試 圖 1.12 去耦合電容加入電源層有 的裝置示意圖。 槽狀切割基板示意圖。

z

電源隔離下的模組間開槽雜訊耦合及抑制。在混合訊號系統，模組與模組 間為避免干擾，常在電源層用如護城河狀的切割來孤立模組間的干擾，但 雜訊仍可藉由輻射路徑干擾到另一模組。為了探討此一現象，我們設計了 如圖 1.13 所描述的架構。如圖(a)所示，兩電源層間彼此獨立，但共用一電 源層。若在某一電源區激發一訊號，我們可在另一電源區中量得藉由輻射 路徑所到達之訊號。圖(b)為相同的架構，但標示了板層邊緣處所預留的屏 蔽連通柱，此連通柱之功用為遮蔽輻射電磁場，以減少不同模組間的干擾。 對於連接器與傳輸線轉折的等效電路，如圖1.4 與圖 1.7 所示，較好的方法 (a) (b) (a) (b) signal layer VCC VCC GND signal layer VCC VCC GND

是設計測試板，在頻域上使用網路分析儀量測，並配合 TRL 校準以去除接頭的 效應，由於微波領域多年的發展，此種頻域量測技術，已為多數人所熟習。 此外在研究進行過程中，吾人也將積極主動去了解台灣業界所面臨的相關問 題，與公司研發工程師交換心得並實際到公司深入了解問題。我們期望在此一領 域中與業界更密切的配合，有必要時也會適當地對計畫內容作修改增刪，以配合 學術界及產業界的發展趨勢。 Power plane GND (a) No shielding vias VCC

GND

(b) W ith shielding vias Power plane

GND Power plane

GND (a) No shielding vias VCC

GND

(b) W ith shielding vias

圖1.13 測量由於幅射場干擾的裝置示意圖。(a)未加入任何屏蔽連通柱 (b)在電源層邊緣與地層之間有預留了一些穿孔來當作屏蔽。

1-3 章節簡介

在本報告中，吾人於第一章探討偶合傳輸線的基本特性而第二章則是分析差 模串音現象，並以此結果進而加以應用而分析差模傳輸延遲線的效應。 第四、五與六章則是差模不連續結構的模型化，其差模不連續結構分別是(1). 差模轉角：包含90 度、45 度與任意角度以及補償補丁結構的分析。(2).差模 Wire

Bound 與 Package pin：包含垂直與平行差模 Wire Bound 結構。(3).差模連通柱 結構。 而第七與第八章則是電源完整性分析中接地雜訊產生結構的模型化與分 析，包含差模傳輸線穿層與跨槽線結構；其中差模傳輸線穿層則是結合時域有限 元素法與時域有限差分法來模型化，使得該接地雜訊的模擬分析更加精確與有效 率。而差模傳輸線跨槽線抑制接地雜訊效應的模型化與原理也都被詳細探討，進 而視覺化其電流回流的路徑。 抑制接地雜訊最常用的方式則是於電源層與接地層之間擺置去偶合電容，然 而業界對於該值與最佳位置往往無法掌握，因此吾人於第九章將利用基因演算法 求得去偶合電容最佳位置、值與數量。最後於第十章最做個總結。

第二章

差模耦合傳輸線特性

2-1 基本傳輸線理論

由於數位電路上的時脈訊號(Clock signal)越來越快，相對的訊號上昇

時間(Rise time ,Tr)越短，以至於訊號的上昇時間小於訊號在連接導線傳播

的來回時間(Round trip time)，此時的時脈訊號相對應到的頻率上將遠高過 於之前的時脈速度，因此構裝導線必須考慮其分散電路(Distributed circuit) 效果，而視為傳輸線處理。在此傳輸線模式之下，其電磁場分佈可以假設 在截面上保持同一型式，但其大小則沿著導線方向隨時間變化。若分別以 電壓波 V(z,t)及電流波 I(z,t)對應電場與磁場的大小，如圖 2.1 所示，則電 壓及電流波會滿足電報方程式(Telegrapher equation)。 ⎪ ⎩ ⎪ ⎨ ⎧ ∂ ∂ − = ∂ ∂ ∂ ∂ − = ∂ ∂ t t z V C z t z I t t z I L z t z V ) , ( ) , ( ) , ( ) , ( (2-1) 其中 L 與 C 分別代表傳輸線的信號線與接地面間單位長度的電感與電容， 可以利用靜電場的理論計算出來。 傳輸線是一個分佈電路(distributed circuit)，它也可以用等效 LC 梯形

電路(ladder circuit)來表示，如圖 2.1 所示。因此當要於 Spice 中，對傳輸線

進行時域模擬，這時所需要輸入的傳輸線參數是特徵阻抗 Zo 以及時域延遲τ，它

們可以由傳輸線電感 L 及電容 C 直接得出，即

Z

0

=

L

C

,

τ

= LC ⋅l其中l

i(z, t) + _ v(z, t) ∆z z i(z, t) + v(z, t) _ L∆z C∆z + _ v(z + ∆z, t) i(z + ∆z, t) ∆z 圖2.1 傳輸線等效 LC 梯形電路

2-2 微帶傳輸線

微帶線(microstrip line)是一般印刷電路板中常用的傳輸線，其結構如 圖 2.2(a)所示，重要尺寸參數含導線寬度為w，介質層厚度為d，及介電常 數為ε 。但在許多的實際應用裡，介質層的厚度通常遠小於所關心的最小_r 波長(d <<λ)，所以微帶線上的場可近似看成 quasi-TEM。因此，從準靜態 (quasi-static)方法得到的波速、傳播常數及特徵阻抗可以與全波方法得到的 解有非常好的近似。而其波速就可以下式表示 e p

c

v

ε

=

(2-2) 其中，c是真空中的光速，εe是微帶線的等效介電常數。可視為將金屬導 線置於均勻介質ε 中把原本的空氣及介質置換掉，如圖 2.3 所示。 _r w d x y z

ε

r (a)

(b) 圖2.2 典型的微帶線 (a)結構示意圖 (b)微帶線的電磁場分布

w

d

ε

e

圖2.3 quasi-TEM 微帶線的等效結構 藉由曲線逼近精確的準靜態解的設計公式[41][42]，可以由給定的微帶線參 數快速地得到其ε_e及特徵阻抗Z 。 ₀

w

d

r r e

12

1

1

2

1

2

1

+

−

+

+

=

ε

ε

ε

_(2-3) ⎪ ⎪ ⎩ ⎪⎪ ⎨ ⎧ ≥ + + + ≤ + = 1 / for )] 444 . 1 / ( 667 . 0 393 . 1 / [ 120 1 / for ) 4 8 ( 60 0 d w d w n d w d w d w w d n Z e e l l ε π ε (2-4) 結合式(2-2)、(2-3)和(2-4)，可得傳輸線等效梯形電路的 L、C 值： 0 / Z v C = _p (2-5)

C

Z

L

=

₀2

⋅

(2-6) 代入式(2-1)，即可模擬出傳輸線的信號傳播。 在式(2-3)和(2-4)並無考慮信號線的金屬厚度，且由於此式為準靜態解的緣 故，精準度仍比不上全波分析軟體計算之值。因此，在此使用先前的研究[43]所 發展出可計算多導體耦合傳輸線結構下，電感及電容矩陣的程式: CAP 程式，得 到如圖2.4 的單根為帶線阻抗設計圖。因此，於設計線路時，為了達到線路端阻 抗匹配，可根據圖2.4 的設計曲線得到所要設計的單根傳輸線結構。 2 . 4 = r ε 1.2 1.6 2 2.4 2.8 w/d 40 45 50 55 60 65 Z 0 I m pe da n c e ( > ) t = 0 mil t = 0.4mil t = 0.7mil t = 1 mil Pozar t/d=0 圖2.4 有考慮信號線金屬厚度的微帶線阻抗圖

2-3 耦合微帶線

當兩條未受屏障的傳輸線靠近時，兩條線會因為電磁場彼此作用，而 有能量的耦合；此種結構稱為耦合傳輸線，如圖 2.5 所示。在 PCB 中之耦 合傳輸線有多種形式，在此主要考慮如圖 2.5(c)之耦合微帶線結構，此結 構 有 一 參 考 的 接 地 面 位 於 傳 輸 線 下 方 為 ， 耦合微帶線（coupled microstrip lines）的結構如圖 2.6(a)所示，其中 w 為導線的寬度、s 為兩導線間的間距、 d 則為基板板厚，而εr為基板材料的介電係數。耦合傳輸線的等效梯形電 路如圖 2.6(b)所示，其上之電壓電流滿足電報方程式：

t v C C t v C z i t v C t v C C z i t i L t i L z v t i L t i L z v m s m m m s s m m s ∂ ∂ + + ∂ ∂ − = ∂ ∂ − ∂ ∂ − ∂ ∂ + = ∂ ∂ − ∂ ∂ + ∂ ∂ = ∂ ∂ − ∂ ∂ + ∂ ∂ = ∂ ∂ − 2 1 2 2 1 1 2 1 2 2 1 1 ) ( ) ( (2-7) 其中： t v C t v C z i t v C t v C z i t i L t i L z v t i L t i L z v ∂ ∂ + ∂ ∂ = ∂ ∂ − ∂ ∂ + ∂ ∂ = ∂ ∂ − ∂ ∂ + ∂ ∂ = ∂ ∂ − ∂ ∂ + ∂ ∂ = ∂ ∂ − 2 22 1 21 2 2 12 1 11 1 2 22 1 12 2 2 12 1 11 1 (2-8) 圖2.5 各種耦合傳輸線 (a)平行式耦合帶線 (b)疊層式耦合帶線(c)耦合微帶線 比較(2-7)式與(2-8)式，可知：

m m S m s

C

C

C

C

C

C

C

L

L

L

L

L

L

−

=

=

+

=

=

=

=

=

=

21 12 22 11 21 12 22 11 (2-9) 1 i i₂ 1 v v₂ (a) ) ( 2 z v ) ( 1z v ) ( 2 z z v +∆ ) ( 1z z v +∆ ) ( 1z i ) ( 2z i ) ( 1z z i +∆ ) ( 2 z z i +∆ s L s L m L m L s C s C m C z ∆ (b) 圖2.6 典型耦合微帶線 (a)結構示意圖 (b)傳輸線等效梯形電路

耦合微帶線在兩種不同的輸入模式激勵之下，可分為：偶模與奇模。偶模 輸入時，兩導體(不含接地)上的電流大小與方向均相同；而奇模輸入時，兩導體 (不含接地)上的電流大小相同、方向相反。在這兩種操作模式下，耦合傳輸線橫 截面上的電力與磁力線分布，如圖2.7 所示。而其奇偶模下的等效電容網路，如 圖2.8 所示。而有關耦合微帶線的傳播常數與速度，可參考[42]。 當偶模輸入時，電力線會偶對稱於中心線，兩導體(不含接地)間也沒有電流 流過，其等效電路如圖2.7(a)所示，C 等效於開路。所以若是兩導體的大小與位m 置 完 全 相 同 ， 在 偶 模 操 作 時 ， 任 意 一 條 傳 輸 線 到 地 的 電 容 為 | | ₁₂ 11 C C C Ce = S = − 。所以偶模的特性阻抗為

|

|

₁₂ 11 12 11 0

C

C

L

L

C

L

L

C

L

Z

e m S e e e

₋

+

=

+

=

=

(2-10) 對奇模而言，電力線的分佈會反對稱於中心線，兩導體(不含接地)的對稱處 會是電壓的零點，我們可以想像有一個接地面通過C12的中心，其等效電路如圖 2.7(b)所示，所以任意一條傳輸線到地的電容為 C₀ =C_S +2C_m=C₁₁+|C₁₂ |，因此 奇模的特性阻抗為

|

|

2

_{11 12} 12 11 0

C

C

L

L

C

C

L

L

C

L

Z

m s m s o o o

₊

−

=

+

−

=

=

(2-11) 差 模 阻 抗( differential impedance ) 的 定 義 則 為 奇 模 阻 抗 的 兩 倍 ; 即 o al differenti

Z

Z

=

2

₀ 。

圖2.7 耦合微帶線之奇偶模電磁場分布圖

由於兩信號線距離十分接近，因此我們可以依據彼此耦合能量的強弱分為： 弱耦合( weakly coupling)、強耦合(strongly coupling)，其定義如下：

弱耦合( weakly coupling)： m

0.2

s

L

L

<<

，

0.2

m s

C

C

<<

0e 0o s s

L

Z

Z

C

≅

≅

_(2-12) 強耦合( strongly coupling)： >0.2 s m L L ， >0.2 s m C C m s m s m

C

C

C

L

L

k

+

=

≡

_{； coupling factor (2-13)}

k

k

C

C

L

Z

m s s o

₊

−

⋅

+

=

1

1

0 (2-14) o

Z

k

k

Z

_{0 0}

1

1

⋅

−

+

=

(2-15) o e o e

Z

Z

Z

Z

k

0 0 0 0

+

−

=

_(2-16) 注 意 上 述(2-13)式只對均勻介電質耦合傳輸線才成立，對於耦合微帶 線結構，其上方是空氣，下方是介質，並不屬於均勻介質傳輸線，因此(2-13) 式並不成立，此時一般定義Z₀ = Z_0e⋅Z_0o，而耦合係數k即可由(2-15)式之關 係定義，並由(2-16)式求得。

2-4 差模微帶線之設計

由於目前所使用的差分線路，如之前提到的光纖通道(Fiber Channel) 所使用 的 差 模 傳 輸 線 的 規 格 使 用Z_differential =100Ω， 因 此 我 們 將 設 計 其 奇 模 阻 抗 為 Ω = 50 odd Z 。考慮一般使用的FR4 印刷電路板，耦合微帶線截面圖的相關尺寸如 圖 2.9，這時這些結構尺寸參數要適當設計，才能達到符合規格所需的差模傳輸 線。設計的步驟如下所述： 1. 首先先針對弱耦合情況設計，即為 single line(

s

=

∞

)時其阻抗設計為 Ω = 50 0 Z ：由圖2.4 有考慮信號線金屬厚度的微帶線阻抗圖，可以得到w/d ≈2， 此處d=1.5mm，t =0.05mm(1.9685mil)，因此w≈2.73mm。 2. 比較強耦合的阻抗公式，由式(2.16)可知耦合微帶線在強耦合情形下的阻

抗略小於single line 時之阻抗，因此可知欲維持Z_odd = 50Ω之下，則當耦合越強

時其線寬必須逐漸減少。為了方便設計，我們藉由 CAP 程式執行計算耦合微帶 線的阻抗值，並繪出如圖 2.10 之有考慮信號線厚度之耦合微帶線特徵阻抗圖。 因為此處使用 FR4 板，因此其板材的厚度為

d

=

1

.

5

mm

， 而 金 屬厚 度 為 ) 9685 . 1 ( 05 . 0 mm mil t = 。 3. 由Z_odd = 50Ω在圖2.10 劃一等值線，並依耦合強弱取

s

/

d

=

1

, 0.67, 0.34 三點與Z_odd = 50Ω等值線交點，並由線性內差得到在 t=0.05mm(1.9685mil)時 d w / ，分別為1.4, 1.267 及 0.933. 4. 並依

d

=

1

.

5

mm

而分別求出w≈2.1mm,

1

.

9

mm

與

1

.

4

mm

。 依據上述的設計步驟，並依圖 2.10 所示之差模傳輸線設計曲線，依照線路 設計的規格要求（此處為 100Ω 之差模阻抗），可快速且正確地得到於不同的結 構參數下，所需設計的傳輸線尺寸。

4.3 r ε = 圖2.9 差模微帶線截面圖 2 . 4 = r ε 0 1 2 3 s/d 20 40 60 80 100 Z I m pe da nc e ( > ) Zeven Zodd Ω 圖2.10 有考慮信號信厚度之耦合微帶線阻抗圖

第三章 差模串音與延遲線效應分析

3-1 簡介

在高速數位電路中，由於並行的傳輸線相當多條，時脈信號的頻率也越來越 高，因此對於信號到達目的地的一致性就顯得非常之重要，但是實際運用之印刷 電路板(PCB)面積有限，且佈線以及元件配置均十分緊密，倘若為了解決上述問 題，蛇狀延遲線(serpentine delay line)就成了一個相當實用的佈線方式，如圖 3.1 所示，此時雖然信號的時間延遲已經顧慮到了，然而蛇狀延遲線當中多重轉折部 份彼此之間的耦合效應卻又成了另一個影響信號完整度的關鍵。除此之外，由於 PCI-Express 信號規格的出現，差模傳輸線對(differential pair)變成今日設計印刷 電路板最普遍利用的佈線方式，因此差模延遲線的物理機制便成了非常迫切的研 究任務之ㄧ。

由[44]可知單根(single)蛇狀延遲線由於相鄰傳輸線段的耦合效應其 TDT 會

有階梯狀的波形出現，[45]的單根平面螺旋延遲線(single flat spiral delay line)改善

了這個問題但是其TDR 的波形卻比前者更為糟糕。3-2 與 3-3 節將先逐個分析單 根蛇狀與平面螺旋延遲線TDR 與 TDT 波形的成因，並進而在 3-4 節將其推廣至 差模延遲線，與此同時，吾人也將推導差模串音的公式以方便業界未來使用。3-5 節呈現了上述四種基本佈線結構模擬之TDR 與 TDT 波形並定量的比較其各個串 音振幅大小，除此之外，一個改良的平面螺旋延遲線結構也將於此節提出供業界 作個參考，在此吾人所使用的時域模擬軟體為現今業界普遍運用之HSPICE。3-6 節則呈現了上述四種基本佈線結構模擬之 TDT 眼圖(eye diagram)並針對多重轉 折傳輸線段的個數、間距以及使用材質的損耗與否、信號的頻率分別進行模擬以

判斷何者才是決定TDT 眼圖的重要因素。最後，模擬與量測結果的比較將於 3-7 節討論。 (a) (b) 圖3.1 蛇狀延遲線應用示意圖：(a)單根繞線、(b)差模繞線

3-2 單根蛇狀與平面螺旋延遲線之接收端波形分析

在討論單根延遲線於接收端(TDT)的波形之前，依據之前吾人所發表的論文 [44][45]，先簡單敘述單純兩根耦合傳輸線所產生的耦合雜訊大小，並加以定性 的分析，之後再分析當多重轉折蛇狀與平面螺旋延遲線結構下的結果。 3-2-1 單根蛇狀延遲線 以單純的兩段耦合傳輸線而言：一段為主動線(active line)、一段為靜止線 (quite line)，如圖 3.2 所示，而於主動線上 A 點所傳輸的波形訊號如圖 3.3(a)所示，

線的時間延遲(Td)的情況下，於靜止線上 NE 點(近端)所產生的近端串音雜訊(near end crosstalk)或稱為向後傳輸串音雜訊(backward propagating crosstalk)的訊號波

形，如圖 3.3(b)所示，其 Td 表示單段傳輸線所產生的訊號延遲時間，而串音雜 訊的大小A 如公式(3-1)所示:[46] 4 Vp Lm Cm A Ls Cs ⎛ ⎞ = _⎜ + _⎟ ⎝ ⎠ (3-1) Lm及Ls分別表示兩條線間的互感與自感；Cm及Cs分別表示兩條線間的互 容與自容；而Vp 則表為輸入電壓的最大值。 圖3.2 耦合傳輸線，經由互容、互感機制所產生近端串音雜訊示意圖 圖 3.3 (a)於圖 3.2 主動線上 A 點所傳輸的訊號波形

(b)於圖 3.2 靜止線上於近端(點 NE)所產生的串音雜訊的訊號波形 有了以上單純兩段線之近端雜訊觀念，再加上式(3-1)得到的近端雜訊最大振 幅，接著將開始討論單根蛇狀延遲線於接收端的波形成因。首先，圖3.4 為一七 段轉折所構成的蛇狀延遲線架構，先假設其訊號源 Vs 的上升時間(Tr)小於兩倍 單段傳輸線的時間延遲(Td)；當 t=0 開始，訊號由訊號源 Vs 傳輸出並產生於第 一段線的 A 點，此時輸入訊號由於互容互感的耦合機制，將會產生向後傳輸的 串音雜訊於第二段傳輸線上的C 點，其大小、波形如同圖 3.3(b)所示，最大值如 公式(3-1)所示；當輸入訊號經過第一段傳輸線的距離，即經過 Td 時間後到達線 的另一端，同時之前於C 點所產生之向後傳輸串音雜訊，於 t=Td 也經由第三段 線的傳播到達第三段線的另一端 D 點(注意！於此理論中皆先忽略耦合線與耦 合線之間所連接之傳輸線所造成的時間延遲或假設其距離相當地小)。 接著輸入訊號將沿著第二段傳輸線，由 B 點向另一端傳播，由於輸入訊號 於第二段線上傳輸，此時同樣由於耦合機制將於第三段傳輸線產生另外一組向後 傳輸串音雜訊，其大小、波形也如同圖3.3(b)所示，然而此時於 D 點上所看到的 訊號還包含上一時段內(於 t=0~Td 間)於第二段傳輸線所產生之向後傳輸串音雜 訊，經過了第三段傳輸線，於t=Td 時已傳輸到 D 點。因此，此時於 D 點的所看 到的串音雜訊，由於疊加的結果會有兩倍於公式(3-1)的大小；以此類推，當傳輸 訊號經過五倍的Td 時間到達 E 點開始於第六段傳輸線傳播時，耦合雜訊的振幅 將會疊加至六倍於公式(3-1)的大小並且出現於第七段傳輸線的 F 點。以上的討論 只針對相鄰傳輸線段間的耦合效應做重點說明，當然非相鄰耦合線段之間也會有 強度較低的耦合效應，其所產生的向後傳輸串音雜訊會較早抵達接收端，因此會 形成於接收端出現的梯狀波形，如圖3.5 所示。

圖3.4 七段單根蛇狀延遲線，接收端產生梯狀波形說明圖 圖3.5 七段單根蛇狀延遲線於接收端的梯狀波形示意圖 3-2-2 單根平面螺旋延遲線 圖 3.6 為一七段轉折所構成的平面螺旋延遲線架構，假設其訊號源 Vs 的上 升時間(Tr)小於兩倍單段傳輸線的時間延遲(Td)；同樣地從 t=0 開始，訊號由訊 號源Vs 傳輸出並產生於第一段線的 A 點，此時向後傳輸串音雜訊也將產生於第 二段傳輸線上的 C 點，此串音雜訊將於 t=1Td 時直接出現在第七段傳輸線的 F

點，而輸入訊號經過 1Td 的時間延遲後此時也抵達了第六段傳輸線的 E 點，當 訊號沿著第六段傳輸線向左行進時，一個向後傳輸串音雜訊也將產生於F 點與第 五段傳輸線的B 點，由於疊加的效果 t=1Td~3Td 時於 F 點將會出現一個波形如 圖3.3(b)所示，振幅為兩倍於公式(3-1)大小的串音雜訊，而出現在第五段傳輸線 B 點的串音雜訊也將於 t=3Td 時出現在 F 點；接著訊號經過 2Td 的時間延遲抵達 第三段傳輸線的D 點後，向後傳輸串音雜訊又出現於第二段傳輸線的 C 點與第 四段傳輸線的左邊，因此 t=3Td~5Td 時於 F 點也會出現一個波形如圖 3.3(b)所 示，振幅為兩倍於公式(3-1)大小的串音雜訊；以此類推，在主要訊號於 t=7Td 抵 達接收端之前，接收端將會出現如圖3.7 所示的波形。 在比較圖 3.5 與圖 3.7 可以發現，蛇狀延遲線會將向後傳輸串音雜訊累積起 來並且會較主要訊號更早抵達接收端，倘若傳輸線段間的耦合效應過大，此種現 象的出現將會容易導致邏輯閘的誤工作(false switching)，即串音雜訊大小超過邏 輯閘的臨界電壓(threshold voltage)；而平面螺旋延遲線可以將這些向後傳輸串音 雜訊分散至各個不同的時間間隔出現，因此較不容易有上述邏輯閘誤工作的問題 發生。

圖3.6 七段單根平面螺旋延遲線，接收端產生波形說明圖

圖3.7 七段單根平面螺旋延遲線於接收端波形示意圖

3-3 單根蛇狀與平面螺旋延遲線之傳輸端波形分析

同樣地，在討論單根延遲線於傳輸端(TDR)的雜訊之前，必須先簡單提到單

純的兩段耦合傳輸線，一為主動線、一為靜止線，如圖3.8 所示，於主動線上 A

點所傳輸的波形訊號如圖3.9(a)所示，輸入訊號上升時間為 Tr，電壓振幅大小為

Vp；其耦合傳輸線段間由於互容及互感耦合的機制，以及在不考量傳輸線間的

多重耦合效應下，於靜止線上FE 點(遠端)所產生的遠端串音雜訊(far end crosstalk)

或稱為向前傳輸串音雜訊(forward propagating crosstalk)的訊號波形，如圖 3.9(b)

所示，其Td 表示單段傳輸線所產生的訊號延遲時間，而串音雜訊的大小 B 如公 式(3-2)所示:[46] 2 Vp Td Lm Cm B Tr Ls Cs ⎛ ⎞ = − _⎜ − _⎟ ⎝ ⎠ (3-2) 圖3.8 耦合傳輸線，經由互容、互感機制所產生遠端串音雜訊示意圖

圖 3.9 (a)於圖 3.8 主動線上 A 點所傳輸的訊號波形 (b)於圖 3.8 靜止線上於遠端(點 FE)所產生的串音雜訊的訊號波形 有了以上單純兩段線之遠端雜訊觀念，再加上式(3-2)得到的遠端雜訊最大振 幅，接著將開始討論單根蛇狀延遲線於傳輸端的波形成因。圖 3.10 為一七段轉 折所構成的蛇狀延遲線架構，假設其訊號源 Vs 的上升時間(Tr)小於兩倍單段傳 輸線的時間延遲(Td)；當 t=0 開始，訊號由訊號源 Vs 傳輸出並產生於第一段傳 輸線的 A 點，此時輸入訊號由於互容互感的耦合機制，將會產生之前所提到的

向前傳輸串音雜訊(forward propagating crosstalk)於第二段傳輸線上的 C 點並向 B

點傳播，其大小、波形如圖3.9(b)所示，最大值如公式(3-2)所示；當輸入訊號經 過第一段傳輸線的距離，即經過Td 時間後到達 B 點，同時之前於 C 點所產生之 向前傳輸串音雜訊也經由第二段傳輸線的傳播到達 D 點。接著輸入訊號將沿著 第二段傳輸線，由D 點向另一端(C 點)傳播，由於輸入訊號於第二段傳輸線上傳 播，此時同樣由於耦合機制將於第一段傳輸線產生另外一組向前傳輸串音雜訊， 由第一段傳輸線的B 點向 A 點傳播，與前一個向前傳輸串音雜訊疊加的結果在 t=2Td 時於傳輸端(A 點)將有一個如圖 3.9(b)且其振幅為兩倍於公式(3-2)的波形 出現；以此類推，在主要訊號抵達接收端之前，蛇狀延遲線每隔 2Td 就將有一 個如圖3.9(b)且其振幅為兩倍於公式(3-2)的波形出現於傳輸端，如圖 3.11 所示。

圖3.10 七段單根蛇狀延遲線，傳輸端產生波形說明圖 V (input) T (time) 0 2Td 4Td 6Td 8Td 2B 圖3.11 七段單根蛇狀延遲線於傳輸端波形示意圖 3-3-2 單根平面螺旋延遲線 圖3.12 為一七段轉折所構成的平面螺旋延遲線架構，假設其訊號源 Vs 的上 升時間(Tr)小於兩倍單段傳輸線的時間延遲(Td) ；同樣地從 t=0 開始，訊號由訊 號源Vs 傳輸出並產生於第一段線的 A 點，此時向前傳輸串音雜訊也將產生於第 C 點，經過 Td 時間後輸入訊號到達 B 點，而之前於 C 點產生

的串音雜訊達到了最大值並且抵達了 D 點，然而此串音雜訊還必須經過額外的 5Td 才能抵達傳輸端 A 點。接著輸入訊號進入了第六段傳輸線的右端(E 點)，此 時兩個向前傳輸串音雜訊將分別產生於第五段傳輸線的 G 點以及第七段線的 F 點，當產生於 G 點的向前傳輸串音雜訊達到了最大值其仍還需要額外的 4Td 才 能抵達傳輸端 A 點，而產生於 F 點的向前傳輸串音雜訊在達到了最大值後則需 要更多的時間6Td 才能抵達傳輸端 A 點；以此類推，於 t=6Td 以及 t=8Td 時傳 輸端 A 點將產生一個如圖 3.9(b)但其振幅卻六倍於公式(3-2)的波形出現，如圖 3.13 所示。 在比較圖 3.11 與圖 3.13 可以發現，蛇狀延遲線可以將出現於傳輸端向前傳 輸串音雜訊分散使其平均分佈於各個時間點；然而平面螺旋延遲線則會將向前傳 輸串音雜訊累積起來並且於t=6Td 以及 t=8Td 時出現於傳輸端，此外由公式(3-2) 知向前傳輸串音雜訊與單段線的時間延遲Td 成正比及與輸入訊號的上升 Tr 成反 比，因此在設計延遲線時同樣必須特別注意其傳輸端的訊號是否會低於邏輯閘的 臨界電壓。 經由上述對於七段單根蛇狀與平面螺旋延遲線傳輸端以及接收端的波形分 析可知，平面螺旋延遲線雖然可以改善蛇狀延遲線於接收端會出現梯狀波形的缺 點，但是其傳輸端的波形卻比蛇狀延遲線的更為糟糕，在此僅提供給業界於設計 延遲線時參考。

圖3.12 七段單根平面螺旋延遲線，傳輸端產生波形說明圖

圖3.13 七段單根平面螺旋延遲線於傳輸端波形示意圖

3-4 差模延遲線分析

理論上來說，差模訊號其實就是在傳輸端將單根訊號ㄧ分為二利用兩條導線 在印刷電路板上傳輸，最後當差模訊號抵達接收端時再將兩個訊號合而為一去驅

動系統的下ㄧ級，因此若將傳輸差模訊號的兩條導線視為一對(pair)，3-2 以及 3-3 節對於兩種單根延遲線的波形分析則皆可適用於差模延遲線，但是之前適用於單 根延遲線的串音公式在此則不敷使用，然而為了對於差模延遲線做一系列完整的 分析，本節則進ㄧ步地推導差模串音的公式。 在弱耦合的假設下，如果對於差模傳輸線引進對與對耦合(pair-to-pair coupling)的概念則公式(3-1)以及公式(3-2)同樣可適用於差模串音振幅的計算，只 是此時公式裡的Lm與Cm指的是差模對間的互感互容，而Ls與Cs指的則是差模 對本身的自感自容，然而這些電感電容值要如何計算呢？假設現在有一個四根相 同導體的傳輸線系統，如圖3.14 所示，其等效電容矩陣可以寫成如(3-3)的形式，

[ ]

⋅ ; , =1 ,2 ,3 ,4. = C V i j Q_{i ij j} (3-3) 由於是差模訊號傳輸，導體 2 上的電量 Q 與電壓 V 可以寫成Q₂ = − 以及Q₁ 2 1 V = − ，導體 4 上的電量 Q 與電壓 V 可以寫成V Q₄ = − 以及Q₃ V₄ = − 。經由一V₃ 些簡單的數學運算，可以得到差模對的自容為C_s =(C₁₁+C₂₂−C₁₂ −C₂₁)/2以及互 容 為 C_m =(C₁₃−C₂₃−C₁₄ +C₂₄)/2 ， 同 理 差 模 對 的 自 感 為 2 / ) (L₁₁ L₂₂ L₁₂ L₂₁ L_s = + − − 以及互感為L_m =(L₁₃ −L₂₃−L₁₄+L₂₄)/2，經由將這些 電感電容值代入公式(3-1)以及公式(3-2)，差模串音的振幅即可容易地計算出來。 (a) (b)

圖3.14 四根相同導體傳輸線系統：(a)上視圖，(b)剖面圖 接下來，吾人將實際舉一個實例以驗證上述差模串音公式的正確性，假設 一個輸入及輸出差模阻抗皆被設計為 100 歐姆的七對差模蛇狀延遲線，其剖面 圖，如圖3.15 所示，輸入訊號的規格為振幅±0.5V，上升時間為 100ps。藉由上 述公式的計算，出現在蛇狀延遲線傳輸端第一個電壓下降以及接收端最高的梯 狀電壓值列表於表3.1，在與 HSPICE 模擬結果比較之後可以發現兩者的值皆非 常接近，因此驗證了上述公式的正確性。 • • •

Conductor: Copper; Loss tangent = 0.02 Line Width:

18mils Line Spacing:_30mils

Height = 10mils _{Substrate: ε}

r= 4.3

Pair # _{1 Pair} # _{2 Pair} # _{3 Pair} # ₇

30mils 30mils

Line Thickness:

2.5mils _{• • •}

Conductor: Copper; Loss tangent = 0.02 Line Width:

18mils Line Spacing:_30mils

Height = 10mils _{Substrate: ε}

r= 4.3

Pair # ₁

Pair # _{1 Pair Pair} # # _{22 Pair Pair} # # _{33 Pair Pair} # # ₇₇

30mils 30mils Line Thickness: 2.5mils 圖3.15 七對差模蛇狀延遲線結構剖面圖 分析方法 第一個電壓下降(TDR) 梯狀波最高電壓(TDT) 公式計算

_{21.97 mV}

_{22.86 mV}

HSPICE模擬

21.95 mV

22.41 mV

表3.1 出現在蛇狀延遲線傳輸端第一個電壓下降以及接收端最高的梯狀電壓值列表

3-5 單根與差模延遲線之時域波形比較

本節旨在利用軟體 HSPICE 針對前幾節所述四種延遲線結構進行模擬，並且

比較單根與差模延遲線兩者之信號完整度，一個改良的平面螺旋延遲線結構也 將於此節提出供業界參考；最後，本節將介紹兩張吾人自行繪製可以快速估計 單根與差模延遲線接收端串音雜訊大小的設計圖表。 3-5-1 單根延遲線之時域模擬波形 圖 3.16 與圖 3.17 為單根蛇狀與平面螺旋延遲線的結構上視圖與剖面圖，其 傳輸端與接收端接的皆是匹配電阻，輸入訊號的上升時間為100ps 且電壓振幅為 1V，模擬的波形如圖 3.18 所示，黑色實線指的是一條總長度與延遲線相等之完 整長直導線的模擬波形，基本上單根蛇狀與平面螺旋延遲線波形之形狀皆與先 前分析的相似，蛇狀延遲線於接收端出現的梯狀波超過了臨界電壓0.25V，雖然 利用平面螺旋延遲線結構可以改善這個缺點，但其仍然加快了主要訊號原來該 有的到達時間(Td)。除此之外，平面螺旋延遲線於傳輸端的電壓下降似乎沒有預 期地來的深，推想其原因乃是由於使用材質的損耗導致的結果。 #1 #2 #3 #4 #5 #6 #7 Rs Vs + RL L = 50mm r t t 1 S( ) V t Rs Vs + RL #1 #2 #3 #4 #5 #6 #7 L = 50mm r t t 1V tS( ) (a) 蛇狀 (b) 平面螺旋 圖3.16 七段單根延遲線結構上視圖

• • • • • •

Conductor: Copper; Loss tangent = 0.02

Height = 1.5mm _{Substrate: ε} r= 4.3 #1 #2 #3 #7 Line Width: 1.6mm Line Spacing: 0.8mm Line Thickness: 0.05mm _{• • • • • •}

Conductor: Copper; Loss tangent = 0.02

Height = 1.5mm _{Substrate: ε} r= 4.3 #1 #2 #3 #7 Line Width: 1.6mm Line Spacing: 0.8mm Line Thickness: 0.05mm 圖3.17 七段單根延遲線結構剖面圖 0 1 2 3 4 5 Time(ns) -0.1 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 V olt ag e( V ) straight serpentine flat spiral TDR TDT Tr=100ps, Vin=0.5 V 圖3.18 單根蛇狀與平面螺旋延遲線模擬波形比較圖 3-5-2 差模延遲線之時域模擬波形 由於差模訊號傳輸時乃是正負電壓相間的，因此其會有良好的雜訊抑制能 力，圖3.19 與圖 3.20 為差模蛇狀與平面螺旋延遲線的結構上視圖與剖面圖，其

傳輸端與接收端接的皆是匹配電阻，而為了配合單根延遲線的輸入訊號此時差 模延遲線輸入訊號的上升時間仍為100ps 但其電壓振幅為±0.5V，模擬的波形如 圖 3.21 所示，在此所顯示的波形乃是差模正負訊號相減的波形，黑色實線指的 是一對總長度與延遲線相等之完整差模長直導線的模擬波形，基本上差模蛇狀 與平面螺旋延遲線波形的形狀皆與單根延遲線的相似，但是信號完整度相對來 說卻好得多。除此之外，由於差模信號強大的雜訊抑制能力，導致兩種差模延 遲線的主要訊號時間延遲皆與長直導線的差不多，表3.2 則比較了單根與差模蛇 狀延遲線兩者傳輸端與接收端雜訊的最大值，可以發現差模信號於延遲線的運 用其雜訊抑制比率大約在4~6 之間。 RL #1 #2 #3 #4 #5 #6 #7 Rs + 2 S V Rs + 2 S V − RL L = 50mm r t t 1V tS( ) Rs + 2 S V Rs + 2S V − RL RL #1 #2 #3 #4 #5 #6 #7 L = 50mm r t t 1 ( ) S V t (a) 蛇狀 (b) 平面螺旋 圖3.19 七對差模延遲線結構上視圖 • • •

Conductor: Copper; Loss tangent = 0.02 Line Width:

1.6mm Line Spacing:_0.8mm

Height = 10mils _{Substrate: ε}

r= 4.3

Pair # _{1 Pair} # _{2 Pair} # _{3 Pair} # ₇

0.8mm 0.8mm

Line Thickness:

0.05mm • • •

Conductor: Copper; Loss tangent = 0.02 Line Width:

1.6mm Line Spacing:_0.8mm

Height = 10mils _{Substrate: ε}

r= 4.3

Pair # ₁

Pair # _{1 Pair Pair} # # _{22 Pair Pair} # # _{33 Pair Pair} # # ₇₇

0.8mm 0.8mm Line Thickness: 0.05mm 圖3.20 七對差模延遲線結構剖面圖 1.5mm

0 1 2 3 4 5 Time(ns) -0.1 0 0.1 0.2 0.3 0.4 0.5 0.6 Vo lt ag e( V ) straight serpentine flat spiral T r = 100ps, V in= + 0. 25V 圖3.21 差模蛇狀與平面螺旋延遲線模擬波形比較圖 單位：V 單根 差模 雜訊抑制比率 第一個電壓下降(TDR)

0.139 0.020

6.95

梯狀波最高電壓(TDT)

0.376 0.114

3.30

表3.2 單根與差模蛇狀延遲線傳輸端與接收端雜訊的最大值 然而，當差模對長度越來越短或者是數量越來越多時，差模平面螺旋圖樣 於印刷電路板上的實現將更顯困難，在此吾人提出一個改良過後的平面螺旋圖

……

#1 #2 #3#4 #5 #6 #7#8 #9

When the number of differential pairs > 9 樣以增加延遲線於印刷電路板上使用的彈性，結構上視圖與模擬波形圖如圖3.22 與圖 3.23 所示。在比較過其與差模蛇狀以及傳統平面螺旋延遲線的模擬波形後 可以發現改良之平面螺旋圖樣其效能恰好介於蛇狀與傳統平面螺旋圖樣之間。 圖3.22 改良之差模平面螺旋延遲線圖樣 0 1 2 3 4 5 6 Time(ns) -0.1 0 0 .1 0 .2 0 .3 0 .4 0 .5 0 .6 Vo lt ag e( V ) Nine-section Serpenti ne Fla t spiral

Ext en ded flat spiral

3-5-3 接收端串音設計圖表 雖然之前已經推導過差模串音公式以方便分析差模延遲線之串音振幅量 值，然而利用公式計算對工程師來講仍嫌費時，尤其是每當單根或差模延遲線 重新設計的時候。有鑒於此，吾人特額外繪製兩張關於單根及差模延遲線接收 端串音雜訊最大值大小的圖表，如圖3.24 與圖 3.25 所示，在此接收端串音雜訊 的單位已經被延遲線的段數(N)以及輸入訊號(Vin)正規化以求適用於一般的情 況；除此之外，經由比較上述兩張圖可以發現差模訊號所產生的接收端串音雜 訊較不容易受到傳輸線尺寸改變的影響。 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 S/H 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2 0.22 0.24 T D T Cr os st al k No is e/ [(N-1) *Vi n ] T/H=0.15 , Er=4 T/H=0.125 , Er=4 T/H=0.1 , Er=4 T/H=0.1 , Er=6 T/H=0.1 , Er=8 #1 #2 #3 #N … r ε W H S #1 #2 #3 #N T W/H=0.5 W/H=1.5 W/H=4.5 圖3.24 接收端串音雜訊 vs.單根延遲線尺寸設計圖表