開關

( )

^{1 1 1}

o S

i i

V z C

L z

=

V z

=

C

⋅

z

⁻

−

^(3-6)

經由上式表示，積分器之放大倍率仍舊由取樣電容(Cs)與積分電容(Ci)比而定。不 同的地方，因為輸出為即時的輸入訊號組成，所以反相積分器又稱為無延遲積分 器(Delay-free integrator)。

與延遲積分器相比較，無延遲積分器因為輸出需即時呈現輸入訊號，在運算 放大器的操作速度限制必須比前者還要嚴謹。

3.2 開關

為了有效實現開關電容電路的特性，在傳遞與阻隔訊號流向的開關也是一 個需要審慎考量的電路元件。在一般操作下，可以最簡易的單一電晶體作為開關 使用，如圖3-5(a)(b)。分別在N型或P型電晶體的閘極輸入高或低電位即可使其導 通，進而傳遞訊號。甚至使用CMOS型開關來同時導通兩種電晶體，如圖3-5(C)。

掌握不同時間訊號在正常電壓環境下，假設在N型電晶體的閘極接供應電壓大小 之控制訊號，P型電晶體將與接地訊號大小之控制訊號銜接。若輸入訊號變大則 導通P型電晶體傳輸反之由N型電晶體傳輸。

(a) (b) (c)

圖 3-5 (a) N型電晶體開關，(b) P型電晶體開關，(c) CMOS型電晶體開關。

一般在供應電壓下降時，整體訊號的共模準位也一併減少，對於P型電晶體 或N型電晶體開關的導通程度也將受影響。如此非正常運作將會使開關電阻增加 或迫使訊號的非線性狀況發生。為了降低開關導通的不穩定，有以下常見的解決 方法。

3.2.1 低臨界電壓製程

為了使電晶體開關的導通程度增加，有一方法乃由其製程技術去改善，稱為 低臨界電壓製程[19]。當電晶體臨界電壓減少時，相等的閘極-源級電壓差與其的 差距將增大，開關將導通得更順暢。然而低臨界壓製程須有額外的物質掺雜與光 罩，製作成本也相對增加。另外低臨界電壓的下降程度也有限，對於低電壓設計 並無太多幫助。除此之外，在低臨界電壓的環境下，漏電流(leakage current)的狀 況將會加劇。對於電容式開關電路，漏電流將會使相依的電荷流失，導致諧波失 真的狀況的產生，以致於系統的解析度下降。

3.2.2 電壓增強技術

另一種增加電晶體開關的導通程度方法，即保持既有的臨界電壓，但增加閘 極-源級電壓差。圖3-7描述一個時脈訊號增強(Clock booting)電路[20-21]。它操作

的方式主要精神是把電晶體開關的閘極電壓增加，促使閘極-源級電壓差增加，

更有效地驅動電晶體開關。由圖3-6表示，當控制訊號f為高電位時，電晶體M2將 會被導通使電容C2充電近似於供應電壓。同時間電晶體M4也被導通，輸出訊號 CLK即放電至接地電位。相反的，當控制訊號f為低電位時，經由反相器反轉的電 荷將使電容C2再累積一倍的高電位，總共累積在電容C2的電荷量近似於兩倍的供

應電壓，同電荷將因電晶體M3的導通而傳至輸出訊號CLK。

圖 3-6 時脈訊號增強電路 輸出訊號CLK的峰電壓值VCLK

²

2 ,

CLK

2

DD

P G switch

V V C

C C C

= ⋅ ⋅

+ +

(3-7) 電容CP表示電容C2上板的寄生電容，電容CG,switch表示所銜接電晶體閘極電容。為 了避免閂鎖(Latch-up)現與電荷共享(charge sharing)發生，電晶體M3的N井(N-well) 必須偏壓在不同的電壓。另外電容C1上的電壓僅需驅動電晶體M2，所以容值可以 相對小。但為了驅動開關且避免走線上的寄生電容，電容C2必須要大。

使用時脈訊號增強電路有效地解決導通電晶體開關的閘極-源級電壓差不足 的問題。但對於深次微米或奈米製程技術，長時間予以閘極高電壓，容易使開關 電路使用壽命減少，甚至於貫穿毀損電晶體，迫使電路的可靠度會有疑慮。另外 輸出時脈運用範圍遍佈在整個開關電容系統，對於講求低耗能的應用，如此電路 並不一定適合。

3.2.3 靴帶型開關

如下圖3-7表示，靴帶型開關(Bootstrapped switch)為另一種適合用用在低電壓 環境下的開關。當時脈f2為高準位時期，電容Cb將預先充電並儲存一倍的供應電 壓，同時間N型電晶體的閘極接地並關閉開關。接著換時脈f1轉變為高準位，N 型電晶體的閘極將達到Vi+VDD的電位。顯然的，N型電晶體的閘極電位並未隨輸 入訊號改變。換句話說，閘極-源級電壓差是固定的，電晶體具備與輸入訊號獨 立的固定的轉導能力，促使諧波失真降低。

圖 3-7 靴帶型開關電路

3.2.4 使用靴帶型開關為取樣電路

如圖3-8，為一種實現的靴帶型開關電路圖[22-23]。當時脈f2為高準位時，開 關MN3與MN4將使電容預先充電近似於VDD。同時間，開關MN5導通後將接地訊 號藉由MNT5傳遞到取樣開關MNSW的閘極VG，關閉取樣開關。當時脈f1為高準 位時，作為啟動開關的MN6S導通，則電晶體MP2的源極-閘級間即有電壓VDD的 差值，所以也導通。電晶體MP4也因開關MNSW的閘極VG轉變為VDD而關閉。電 晶體MN6與電晶體MN1也因為節點A保有前一狀態的接地電位也一併導通。此 刻，前一相位充電至VDD的電容將與輸入訊號串聯，開關MNSW的閘級-源極產生 的一個近似固定的VDD電壓差。圖中其中電晶體MN1、MP2、MN3、MP4與MN5 分別與圖3-7中的五個開關相同功能。其餘電晶體乃為改善可靠度而添加。

圖 3-8 靴帶型開關電路為取樣開關

考慮最糟的狀況發生，當輸入訊號大小達VDD，時脈f1為高準位時。若無啟 動開關MN6S，包括開關電晶體MN6與電晶體MP2就無接下來的動作驅使電晶體 MN1被導通。這一連串的關係，所以啟動開關MN6S才必須存在。另外此刻節點 A與節點B分別為VDD與2VDD，開關MNSW的閘極VG轉變為2VDD，電晶體MP4也 因開關MNSW的閘極VG轉變為2VDD而關閉。同時節點A的電位也使啟動開關 MN6S關閉，電晶體MP2的源極-閘級產生一個-2VDD的電壓差。電晶體MN6被加 在節點A與MNSW的閘極VG之間，以舒緩晶體MP2的源極-閘級之間電壓差至 -VDD。而在MN5旁串接電晶體MNT5，也是為了避免MN5的閘極-汲級電壓在時 脈f1為高準位時達到2VDD。

圖3-9的靴帶型開關暫態模擬，圖3-9(a)為正常電壓1.8V，輸入共模位準為 0.9V。考慮中間頻率10.7MHz的輸入訊號，振幅0.2mV。再使用四倍輸入頻率的 取樣頻率42.8MHz取樣。圖3-9(b)為低電壓1.2V的供應電壓下，輸入共模準位為 0.6V。輸入訊號為音頻應用之8.9kHz的輸入訊號，振幅0.1mV。再使用取樣頻率 3.2MHz取樣。觀察靴帶型取樣開關在兩不同供應電壓狀況下，VG電壓在取樣時 脈都可有穩定的供應電壓與輸入訊號總和，而非取樣時的VG電壓降為零。

(a)

(b)

圖 3-9 靴帶型開關暫態模擬(a)1.8V，(b)1.2V

在文檔中 具預先偵測動態量化之三角積分調變器設計 (頁 50-55)