具預先偵測動態量化之三角積分調變器設計

全文

(1)國立臺灣師範大學應用電子科技學系. 碩士論文. 指導教授：郭建宏博士. 具預先偵測動態量化之三角積分調變器設計. The ΔΣ Modulator with Pre-Detective Dynamic Quantization. 研究生：賴宏璟. 撰. 中華民國 100 年 01 月.

(2) 具預先偵測動態量化之三角積分調變器設計. 學生：賴宏璟. 指導教授：郭建宏博士. 國立臺灣師範大學應用電子科技學系碩士班. 摘. 要. 因應現今積體電路設計業的製程技術已邁入奈米科技時代，含有數位與類比電路的低功率混合信號積體電路設計考量也跟著不同。數位電路設計可以有顯著的進步，然而類比電路設計卻被電晶體導通電壓未等比例改進而有所局限。為有效地增加類比數位轉換器精密度並降低耗能於電源供應電壓下降狀況下。本論文介紹兩種類比數位三角積分調變器，分別被推導設計適用於中或低頻區段。首先介紹以學者所提出的強健型串疊三角積分調變器為主體，以減少後端數位濾波器的使用，接著引進數位輸入前饋技術於調變器第一級，將量化誤差傳入第二級後，藉由後端數位減法器的運用，使得所提強健型串疊三角積分調變器使用輸入數位前饋可完整消除第一級的量化誤差。再者提出非純虛數共軛零點落於中心頻率附近，可再次強化輸出解析度。另外搭配部份取樣以及雙取樣技術來降低操作頻率以及各級使用低失真架構，用以減輕電路元件設計負擔。最後，藉由線性軟體模擬架構特性，本論文所提出之六階強健疊接型複數零點帶通三角積分調變器使用延遲數位前饋技術可達訊號雜訊含失真比105.67dB於10.7MHz輸入頻率與 200kHz的信號頻寬。另外，本論文亦提出新的多位元量化器的輸出組成表現，藉由偵測器預先判斷訊號走向，接著控制後端動態量化器進行有效的高解析度量化，配合回授補償恢復完整的量化輸出，成功地減少高位元量化器元件過多且複雜的問題。由TSMC 0.18μm 1P6M標準製程製造預計可達訊號雜訊含失真比. -- i.

(3) 86.12dB以上。上述三角積分調變器使用本論文所提出之增益強化電流鏡型AB類運算放大器以及時脈平均演算法，並且搭配低供應電壓1.2V來實現。關鍵字：強健型串疊三角積分調變器、輸入數位前饋、複數零點帶通三角積分調變器、動態量化器、增益強化電流鏡型 AB 類運算放大器、時脈平均演算法。. -- ii.

(4) The ΔΣ Modulator with Pre-Detective Dynamic Quantization student：Lai Hung-Jing. Advisor：Dr. Kuo Chien-Hung. Institute of Applied Electronics Technology National Taiwan Normal University. ABSTRACT. In this paper, a sixth-order sturdy multi-stage noise shaping (SMASH) bandpass delta-sigma (ΔΣ) modulator with delaying digital input feedforward structure is presented. The second-order ΔΣ modulator with cascade integrators and distributed feedforward (CIFF) is utilized in each stage to reduce the signal swing. Hence, the requirement of Opamp and the power consumption of circuits can be reduced due to the suppression of the signal swing and the discarding of the digital cancellation filters. One pair of complex zeros is designed within signal bandwidth to effectively suppress the noise floor of the presented modulator. The sub-sampling technique is adopted to reduce the clock frequency and the requirement of Opamp. Simulation results confirm the feasibility of the proposed SMASH CIFF bandpass ΔΣ modulator with delaying DFF structure and the signal-to-noise plus distortion ratio (SNDR) could reach 105.56dB in a 200 kHz of signal bandwidth centered at 10.7 MHz. Besides, another contents presented a dynamic ΔΣ modulator with pre-detective capability. The transmitted signal before quantizing could be detected first. The dynamic quantizer would follow the signal by adjusting different reference voltage during multi-bit quantization. Compare with traditional multi-bit quantization, the number of hardware and complexity would reduce. A super class AB gain enhanced current mirror OTA would also insert in the presented ΔΣ modulator to increase the slew rate in the low voltage operation. The proposed ΔΣ modulator designed by TSMC 0.18μm 1P6M process and consumed 400μW from a 1.2-V supply voltage. The SNDR could reach at -- iii.

(5) least 86.12 dB in a 25 kHz of signal bandwidth centered at 8.9 kHz. Keywords: SMASH、CIFF、complex zeros bandpass ΔΣ modulator、dynamic quantizer、class AB gain enhanced current mirror OTA。. -- iv.

(6) 誌. 謝. 終於終於終於……完成論文，可以畢業了。在這漫長的研究所生涯裡有幸地師門於我的指導教授-郭建宏教授。回想從剛進入研究所面臨需調整比以往更加自律的學習態度與方式，教授總是利用每週的討論以及辦公室時間，保持他的耐心與專業，循序漸進地指導及鼓勵我順利解決學業上問題，並且當我有心情不佳時，教授亦很用心地開導我的心情，讓我能更加專心於當下，感激他對我的栽培之情已無法用文字來形容。. 另外要很感謝的就是我的同窗-施登耀。他總能不嫌煩地聽我吐苦水，他總能即時與我討論各種問題。讓我避免很多鑽牛角間的思考。小豪跟倫哥也常與我共同研究與互開玩笑，共同地熬夜趕作業。永遠很胖又愛橫衝直撞的可愛學弟-述立，以及很強但害羞的正恩學弟，有了他們與小猪的陪伴，讓我在 514 的嚴謹研究生活中，增添了很多歡笑與快樂。當然士恆大學長非常用心地關心我，沒有他的業務協助，我想我沒辦法順利地完成很多課程的教導以及設備的建置。還有煌哥、一哥、冠毅與阿宅學長也很不吝於與我分享研究與教導我。兄弟們，真的很感謝你們。. 不可不提的就是美麗的琇文，沒有你的鼓勵與關懷，我沒辦法度過這一段時間，總是惹麻煩讓你操心，你無償地付出，我點滴在心。最後我最感謝的是我最愛的家人，感謝爸媽還有賴弟都支持我的決定，在我低落時鼓勵我朝目標邁進，在我徬徨時穩定我的心，接下來我將不會再讓大家擔心，我會全力以赴搭配勇敢謹慎的態度跨往下一階段。. 宏璟于 LAB514 -- v.

(7) 目. 錄. 中文摘要..............................................................................................................................i 英文摘要............................................................................................................................iii 誌謝.....................................................................................................................................v 目錄....................................................................................................................................vi 表目錄.................................................................................................................................x 圖目錄................................................................................................................................xi 第一章緒論 .............................................................................................................. ...1 1.1 研究動機與背景................................................................................................1 1.2 論文組成 ............................................................................................................2 第二章. 三角積分調變器概論..................................................................................... 5. 2.1 前言 ....................................................................................................................5 2.2 前言 ....................................................................................................................6 2.2.1 解析度.........................................................................................................6 2.2.2 信號雜訊比.....................................................................................................7 2.2.3 動態範圍.....................................................................................................7 2.3 量化器 ................................................................................................................8 2.3.1 一位元量化器.............................................................................................8 2.3.2 多位元量化器.............................................................................................9 2.3.2.1 Mid-rise 多位元量化器 ...................................................................10 2.3.2.2 Mid-tread 多位元量化器.................................................................10 2.3.3 多位元量化器的非理想效應.................................................................11 2.3.4 量化誤差.................................................................................................12 2.3.5 量化雜訊的線性模型.............................................................................13 2.4 取樣定理........................................................................................................14 2.5 超取樣技術....................................................................................................15 2.6 雜訊移頻的三角積分調變器........................................................................16 2.6.1 一階雜訊移頻的三角積分調變器.........................................................17 2.6.2 二階雜訊移頻的三角積分調變器.........................................................21 -- vi.

(8) 2.6.2.1 傳統型二階三角積分調變器..........................................................21 2.6.2.2 低失真型二階三角積分調變器......................................................23 2.6.2.3 低失真型與傳統型二階三角積分調變器比較..............................24 2.6.3 高階雜訊移頻.........................................................................................25 2.6.3.1 單迴路架構......................................................................................27 2.6.3.2 串疊架構..........................................................................................29 2.6.4 帶通三角積分調變器.............................................................................30 2.6.4.1 超外差式接收器..............................................................................30 2.6.4.2 單一中頻式接收器..........................................................................31 2.7 總結 ................................................................................................................32 第三章. 三角積分調變器的電路元件....................................................................... 33. 3.1 前言 ................................................................................................................33 3.1 開關電容式電路............................................................................................33 3.1.1 非反相積分器.........................................................................................33 3.1.2 反相積分器.............................................................................................35 3.2 開關 ................................................................................................................36 3.2.1 低臨界電壓製程.....................................................................................37 3.2.2 電壓增強技術.........................................................................................37 3.2.3 靴帶型開關.............................................................................................39 3.2.4 使用靴帶型開關為取樣電路.................................................................39 3.3 增益強化電流鏡型 AB 類運算放大器 ........................................................41 3.3.1 AB 類輸入對作原理 ..............................................................................43 3.3.2 共模回授電路.........................................................................................47 3.3.3 偏壓電路.................................................................................................48 3.4 多位元量化器................................................................................................48 3.4.1 比較器.....................................................................................................51 3.5 動態元件不匹配............................................................................................51. -- vii.

(9) 3.5.1 資料權重平均法.....................................................................................52 3.5.2 時脈平均演算法.....................................................................................52 3.6 非重疊時脈產生器........................................................................................53 3.7 總結 ................................................................................................................54 第四章. 六階強健疊接型複數零點帶通三角積分調變器使用延遲數位前饋技術55. 4.1 前言 ................................................................................................................55 4.2 電路架構........................................................................................................55 4.2.1 類比前饋型低失真架構.........................................................................56 4.2.2 數位前饋型低失真架構.........................................................................56 4.2.3 強健型串疊三角積分調變器.................................................................57 4.2.4 強健型串疊三角積分調變器使用輸入數位前饋.................................58 4.2.4.1 強健型串疊三角積分調變器使用輸入延遲數位前饋..................59 第五章. 具預先偵測特性之動態三角積分調變器................................................... 71. 5.1 前言 ................................................................................................................71 5.2 設計想法........................................................................................................72 5.2.1 改變量化輸出組成.................................................................................73 5.2.2 動態量化器操作步驟與三角積分調變器線性模型建立.....................74 5.2.3 三角積分調變器之非理想效應.............................................................78 5.2.3.1 熱雜訊..............................................................................................78 5.2.3.2 取樣電容值......................................................................................78 5.2.3.3 運算放大器有限增益......................................................................80 5.2.3.4 時脈抖動..........................................................................................81 5.2.3.5 調變器線性系統架構包含非理想效應..........................................82 5. 3 預先偵測功能之動態三角積分調變器電路實現.......................................84 5.3.1 三角積分調變器電路系統模擬.............................................................93 5.3.2 三角積分調變器電路系統電路佈局與晶片腳位配置圖.....................94 5. 4 實驗環境建構...............................................................................................97. --viii.

(10) 5.4.1 輸入訊號與輸入界面電路.....................................................................98 5.4.2 供應電壓.................................................................................................98 5.4.3 參考電壓.................................................................................................99 5.4.4 參考電壓腳位端的濾波槽電路...........................................................100 5.5 預計實驗結果以及結論..............................................................................100 第六章. 總結與未來展望......................................................................................... 101. 6.1 總結 ..............................................................................................................101 6.2 未來展望......................................................................................................103 參考文獻 ...... .................................................................................................................. 105. -- ix.

(11) 表目錄表表表表表表表. 3-1 4-1 5-1 5-2 5-3 5-4 6-1. 三位元 9 位階多位元量化器輸出數位代碼與所對應之二位元表示.........50 操作環境與輸出表現總結.............................................................................70 模式選擇器控制訊號變化圖 .......................................................................85 運算放大器功能歸納表.................................................................................91 調變器中量化元件數量與耗能比較表.........................................................94 晶片規格總結表 .............................................................................................96 預估晶片性能比較圖...................................................................................102. -- x.

(12) 圖目錄圖圖圖圖圖圖圖圖圖圖圖圖. 2-1 2-2 2-3 2-4 2-5 2-6 2-7 2-8 2-9 2-10 2-11 2-12. 圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖. 2-13 2-14 2-15 2-16 2-17 2-18 2-19 2-20 2-21 2-22 2-23 2-24 2-25 2-26 3-1 3-2 3-3 3-4 3-5. 傳統類比數位轉換器方塊圖 .........................................................................5 超取樣類比數位轉換器方塊圖 .....................................................................6 動態範圍表示圖 .............................................................................................7 (A)一位元量化器動作原理，(B)量化誤差與輸入比較圖。 .......................9 一位元量化器之非理想效應表示圖。 .........................................................9 MID-RISE 多位元量化器動作原理與量化誤差。 .......................................10 MID-TREAD 多位元量化器動作原理與量化誤差。 ...................................11 多位元量化器之非理想影響表示圖。 .......................................................12 量化雜訊之機率密度函數圖。 ...................................................................12 量化雜訊之線性模型。...............................................................................13 連續時間變化與離散時間變化。...............................................................14 (A)奈奎氏頻率取樣之雜訊頻譜密特度函數圖，(B)超取樣頻率取樣之雜訊頻譜密特度函數圖。 ..............................................................................16 三角積分調變器架構圖...............................................................................16 三角積分調變器線性模型架構圖...............................................................17 一階雜訊移頻三角積分調變器線性模型架構圖.......................................18 一階雜訊移頻的雜訊功率分布圖...............................................................19 傳統型二階三角積分調變器線性模型架構圖...........................................21 二階雜訊移頻的雜訊功率分布圖...............................................................23 低失真型二階三角積分調變器線性模型架構圖.......................................23 各級輸出擺幅落點密度圖(A) CIFF 架構，(B) CIFB 架構。 ....................25 不同階數下，調變器解析度與超取樣率比較圖。...................................27 差補型三角積分調變器架構圖。...............................................................28 改良差補型三角積分調變器架構圖。.......................................................28 多級雜訊型三角積分調變器架構圖。.......................................................29 射頻訊號經由超外差式接收的流程圖.......................................................30 射頻訊號經由單一中間頻率式接收的流程圖...........................................31 非反相積分器電路圖 ...................................................................................34 非反相積分器動作圖(A)取樣時期的時脈 F1，(B)積分時期的時脈 F2。34 反相積分器電路圖 .......................................................................................35 反相積分器動作圖(A)取樣時期的時脈 F1，(B)積分時期的時脈 F2。....36 (A) N 型電晶體開關，(B) N 型電晶體開關，(C) CMOS 型電晶體開關。. ................................................................................................................................37 圖 3-6 時脈訊號增強電路 .......................................................................................38 圖 3-7 靴帶型開關電路 ...........................................................................................39 -- xi.

(13) 圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖. 圖圖圖圖. 3-8 靴帶型開關電路為取樣開關 .......................................................................40 3-9 靴帶型開關暫態模擬(A)1.8V，(B)1.2V ....................................................41 3-10 增益強化電流鏡型 AB 類運算放大器......................................................42 3-11 AB 類差動輸入對電路...............................................................................43 3-12 AB 類差動輸入對電路(A) 輸入端電路各節點電壓變化 (B) 輸入端電路中電晶體電流變化.....................................................................................45 3-13 電流源分流電路圖 .....................................................................................46 3-14 開關控制共模回授電路 .............................................................................47 3-15 偏壓電路(A)三級，(B)二級 .......................................................................48 3-16 3 位元 9 位階多位元量化器 ......................................................................49 3-17 三位元 9 位階的多位元量化器電路模擬輸出圖 .....................................50 3-18 比較器與 SR 閂鎖電路 ..............................................................................51 3-19 (A) 無使用資料權重平均法，(B) 使用資料權重平均法 ........................52 3-20 三級平均演算法工作原理與建構圖 .........................................................53 3-21 非重疊時脈產生器電路架構圖 .................................................................54 4-1 低失真架構之輸入類比前饋路徑圖..........................................................56 4-2 低失真架構之輸入數位前饋路徑圖..........................................................57 4-3 強健型串疊三角積分調變器架構器圖......................................................58 4-4 強健型串疊三角積分調變器使用輸入數位前饋電路架構圖 .................59 4-5 強健型串疊三角積分調變器使用輸入延遲數位前饋電路架構圖 .........60 4-6 雜訊方程式零點落點圖(A)低通調變器，(B)帶通調變器........................61 4-7 六階強健疊接型(複數零點)帶通三角積分調變器使用延遲數位前饋技術線性電路圖。.........................................................................................62 4-8 雜訊方程式零點落點圖(A)傳統皆為共軛純虛數零點，(B) 改善後兩對非純虛數的共軛複數零點.............................................................................63 4-9 六階強健疊接型複數零點帶通三角積分調變器使用延遲數位前饋與雙取樣技術線性電路圖。.............................................................................64 4-10 A5 對系統 SNDR 變化圖 ............................................................................65 4-11 所提出架構與其他架構動態範圍比較圖 .................................................65 4-12 運算放大器有限的增益與不同調變器的輸出影響 .................................66 4-13 共振器中的運算放大器輸出訊號擺幅分布機率圖 .................................67 4-14 六階強健疊接型(複數零點)帶通三角積分調變器使用延遲數位前饋與雙取樣技術-數位輸出頻譜圖(A) 中心頻率在 3/4 倍的 FS 處的頻譜圖(B) 頻譜圖放大示意.........................................................................................68 5-1 傳統二階 CIFB 型三角積分調變器線性架構圖.......................................72 5-2 動態判斷原理架構圖..................................................................................73 5-3 動態量化器操作步驟..................................................................................74 5-4 預先偵測功能之動態三角積分調變器線性架構圖 .................................75 -- xii.

(14) 圖 5-5 圖 5-6 圖 5-7 圖圖圖圖圖圖. 5-8 5-9 5-10 5-11 5-12 5-13. 圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖圖. 5-14 5-15 5-16 5-17 5-18 5-19 5-20 5-21 5-22 5-23 5-24 5-25 5-26 5-27 5-28 5-29 5-30 5-31. 預先偵測功能之動態三角積分調變器 MATLAB SIMULINK 線性架構圖.................................................................................................................76 動態三角積分調變器與傳統型三角積分調變器頻譜比較圖................76 動態三角積分調變器與傳統型三角積分調變器使用五位元 33 位階量化器動態範圍比較圖.................................................................................77 動態範圍與取樣電容值 CS 的關係圖 ......................................................79 雜訊抑制因素與第二級取樣電容值 CS 的關係圖 ..................................80 SNDR 與不同運算放大器的有限增益影響圖........................................81 時脈抖動程度對 SNDR 影響圖 ...............................................................82 預先偵測功能之動態三角積分調變器包含非理想效應之線性架構圖83 預先偵測功能之動態三角積分調變器包含非理想效應之輸出 SNDR 頻譜圖...........................................................................................................83 模式選擇器電路圖....................................................................................84 動態量化器電路組成圖............................................................................86 快速分辨比較器........................................................................................87 VOP 與 VON 輸出變化圖(A)普通型(B)對稱型..........................................87 (A)各模式參考位階電壓(B)模式 4 參考位階電壓放大圖......................88 動態量化器輸出並列排序波形................................................................89 (A) 非等機率之 CLA 架構,(B)蝴蝶架構電路實現圖 .............................90 (A)DAC 回授電路,(B) 輸入取樣控制電路..............................................90 波德圖(A)第一級運算放大器,(B)第二級運算放大器.............................91 具預先偵測特性之動態三角積分調變器電路圖....................................92 動態三角積分調變器 HSPICE 模擬輸出頻譜與傳統型比較圖............93 晶片腳位配置圖........................................................................................95 系統晶片佈局圖........................................................................................96 晶片預定測試環境....................................................................................97 輸入界面電路............................................................................................98 調節器電路................................................................................................99 參考電壓產生電路....................................................................................99 濾波槽電路..............................................................................................100. --xiii.

(15) 第一章. 緒論. 1.1 研究動機與背景現今半導體科技的蓬勃發展下，促使電子產品的研究發展也水漲船高。這不僅提高大眾的生活便利性，也同時增加可選擇產品的機會。然而，隨著消費者對電子產品的需求大增，也就更要求產品的穩定性及品質保證，衍生出了眾多產品，例如：液晶電視、筆記型電腦、MP3/MP4以及行動電話……等。其中最特別的莫過於可攜式產品類別，對於現今資訊爆發的忙碌社會掀起了最大的改變。因此為了符合可攜式產品趨於輕薄短小且功能齊全的發展下，在積體電路研發方向也朝著系統晶片設計邁進，其主要目的乃在於提高系統效能，同時縮小晶片面積且降低系統功效消耗。也就是說在單一晶片設計方面，研發者必需將不同功能整合成一個完備的系統。所以於系統所具備的類比與數位電路的匹配也就相對愈來愈重要[1-2]。. 因應現今的製程技術，積體電路設計業已邁入奈米科技時代。最直接的改變乃因精密度的提升而降低電路佈局的面積，並且電源供應電壓也明顯地下降。順應潮流，具高效能、低功率的晶片也陸續推陳出新地發表出來。然而隨著CMOS 製程技術的進步，對於低電壓及低功率的數位電路有著眾多好處，它仍舊能保有解析度卻使用較小的功效。可是電晶體的臨界驅動電壓並未等比例地相對降低，當訊號進入電晶體時，驅動電壓依舊不足。因此在進階的製程下，對類比電路設計者而言卻是增加設計難度。可攜式行動裝置愈來愈輕薄的高度發展下，其中的類比數位介面的轉換電路需求亦更趨重要。換句話說，同時在低電壓操作，又要保持如同正常電壓下的電路特性，對含有數位與類比電路的低功率混合信號積體電路設計確實為一項重大的挑戰。. 以高解析度與低功率的研究目標，三角積分調變器對於類比電路的非理想效應相對於其它架構是比較不敏感，這些特性包含運算放大器 (Operational -- 1.

(16) Amplifiers, Opamp)的非理想、或者是電路元件的不匹配等……。然而對於低電壓設計環境下，此些特性尤為重要。因此，選擇三角積分調變器為研究之舉是合適的。並且這項技術在實現高解析度、高準確性、及窄頻要求的類比數位轉換電路亦同等符合。它不僅在音頻與通信上被普遍應用，另一項優點乃可避免前置的抗交漣濾波器(Anti-aliasing filter)的規格減輕。除此之外，三角積分調變器也成功地運用在中頻範圍，用以減輕功率消耗與非理想效應。. 本論文同時聚焦在考慮中頻範圍應用，使用新的三角積分調變器架構，運用線性模擬軟體搭配0.18μm 模擬環境，同時使用雙取樣(Double sampling)技術來減輕電路負擔，並證明新的架構適合運用在中頻區段。另外使用相同製程考慮，但不使用標準供應電壓值而以1.2V為系統供應電壓。在架構穩定的前提下，使用創新的思考方式，實現一適合於音頻應用之三角積分調變器。. 1.2 論文組成本論文總共分為六個章節，本章為首章內容包含研究動機與背景，其餘各章節的研究內容與簡介將分別表示如下：第二章此章針對三角積分器做一些基本的介紹，例如不同架構種類的三角積分調變器、雜訊移頻、雙取樣技術以及系統性能受影響程度等等。第三章介紹運用於三角積分調變器中的電路元件，如運算放大器、比較器等電路，並設計電路以符合系統要求。第四章將提出一個新的具複數零點之帶通三角積分調變器架構，並且使用線性模擬軟體模擬，展現模擬結果，證明新架構之可行性。第五章此章將採用先前章節所提出之部份架構與電路元件，調整系統整體供應電壓，並引進新的電路思考方向，一樣搭配線性模擬軟體展現輸出成果，在音頻的範圍內，實現此具預先偵測動態量化之三角積分調變器。最後，先行把待測之實驗板 -- 2.

(17) 備妥，為後續研究資料截取作準備。第六章將對本論文所提及之兩種不同應用範圍之三角積分調變器架構進行研究整理，並且妥善歸劃後續研究方向與未來展望。. -- 3.

(18) -- 4.

(19) 第二章. 三角積分調變器概論. 2.1 前言早在西元1960年代初期三角積分調變器(Delta-Sigma Modulator)就已經被提出，受限於當時積體電路製程技術並不發達，直到1990年代時期積體電路製程技術進步，促進三角積分調變器的實現與效能改進。圖2-1展現出一個傳統的類比數位轉換器的方塊圖，它包含三個不同功能之效能方塊圖，分布在類比與數位區域。在類比部份，為了濾掉頻帶外的訊號，類比訊號輸入進轉換器會先進到一個抗交漣濾波器(Anti-aliasing filter)，通常由低通濾波器(Lowpass Filter)組成，用以避免摺疊雜訊的產生。隨後經過由奈奎氏(Nyquist)頻率控制之取樣且保持電路 (Sample & Hold Circuit)轉換成所需頻率輸出。最後在類比與數位介面，訊號傳往下一級的量化器(Quantizer)以及編碼器(Encoder)轉換後，最後得到一組數位表示型態的輸出。. 圖 2-1 傳統類比數位轉換器方塊圖傳統的類比數位轉換電路的取樣頻率(fs)大都是操作在兩倍頻寬的奈奎氏頻率。然而，為了舒緩信號間的交互影響，通常都需要階數很高的抗交連濾波器。首先在設計製作方面已經不容易了，另外濾波器所產生的瞬間急遽濾波特性甚至會使信號發生群延遲，迫使頻率與延遲時間沒構成線性關係，進而引發輸出的相位失真。在傳統的類比數位轉換電路還有另一個需要考慮的挑戰，即是在取樣且保持電路與量化器的效能上皆必須具備高解析度。可是在傳統的製程技術方面，要完成高解析度的類比電路元件確是一個隱憂。. -- 5.

(20) 為了實現高解析度的類比數位轉換器的設計，超取樣(Oversampling)類比轉換電器是一種實現方式，如圖2-2展示。. 圖 2-2 超取樣類比數位轉換器方塊圖在超取樣類比數為轉換電路裡，使用高於兩倍於奈奎氏頻率的採樣頻率來實施取樣動作，用以提高解析度。在信號由類比數位轉換器輸出前，必須再經由一個由低通濾波器與降取樣率電路所組成之降頻電路。. 當採用超取樣技巧的類比數位轉換電路，其中的抗交連濾波器的需求將降低，以致於設計難度也相對降低，甚至於選用較簡易的濾波器就可實現，促使整個類比電路的複雜度也降低，因此，超取樣技術適合應用於高解析度與較低的頻寬系統。. 2.2 前言實際上，類比數位轉換器的輸出表現經常會遭受到系統缺陷的影響，像是量化器的非線性、類比電路元件的非理想效應，以及環境中雜訊的影響。故在此介紹幾種常用於衡量類比數位轉換器的性能指標。. 2.2.1 解析度解析度(Resolution)即表示一個轉換器能夠分辨出多少個位階。解析度通常被定義成以2為基底的指數次方表示式。假設信號有2N個可區分的類比位階，即稱為N位元轉換器。因為為解析度常會遭受雜訊、量化器效能或其它類比電路元件的缺點影響，真正的解析度降會有些許的耗損。有時也以有效位元數(Effective Number of Bits, ENOB)表示。. -- 6.

(21) 2.2.2 信號雜訊比信號雜訊比(Signal-to-Noise Ratio, SNR)表示輸入信號功率和所有的雜訊功率的比率，其中雜訊包含在信號頻寬內，但不包含諧波訊號的雜訊總和。通常SNR 的峰值用來評斷此轉換電路的性能。另外一種辨別指標即是計算輸入信號功率和雜訊功率，此雜訊更包含所有的諧波失真，稱為信號雜訊含失真比(Signal-to-Noise plus Distortion Ratio, SNDR)。也因為諧波常伴隨著輸入信號的大小而增減，所以 SNDR亦會遭受影響。同樣地，SNR和SNDR階為判斷轉換器性能的重要指標，. 2.2.3 動態範圍動態範圍(Dynamic Range, DR)描述當輸入信號漸增時所對應到的SNR或 SNDR的變化趨勢。通常定義範圍一邊乃因輸入信號小到讓SNR或SNDR等於零，另一端即是Peak SNR或Peak SNDR，如圖2-3所示。另外，通常輸入信號大到使 SNR或SNDR停滯或瞬間大量地縮減，我們稱電路超出負荷(Overload)，此時電路已屬不正常操作。. SNRPeak SNDRPeak. 100. SNRPeak SNDRPeak. 90. SNDR / SNR. 80. Overload. 70 60 50 40 30 20. Dynamic Range. 10 0 -100. -50. Normalized Input Power. -10 -6 0. 圖 2-3 動態範圍表示圖. -- 7. (dBFS).

(22) 2.3 量化器當類比數位轉換器在動作時，類比輸入信號將被取樣後傳遞，經過量化器 (Quantizer)後會針對不同區段的類比信號產生相對應的數位輸出。舉例說明，當自然界的聲音要存在電腦作後製，那麼我們就必須把複雜的類比聲音透過類比數轉換器轉換成電腦所熟識之數位訊號。但是量化器僅能以臨界值(Threshold Value) 去判斷輸入，所以輸出有可能會產生不同程度的誤差，因為是在量化後產生，即稱為量化誤差(Quantization Error)。可想而知，一個類比數位轉換器的優劣與量化器的精準程度是有關的。以下將介紹幾種常用的量化器原理，根據不同型式的量化方式展現出不同的輸出表示。. 2.3.1 一位元量化器一位元量化器(Single-bit quantizer)僅具有一個臨界值，藉由此單一臨界值讓輸出產生兩個位階，分別為最高與最低位階。圖2-4(a)表示一位元量化器動作原理。圖中X軸描述輸入類比訊號，Y軸為輸出所對應的數位位階。圖2-4(b)把上圖所對應的量化誤差截取表示，我們可以發現，當輸入類比訊號接近臨界值時有較大的量化誤差。換句話說，當輸入類比信號與輸出數位位階愈接近，量化誤差就愈小。在正常操作，最大量化誤差為最小有效位元(least significant bit, LSB)的一半。一位元量化器在實現上有著架構簡單與完整線性度的優點，因為輸出僅有兩種位階變化，在回授電路中的數位類比轉換便於設計。實際上，在量化時常有直流電壓偏移(DC offset voltage)或遲滯現象(hysteresis)的非理想效應，圖2-5描述考量實際狀況的轉移曲線。當輸入信號差值過小而導致量化器判斷模糊不清，輸出將會延遲而現，及稱為遲滯現象。另外，偏離轉換中心點的誤差稱為直流偏移電壓。通常設計者會訂立可允許的誤差範圍，在此範圍裡的操作將可使直流電壓偏移誤差與量化誤差一併處理，進而使非理想行為對解析度的影響降到最低。. -- 8.

(23) 圖 2-4 (a)一位元量化器動作原理，(b)量化誤差與輸入比較圖。. 圖 2-5 一位元量化器之非理想效應表示圖。. 2.3.2 多位元量化器前面所提到的一位元量化器因為架構簡單與實現容易，同時具備完美線性轉換特性，在類比數位轉換器電路常被廣泛地使用。然而，大量的量化誤差卻造成過大的雜訊功率累積於輸出端，輸出解析度也被明顯地影響。在同時考慮類比數位系統穩定度與高解析度，多位元量化器(Multi-bit quantizer)因此孕育而生。他具備了更多的參考準位，當類比輸入信號經過多位元量化器，根據更多的臨界值來作取樣且比較，轉換器的輸出即具備更精細的數位位階表示。如此而來，因為相 -- 9.

(24) 鄰兩位階的差距減少致使量化誤差亦相對減少後，輸出雜訊功率將被降低。以下將介紹常被使用的兩種型態多位元量化器動作原理，它們將分別具有 2N 及 (2N+1) 數位輸出位階。. 2.3.2.1 Mid-rise 多位元量化器圖2-6展示一個理想的mid-rise多位元量化器動作原理與量化誤差。當輸入訊號的中間值恰為量化器的參考準位之一，當輸入信號在此處微小的增減即會被辨別出不同的數位位階。通過mid-rise多位元量化器的滿擺幅訊號輸入會產生偶數個數位輸出位階。以下方程式定義單位輸入位準的大小，XFS為滿擺幅輸入訊號、量化器輸出位階為Level(s)、Bit為量化器解析度的位元數。 Δx =. X FS X FS = Bit Levels 2. (2-1). 圖 2-6 Mid-rise多位元量化器動作原理與量化誤差。. 2.3.2.2. Mid-tread 多位元量化器. 圖2-7展示一個mid-tread多位元量化器動作原理與量化誤差。此刻輸入訊號的中間值為量化器輸出的參考位階的中間值，當輸入信號在此處微小的增減並不會被辨別出不同的數位位階。通過mid-tread多位元量化器的滿擺幅訊號輸入會產生奇數個數位輸出位階。以下方程式定義單位輸入位準的大小，符號定義如前圖。 -- 10.

(25) Δx =. X FS X = Bit FS Levels 2 + 1. (2-2). Y. LSB. X. YFS. XFS. E Overload. X. LSB Overload. 圖 2-7 Mid-tread多位元量化器動作原理與量化誤差。. 2.3.3. 多位元量化器的非理想效應. 實際上，當實現量化器時會遭受到許多非理想效應影響其數位輸出的線性度，在圖2-8中展示非理想效應造成的輸出特性曲線。理想中的量化器數位輸出位階會保持固定，但是當不同的增益誤差(gain error)會使輸出位階有不同的大小，也就造成實際的轉移特性曲線與理想的轉移特性曲線有不同的斜率表示。為了判斷非理想效應所造成的影響程度，定義每一筆的數位輸出之間的間隔大小與一個理想的LSB的最大差距之值為差動非線性誤差(Differential nonlinearity, DNL)。其中當DNL大於一個LSB時，因為誤差太大會造成解碼錯誤的問題。另外亦定義每一筆數位輸出之線性度與理想的線性度間最大誤差為整體非線性誤差(Integral nonlinearity, INL)。. -- 11.

(26) 圖 2-8 多位元量化器之非理想影響表示圖。. 2.3.4. 量化誤差. 量化誤差為量化器在轉換後必會產生的錯誤，所以也稱為量化雜訊 (quantization noise)。量化雜訊被定義為白色雜訊，且均勻分布在+0.5LSB與 -0.5LSB之間的機率密度函數，如圖2-9表示。以下方程式則表示量化雜訊的機率密度函數為fQ(q)。. fQ (q) = {. 1 LSB LSB , − ≤q≤ LSB 2 2 0 , otherwise. (2-3). 圖 2-9 量化雜訊之機率密度函數圖。. 由機率密度函數特性可知其量化雜訊平均值為0，所以量化雜訊大小與功率的均方根(root-mean-square, RMS)表示如下: -- 12.

(27) 1 +T / 2 VQ ( rms ) = [ ⋅ ∫ VQ 2 dt ]1/ 2 T −T / 2 −t LSB 1 +T / 2 =[ ⋅∫ LSB 2 ⋅ ( ) 2 dt ]1/ 2 = T −T / 2 T 12. (2-4). T為量化雜訊週期。下面方程式則表示量化雜訊的功率頻譜密度(power spectral density, PSD)SQ。 SQ ( rms ) = V 2Q ( rms ) =. LSB 2 12. (2-5). 針對一個輸入介於零到最大值的全擺幅正弦波N位元解析度的量化器而言 2. Vin ( rms ). 1 +T / 2 ⎛ 2 N ⋅ LSB ⎞ 2 N ⋅ LSB 2 θ θ sin d = ⋅∫ ⋅ = ⎜ ⎟ T −T / 2 ⎝ 2 2 2 ⎠. (2-6). 因此我們可以計算出量化器的SNR： ⎛S ⎞ ⎛V ⎞ SNR = 10 log ⎜ in ⎟ = 20 log ⎜ in ( rms ) ⎟ ⎜ SQ ⎟ ⎜ VQ ( rms ) ⎟ ⎝ ⎠ ⎝ ⎠ ⎛3⎞ = 10 × log ( 22 N ) +10 × log ⎜ ⎟ ⎝2⎠ = 6.02 × N +1.76 (dB). (2-7). 也就代表著，以一個十位元的類比數位轉換器大概可以達到SNR等於60dB的輸出表現。換句話說，每當量化器的位元數增加一個位元時，SNR也會同時增加 6.02dB，當N持續增加SNR也會增加，因為抑制雜訊的能力也增加了。. 2.3.5. 量化雜訊的線性模型. 因為量化雜訊為一獨立的白色雜訊，且不隨輸入訊號而影響，圖2-10表示一類比訊號A(n)經過量化器後，如同量化雜訊e(n)注入進輸入訊號[3]，數位輸出D(n) 包含兩個訊號源。. 圖 2-10 量化雜訊之線性模型。 -- 13.

(28) 2.4. 取樣定理存在於自然界的訊號都是以類比模式經由不同的強度並連續呈現。為了應因. 數位處理，勢必將類比訊好轉換成數位訊號。因此我們採用取樣的方法，即針對一段連續的類比訊號以固定的時間間距將其強度進行記錄，轉換成數學方式考慮，如同將連續的類比訊號在取樣點的地方與周期性的脈衝相乘。如此而來，類比訊號將被取樣出來。以下圖2-11將表示取樣前訊號於連續時間變化xc(t)與取樣號離散時間變化xd(t)，Ts為取樣周期。 xd ( t ) = xc ( t ) ⋅ p ( t ) = xc ( t ) ⋅. ∞. ∑ δ ( t − kT ). (2-8). s. k =−∞. 圖 2-11 連續時間變化與離散時間變化。另外考慮頻率觀點，我們把上式時域的變化經由拉式轉換獲得頻域上的表示。由轉換原理定義，於時域上作相乘的動作如同在頻域上作摺積(convolution) 的轉換，以下方程式描述轉換過程。 L xc ( t ) ⎯⎯ → xc (ω ) ∞. p (t ) =. L → p (ω ) = ∑ δ ( t − kTs ) ⎯⎯. k =−∞. 2π Ts. ∞. ⎛. k =−∞. ⎝. 2π ⎞ ⎟ s s⎠. ∑ δ ⎜ω − k T. (2-9). 根據(2-8)式，離散時間的xd(t)可以轉換成以頻率表示。 xd (ω ) =. 1 xc (ω ) ∗ p (ω ) 2π. ∞ ⎛ 1 2π 2π ⎞ ⋅ xc (ω ) ⋅ ∑ δ ⎜ ω − k ⎟ Ts ⎠ 2π Ts k =−∞ ⎝ 1 ∞ ⎛ 2π ⎞ = ∑ x ⎜ω − k ⎟ Ts k =−∞ ⎝ Ts ⎠. =. -- 14. (2-10).

(29) 由(2-10)式可以發現，當頻域還原成類比訊號前，必須要有一定的頻寬限制，通常操作在兩倍頻寬，也就是奈奎氏頻率。理論上，經奈奎氏頻率取樣後的訊號，僅需再由一個低通濾波器使可將訊號擷取出來。. 2.5. 超取樣技術當我們增加取樣時的頻率fs，使之高於奈奎氏取樣頻率數倍以上來增加取得. 訊號的完整性，以增進輸出表現。此種技術稱為超取樣(oversampling)技術，在此定義一個指標表示超過最小奈奎氏頻率的倍數，稱為超取樣率(oversampling ratio, OSR)，fB為信號頻寬。 OSR ≡. fs 2f B. (2-11). 在未考慮超取樣技術前，量化雜訊將會呈現均勻分布的白色雜訊，當我們藉由低通濾波器將頻寬以外的雜訊濾掉，如同圖2-12(a)。但是使用超取樣技術取樣時，我們依舊取得一均勻分布之雜訊，可是藉由能量不滅定理，雜訊分布在+fs/2 與-fs/2兩者之間，如圖2-12(b)。仍然相同的信號頻寬fB，頻帶內的量化雜訊功率密度將表示為以下。 2. SQ ( rms ). ⎛ LSB 1 ⎞ LSB 1 df = =∫ ⎜ ⋅ ⋅ ⎟ − fB ⎜ 12 OSR fs ⎟⎠ ⎝ 12 fB. (2-12). 當輸入為正弦波，如同(2-6)式的信號大小，我們可以推斷經由超取樣技術後的信號雜訊比為 ⎛S ⎞ ⎛V ⎞ SNR = 10 log ⎜ in ⎟ = 20 log ⎜ in ( rms ) ⎟ ⎜S ⎟ ⎜V ⎟ ⎝ Q⎠ ⎝ Q ( rms ) ⎠ ⎛3⎞ = 10 × log ( 22 N ) +10 × log ⎜ ⎟ +10 × log ( OSR ) ⎝2⎠ = 6.02 × N +1.76 (dB) +10 ⋅ log ( OSR ) (dB). (2-13). 由以上我們可以清楚地發現，當採樣頻率改用超取樣頻率後，系統的輸出表現會有所改善。OSR增加一倍，系統的SNR會增加大約3dB。也就是說如果取樣的頻率可以遠大於奈奎式頻率，系統的SNR會有明顯地增加。但是有鑒於實現時 -- 15.

(30) 元件的非理想性與元件的負荷程度，增加大約3dB，因此，OSR的增加並非可忽略考量的。. (a). 圖 2-12. (b). (a)奈奎氏頻率取樣之雜訊頻譜密特度函數圖，(b)超取樣頻率取樣之雜訊頻譜密特度函數圖。. 2.6. 雜訊移頻的三角積分調變器即使透過先前有提到的超取樣技術配合不同為元的量化器可提升系統的. SNR，但OSR卻不行無限地提高。最直接的問題即元件本身操作極限與取樣頻率太高而引起的高頻雜訊問題等，皆同時影響系統效能。傳統的類比數位轉換器，類比訊號直接進入量化器後會產生不同的數位位階表示。有學者提出一種概念，在訊號進入量化器前先經過迴路濾波器(loop filter)，待量化器判斷出不同的數位位階後，將此些數位碼經過數位類比轉換器(Digital-to-Analog Converter, DAC)回授至不同的類比端。經過之前的實驗，如此架構可有效抑制頻帶內的雜訊，並且將雜訊推往高頻處。如此而來，信號頻帶內將殘留較少的雜訊，輸出SNR也就改善了。此種架夠被稱為三角積分調變器(Delta-Sigma Modulator, DSM)。以下即為其架構概念圖。. 圖 2-13 三角積分調變器架構圖 -- 16.

(31) 圖 2-14 三角積分調變器線性模型架構圖將圖2-13三角積分器中的量化器以圖2-10的線性模型取代之，圖2-14即為三角積分調變器之線性模型圖。以下就針對線性模型之信號轉移方程式(signal transfer function, STF)與雜訊轉移方程式(noise transfer function, NTF)推導。 STF ( z ) ≡. Y ( z) L( z ) = X ( z ) 1 + L( z ). (2-14). NTF ( z ) ≡. Y ( z) 1 = E ( z ) 1 + L( z ). (2-15). 整個系統的輸出由(2-14)與(2-15)兩式可以推導出 Y ( z ) = STF ( z ) ⋅ X ( z ) + NTF ( z ) ⋅ E ( z ) =. L( z ) 1 ⋅ X ( z) + ⋅ E ( z) 1 + L( z ) 1 + L( z ). (2-16). 在此若假設STF與NTF分別為低通與高通之轉移方程式。系統的輸出Y(z)如 (2-16)式即可藉由雜訊輸入與高通項相乘，達到將信號頻帶內的雜訊推往高頻處。如此而來系統的輸出轉換表現將會提升。而高頻雜訊回授後，仍舊存在系統中，所以轉換器後方必須經過濾波器將高頻雜訊移除，在銜接截取濾波器 (decimation filter)將信號降頻至合適的頻率。. 2.6.1. 一階雜訊移頻的三角積分調變器. 圖2-15描述了一個簡單的一階雜訊移頻的三角積分調變器線性模型。於離散時間考量的環境下，在迴路濾波器後方串接一個離散時間取樣的量化器。另外為了實現一階的雜訊移頻，我們將一離散型時間積分器(Discrete-time integrator)導入迴路濾波器中，如圖2-15虛線處。當一類比訊號X(z)輸入時，離散時間積分器將會在其輸出累積訊號，並由後方的量化器針對不同的臨界值去判斷，產生不同的. -- 17.

(32) 圖 2-15 一階雜訊移頻三角積分調變器線性模型架構圖數位位階輸出Y(z)。同時間，輸出經由數位類比轉換器回授至類比端後，形成負回授系統。由此一階雜訊移頻的三角積分調變器線性模型，我們可以推導出其STF 與NTF為 z −1 −1 Y ( z) L( z ) = = 1 − z −1 = z −1 STF ( z ) ≡ z X ( z ) 1 + L( z ) 1+ 1 − z −1 NTF ( z ) ≡. Y ( z) 1 = = E ( z ) 1 + L( z ). 1 = 1 − z −1 −1 z 1+ 1 − z −1. (2-17). (2-18). 而系統的輸出可以表示成 Y ( z ) = STF ( z ) ⋅ X ( z ) + NTF ( z ) ⋅ E ( z ) =. L( z ) 1 ⋅ X ( z) + ⋅ E( z) 1 + L( z ) 1 + L( z ). (2-19). = z −1 ⋅ X ( z ) + (1 − z −1 ) ⋅ E ( z ). 經(2-19)式，我們可以清楚地發現，輸入訊號僅經過一個延遲即出現於輸出端。雜訊則由一階的離散雜訊微分推往高頻處。從(2-18)式，雜訊轉移方程式具有一個直流點的零點，也就是為什麼此架構的階數為一階。在此設定z = ejωT，將之代回(2-18)式，可得 NTF ( z ) = 1 − z −1 = 1 − e − jωT. (2-20). 另外再使用尤拉公式(Euler’s formula)，ejωT=cos(ωT)+ j．sin(ωT)，將(2-20)式轉換成 NTF (ω) = 1 − e − jωT = 1 − cos ( ωT ) + j ⋅ sin ( ωT ) -- 18. (2-21).

(33) 接著把(2-21)式取絕對值，成為 NTF (ω ) = 1 − cos(ωΤ) + j ⋅ sin(ωΤ) = =. [1 − cos(ωΤ)] + [sin(ωΤ)] 2 ⋅ [1 − cos(ωΤ) ] 2. 2. ωΤ ωΤ ⎤ ⎡ = 2 ⋅ ⎢1 − cos 2 ( ) + sin 2 ( ) ⎥ 2 2 ⎦ ⎣ = 4 ⋅ sin 2 ( = 2 ⋅ sin(. ωΤ. ωΤ 2. 2. (2-22). ). ). 然後再令ω=2πf、T=1/fs代入(2-22)式，變成 NTF (f ) = 2 ⋅ sin(. πf ) fs. (2-23). 我們可以發現雜訊轉移方程式為高通函數，而且可以得知最大值發生在一半的取樣頻率f= fs /2處。下圖為一階雜訊移頻的雜訊功率分布圖，而在頻帶裡的雜訊功率可表示成灰色區塊，. 圖 2-16 一階雜訊移頻的雜訊功率分布圖. -- 19.

(34) 數學表示同(2-24)式 PQ = ∫. fB. − fB. 2. S Q2 ( f ) ⋅ NTF ( f ) df 2. πf ⎤ LSB 2 1 ⎡ =∫ ( ⋅ ) ⎢ 2 ⋅ sin( ) df − fB 12 fs ⎣ fs ⎥⎦ fB πf ⎤ LSB 2 1 ⎡ =∫ ( ⋅ ) ⋅ ⎢ 4 ⋅ sin 2 ( ) df − fB 12 fs ⎣ fs ⎥⎦ fB. (2-24). fB ⎡ LSB 2 1 2π f ⎤ =( ⋅ ) ⋅ ∫ ⎢1 − cos( ) df − f B 3 fs fs ⎥⎦ ⎣ LSB 2 1 ⎧ fs ⎡ 2π f B ⎤ ⎫ =( ⋅ ) ⋅ ⎨ fB − ⋅ ⎢sin( ) ⎬ 3 fs ⎩ 2π ⎣ fs ⎥⎦ ⎭. 然後假設fB<< fs ，OSR>>1，則(πfB/fs)<<1，所以sin(πfB/fs)≈ πfB/fs。雜訊功率可以被近似成 PQ = ∫. fB. − fB. 2. S Q2 ( f ) ⋅ NTF ( f ) df. ⎛ LSB 2 ⎞ ⎛ π 2 ⎞ ⎛ 2 f B ⎞ ≈⎜ ⎟⎜ ⎟⎜ ⎟ ⎝ 12 ⎠ ⎝ 3 ⎠ ⎝ fs ⎠ LSB 2 ⋅ π 2 ⎛ 1 ⎞ = ⋅⎜ ⎟ 36 ⎝ OSR ⎠. 3. (2-25). 3. 當輸入為正弦波，如同(2-6)式的信號大小，我們可以推斷經由一階三角積分器調變後的信號雜訊比為. SNR peak. LSB 2 ⋅ 22 N P 8 = 10 ⋅ log( S ) = 10 ⋅ log( ) LSB 2 ⋅ π 2 1 3 PQ ( )⋅( ) 36 OSR 3 3 ⎡ ⎤ = 10 ⋅ log ⎢ 22 N ⋅ ( ) ⋅ ( 2 ) ⋅ OSR 3 ⎥ 2 π ⎣ ⎦ = 6.02 ⋅ N + 1.76 − 5.17 + 30 ⋅ log(OSR) (dB). (2-26). 與(2-13)式比較，在相同的取樣頻率操作下，經過超取樣技術的信號雜訊比比傳統的類比數位轉換器僅有3dB的改變。但是再採用一階三角積分調變器的架構，信號雜訊比則增加了9dB。 -- 20.

(35) 2.6.2. 二階雜訊移頻的三角積分調變器. 二階移頻的三角積分調變器與前者一樣由離散積分器來組成其迴路濾波器，但在二階的架構中需要兩個離散積分器。而且亦需要至少一個量化器來使類比訊號轉換成不同的數位位階表示。最後仍然使數位訊號經過數位類比轉換電路回授至類比端。最常被使用的二階三角積分調變器架構分為傳統型與低失真型，而兩者的差異將在以下描述。. 2.6.2.1. 傳統型二階三角積分調變器. 傳統型二階三角積分器或稱為分散式輸入與回授串疊積分器 (Cascaded integrators with distributed feedback as well as distributed input coupling)。迴路濾波由兩個離散積分器組成，量化後的數位碼經由數位類比轉換電路回授至每一個離散積分器輸入端與輸入訊號以及前一級的輸出相加減後再進入積分器。但一般使用時，通常將輸入訊號至每一級的輸入量設定為零，然而僅剩於量化後傳回至每一級的回授量，泛指傳統型皆稱為分散式回授串疊積分器(Cascaded integrators with distributed feedback, CIFB)，架構如下圖所表示。. 圖 2-17 傳統型二階三角積分調變器線性模型架構圖. 藉由圖2-17，我們可以推導出二階三角積分調變器的信號轉移方程式與雜訊轉移方程式 STF ( z ) = z −2 -- 21. (2-27).

(36) NTF ( z ) = (1 − z −1 ). 2. (2-28). 而系統的輸出可以表示成 Y ( z ) = z −2 ⋅ X ( z ) + (1 − z −1 ) ⋅ E ( z ) 2. (2-30). 輸出包含了經過兩個時脈延遲的輸入，以及造成兩階移頻的雜訊。考量(2-23)式，可以推導出 πf ⎤ ⎡ NTF (f ) = ⎢ 2 ⋅ sin( ) ⎥ fs ⎦ ⎣. 2. (2-31). 進而假設fB<< fs ，OSR>>1，則(πfB/fs)<<1，所以sin(πfB/fs)≈ πfB/fs。二階雜訊功率可以被近似成 PQ = ∫. fB. − fB. 2. S Q2 ( f ) ⋅ NTF ( f ) df. LSB 4 ⋅ π 4 ⎛ 1 ⎞ ≈ ⋅⎜ ⎟ 60 ⎝ OSR ⎠. 5. (2-32). 當輸入為正弦波，如同(2-6)式的信號大小，我們可以推斷經由二階三角積分器調變後的信號雜訊比為. SNR peak. ⎛ ⎞ LSB 2 ⋅ 22 N ⎜ ⎟ ⎛ PS ⎞ 8 ⎜ ⎟ = 10 ⋅ log ⎜ ⎟ = 10 ⋅ log 5 2 4 ⎜ PQ ⎟ ⎜ LSB ⋅ π ⎛ 1 ⎞ ⎟ ⎝ ⎠ ⎜ ⎜ ⎟ ⎟ 60 ⎝ OSR ⎠ ⎠ ⎝ 3 5 ⎡ ⎤ = 10 ⋅ log ⎢ 22 N ⋅ ( ) ⋅ ( 4 ) ⋅ OSR 5 ⎥ 2 π ⎣ ⎦ = 6.02 ⋅ N + 1.76 − 12.9 + 50 ⋅ log(OSR) (dB). (2-33). 與(2-13)式和(2-26)式比較，在相同的取樣頻率操作下，經過超取樣技術的信號雜訊比在傳統的類比數位轉換器僅有3dB的改變，一階三角積分調變器的架構則增加了9dB。二階三角積分調變器有15dB的改善。圖2-18描述一階三角積分調變器與二階三角積分調變器與沒有雜訊移頻的類比數位轉換器比較。可以發現，雜訊移頻階數愈多，雜訊被移頻至高頻的效能愈多，頻帶內存在愈少雜訊，轉換器性能愈佳。. -- 22.

(37) 圖 2-18 二階雜訊移頻的雜訊功率分布圖. 2.6.2.2. 低失真型二階三角積分調變器. 低失真型二階三角積分器或稱為分散式輸入與前饋串疊積分器(Cascaded integrators with distributed feedforward and input coupling, CIFF)。其中迴路濾波由兩個離散積分器組成，量化後的數位碼經由數位類比轉換電路回授至輸入端。不同於傳統型二階三角積分器，每一個離散積分器輸出端與輸入訊號進行不同權重的加減後再進入積分器，每級積分器輸出端與輸入訊號皆前饋至量化器輸入端作不同權重之加減後始進行量化。但一般使用時，通常將積分器輸出前饋訊號至量化器的權重設為零，架構如下圖所表示[4]。. 圖 2-19 低失真型二階三角積分調變器線性模型架構圖藉由上圖，我們可以推導出低失真二階三角積分調變器的信號轉移方程式與雜訊轉移方程式 STF ( z ) = 1. (2-34). NTF ( z ) = (1 − z −1 ). 2. (2-35). 而系統的輸出可以表示成 Y ( z ) = 1 ⋅ X ( z ) + (1 − z −1 ) ⋅ E ( z ) 2. -- 23. (2-36).

(38) SNR peak = 6.02 ⋅ N + 1.76 − 12.9 + 50 ⋅ log(OSR) (dB). (2-37). 藉由推導，低失真型與傳統型二階三角積分器具有相同的雜訊轉移方程式，所以雜訊移頻效果是相同的。最大不同的地方，乃其信號轉移方程式為1。代表著輸入訊號是直接輸出，並沒有延遲。. 2.6.2.3. 低失真型與傳統型二階三角積分調變器比較. 比較低失真型與傳統型二階三角積分調變器的STF。在CIFB的架構中，輸入訊號會與回授訊號同時傳遞到積分器的輸出端，促使輸出端的擺有過大的情況發生，相對著也容易使訊號失真，降低整個系統的效能。再者，離散時間積分器裡所運用到的運算放大器卻得肩負起大擺幅輸出的驅動力，所以運算放大器設計規格應把持住。可是在元件的非理想效應，CIFB架構允許程度卻比CIFF架構來得較佳。整體實現難易度CIFB架構比CIFF架構來得容易[5]。. 然而就CIFF架構而言，因為STF為1，輸入訊號就等同於直接等倍地呈現在輸出端。換句話說，系統中的雜訊並不影響輸入訊號，兩者是互相獨立的，所以在雜訊輸出表現能力可單獨設計。考量圖2-19中的輸入前饋路徑，輸入訊號是跳過中間的迴路濾波器直接灌入量化器的輸入端。整個系統的積分路徑僅處理雜訊部分。積分器的輸出端擺幅也就變小很多，代表著訊號失真的情況舒緩很多，對運算放大器的設計規格要求也就相對地輕鬆很多。但是CIFF架構對穩定度的要求確比CIFB架構來得不穩定。. 以下就低失真型與傳統型二階三角積分調變器以圖2-17與圖2-19的兩種架構的路徑權重。針對相同頻率且為半擺幅的正弦波輸入，比較各級輸出的擺幅落點密度圖。. -- 24.

(39) (a). (b) 圖 2-20 各級輸出擺幅落點密度圖(a) CIFF架構，(b) CIFB架構。經以上模擬結果，可清處發現CIFF架構在每一級的輸出擺幅落點密度都明顯比CIFB架構來得低。對於運算放大器的消耗功率與頻寬僅需較寬鬆的要求即可達成積分目標。. 2.6.3. 高階雜訊移頻. 一般的操作下，常有雜訊移頻效果不佳的情況發生。在先前的架構推導中可以發現，雜訊移頻的能力與系統的階數有正比的關係。為了提高整體雜訊移頻的 -- 25.

(40) 強度，增加系統階數是其中一種可行的方法。在此採用以上所提之傳統型或低失真型三角積分器為例，兩者的雜訊轉移方式是相同的，所以移頻效果也一樣。考慮(2-18)式、(2-28)式與(2-35)式，若一個L階雜訊移頻的三角積分調變器輸出可表示成 Y ( z ) = 1⋅ X ( z ) + (1 − z −1 ) ⋅ E ( z ). (2-38). Y ( z ) = z − L ⋅ X ( z ) + (1 − z −1 ) ⋅ E ( z ). (2-39). L. 或 L. 雜訊轉移方成式皆為 NTF ( z ) = (1 − z −1 ). L. (2-40). 進而假設fB<< fs ，OSR>>1，則(πfB/fs)<<1，所以sin(πfB/fs)≈ πfB/fs。L階雜訊功率可以被近似成 PQ = ∫. fB. − fB. 2. S Q2 ( f ) ⋅ NTF ( f ) df. LSB 2 ⋅ π 2 L ≈ 24 L + 12. ⎛ 1 ⎞ ⋅⎜ ⎟ ⎝ OSR ⎠. 2 L +1. (2-41). 當輸入為正弦波，如同(2-6)式的信號大小，我們可以推斷經由L階三角積分器調變後的信號雜訊比為. SNR peak. ⎛ ⎞ LSB 2 ⋅ 22 N ⎜ ⎟ ⎛ PS ⎞ 8 ⎜ ⎟ = 10 ⋅ log ⎜ ⎟ = 10 ⋅ log 2 L +1 2 2L ⎜ PQ ⎟ ⎜ ⎟ LSB ⋅ π ⎛ 1 ⎞ ⎝ ⎠ ⎜ ⎟ ⎜ ⎟ ⎝ 24 L + 12 ⎝ OSR ⎠ ⎠ 3 2L + 1 ⎡ ⎤ = 10 ⋅ log ⎢ 22 N ⋅ ( ) ⋅ ( 2 L ) ⋅ OSR 2 L +1 ⎥ 2 π ⎣ ⎦ 2L + 1 = 6.02 ⋅ N + 1.76 + 10 ⋅ log( 2 L ) + ( 20 ⋅ L + 10 ) ⋅ log(OSR) (dB). (2-42). π. 由上式可知，對於L階雜訊移頻的三角積分調變器而言，信號雜訊比可以改善(6L+1) dB或表示成L+0.5的位元解析度。換句話說，當調變器每增加一階，雜訊移頻效果即增加一階，代表著信號頻帶內的雜訊隨著階數的增加，而被移往高頻處，整體調變器的輸出效能也就相對增加。 -- 26.

(41) 圖 2-21 不同階數下，調變器解析度與超取樣率比較圖。圖2-21表式不同階數下，調變器解析度會隨取樣率增加也增加；當階數增加時，相同的取樣率下，高階架構的信號雜訊比勝過低階架構。然而，當階數增加時，系統的不穩定性也相對提高[6]。如何在合適的OSR下，應用高階架構得到高的解析度，下段文章將介紹常用的架構。. 2.6.3.1. 單迴路架構. 一般在實現高階雜訊移頻三角積分調變器，單迴路架構是最簡易的組成 [7-10]。例如前面所提到的傳統型與低失真型三角積分調變器皆是單迴路架構。它們藉著串接連續的低階迴路濾波器，並由量化器的輸出回授至類比端來完成高階雜訊移頻效果。許多學者亦提出不同的方法，藉由前饋或回授的改變來降低單迴路系統的敏感性，原因乃引進的每個迴路濾波器所產生的極零點的位置可造成雜訊推往高頻的效果。這些也被稱為差補(interpolative)型三角積分調變器，如下圖2-22所示。. -- 27.

(42) ∫. ∫. ∫. 圖 2-22 差補型三角積分調變器架構圖。如圖2-22，藉由不同的權重回授或前饋所形成的高階雜訊移頻三角積分調變器，常會因為不同的權重而使電路在設計複雜度增加或消耗更多能量。所以在權重的選擇要謹慎，運算放大器輸出驅動力也要配合規格設計，避免訊號發生 overload。甚至在整體迴路系統裡所增加的極零點，亦可能使三角積分調變器的穩定度降低。為了降低上述不穩定現象發生的機率，有學者將改良差補型三角積分調變器，使迴路濾波器由共振器(resonator)組成[11]。藉由改善極零點的落點來降低整個系統對回授或前饋權重的敏感性。下圖為其架構舉例。. ∫. ∫. ∫. ∫. ∫. 圖 2-23 改良差補型三角積分調變器架構圖。可是改良差補型三角積分調變器的離散時間積分器常有多個回授注入，此舉也可能造成更多不可預測的雜訊在頻帶內，然而系統的輸出表現與動態輸入也會受影響。. -- 28.

(43) 2.6.3.2. 串疊架構. 串疊型三角積分調變器被提出，用以克服單迴路型三角積分調變器的穩定度問題。另一個此架構的優點，就是它的每一級僅需使用低階三角積分調變器即可串疊成高階三角積分調變器。只要每級的低階三角積分調變器是穩定的，整個串疊型三角積分調變器即穩定。而且它也常被稱為多級雜訊(Multi-stage noise shapping, MASH)移頻三角積分調變器。. 圖 2-24 多級雜訊型三角積分調變器架構圖。圖2-24為多級雜訊型三角積分調變器架構圖。在此架構中，第一級的量化雜訊將會被擷取出來作為第二級的訊輸入。兩級的輸出再經由數位端的數位消除濾波器(digital cancellation filter)將第一級的量化雜訊消除，最後輸出僅留第二級的量化雜訊。常見系統的最高階雜訊轉移方程式為兩級雜訊轉移方程式的乘積。多級雜訊型三角積分調變器在高階雜訊移頻設計比單迴路型更易達穩定。但兩級量化器的位元數將使後方數位消除濾波器設計困難。在實現時，電路元件的非理想會造成類比端與數位端的電路不匹配，進而使數位消除濾波器將無法完整地消除誤差。. -- 29.

(44) 2.6.4. 帶通三角積分調變器. 先前的描述所針對的都是低通雜訊移頻三角積分調變器。當設計者選擇合適的架構時，低通雜訊移頻三角積分調變器可舒緩抗交漣濾波器或平滑濾波器的設計規格。然而，並非所有訊號都能輕易地操作在低頻範圍，例如射頻(Radio frequency, RF)訊號。帶通三角積分調變器保留了低通三角積分調變器的部分優點，而且在不用把所有訊號頻率都降到基頻即可先行做數位化的動作，帶通三角積分調變器尤其適合應用在中高頻率的窄頻信號接收器設計。以下將介紹兩種接收器的技巧。. 2.6.4.1. 超外差式接收器. 圖2-25表示射頻訊號經由超外差式(Superheterodyne)接收器接收後再轉換成數位訊號，傳遞至數位訊號處理(Digital signal process, DSP)器[12]。其中，射頻訊號接收後必須經過低噪音放大器(Low-noise amplifier, LNA)，隨後經過混頻器與帶通濾波器(Bandpass filter)降頻產生不同階段的中間頻率(Intermediate frequency, IF)，再經由自動增益控制器將訊號(Automatic gain control, AGC)補償訊號，使後端的類比數位轉換器的頻寬與動態範圍需求得以舒緩。然而在進入類比數位轉換器前，訊號必須先轉換成同相(in-phase, I)與90度相位差(quadrature, Q)的訊號並行處理。. 90°. 圖 2-25 射頻訊號經由超外差式接收的流程圖. 經由超外差式訊號處理流程，常會產生鏡像問題(Image problem)。為了避免鏡像問題降低輸出表現，通常需要額外增加鏡像遏止濾波器(Image reject filter)來 -- 30.

(45) 解決。當信號頻率或頻寬需求增加時，必須串接多個中間頻率級，甚至需要晶片外部的濾波器。因此容易受外部雜訊的影響，而且銜接的類比電路規格耦合方面也不一定適合。而且最直接的缺點，就是大量的類比電路所造成的功率消耗與設計成本。. 2.6.4.2. 單一中頻式接收器. 圖2-26表示射頻訊號經由單一中頻式(Single IF)接收器接收後再轉換成數位訊號，傳遞至數位訊號處理器[13-14]。其中，射頻訊號被接收後仍經過低噪音放大器，但僅需經過一級的混頻器與帶通濾波器降頻產生中頻，再經由自動增益控制器將訊號補償，接著訊號即直接進入帶通三角積分調變器轉換成數位訊號。待數位化後，分為同相與90度相位差的訊號並行傳遞至數位訊號處理器。. I RF Stage LNA. IF Stage 1 AGC. Bandpass ADC. DSP. 90° Q. 圖 2-26 射頻訊號經由單一中間頻率式接收的流程圖經由單一中頻式訊號處理流程，可以減少鏡像問題。因為帶通三角積分調變器的解析度較佳，所以在此適合窄頻訊號。加上同相與90度相位差的訊號以及多餘的混頻器與帶通濾波器皆實現在數位端。避免銜接的類比電路規格耦合方面的問題。單一中頻式訊號處理流程大量減少類比電路所造成的功率消耗與其他的硬體設計成本。. -- 31.

(46) 2.7. 總結本章介紹的各種類架構皆常被使用在三角積分調變器的設計。但每個架構都. 各有優劣，如何在保留優點改進缺點將是討論的重點。本篇論文裡，輸入訊號為中高頻時，針對高解析度的帶通三角積分調變器作新架構推導，使之適用在中高頻窄頻接收器應用。另外於基頻應用方面，保留穩定架構的特點並運用新思維設計新的低通三角積分調變器，以上都被論述於接下來的章節中。. -- 32.

(47) 第三章. 三角積分調變器的電路元件. 前言. 3.1. 根據莫爾定律(Moore’s low)，每十八個月於每單位晶片上電晶體的數目就會增加一倍。有著這樣的趨勢，更適合將系統直接實現於單一晶片上。隨著製程技術的進步，數位電路的功率消耗確實可以明顯改善，但電晶體的驅動臨界值電壓卻未比例地下降，迫使類比電路元件設計規格並沒有舒緩。常將元件尺寸加大來使其驅動力保持，但增大元件所帶來的非理想效應也增加。在考慮低電壓或低耗能環境下仍能維持混和信號系統效能，其一乃設法於低壓下保持電路元件效能；另一種即減少元件輸出負載，等同提高元件效能或降低系統耗能。. 此章節將介紹所使用的迴路濾波器與電路元件，使其應用於往後章節所提到的低耗能或低電壓三角積分調變器。. 開關電容式電路. 3.1. 在離散時間信號處理電路中，三角積分調變器中基本的方程式方塊圖大都使用開關電容電路(Switched-Capacitor circuit, SC circuit)實現[15-18]，因為開關電容電路提供良好的線性度與較佳的動態範圍。為了實現方程式的功能，開關電容式電路通常包含運算放大器、電容與開關。藉由不同時續的時脈操作，開關電容電路組成的積分器可實現兩種轉移方程式。. 3.1.1. 非反相積分器. 圖3-1表示非反相積分器電路圖與兩個沒交疊的時脈控制(non-overlapped clock)訊號。假設運算放大器為理想，而且整個積分器為負回授系統，所以運算放大器輸入端可以視為虛接地(virtual ground)。 -- 33.

(48) 圖 3-1 非反相積分器電路圖假設開關皆為正緣觸發，當取樣時期的時脈f1為高準位時，輸入取樣電容(Cs) 將一板接地，輸入訊號(Vi)將會被儲存於取樣電容上，同時輸出保持前一時脈所存的電荷於積分電容(Ci)上，如圖3-2(a)所示；當時脈f2的積分時期轉為高電位時，被儲存於取樣電容之電荷將會放電至積分電容(Ci)上，與前一時脈儲存的電荷相加並呈現於輸出端，如圖3-2(b)所示。. (a). (b). 圖 3-2 非反相積分器動作圖(a)取樣時期的時脈f1，(b)積分時期的時脈f2。. 以下為不同時脈期間，根據電荷守恆(Charge conservation)定理推導運算放大器輸入端的電荷量。當時脈f1轉變成為時脈f2時 Cs [0 − Vi ( z ) ⋅ z −1 ] + Ci [Vo ( z ) ⋅ z −1/ 2 − Vo ( z ) ⋅ z −1 ] = 0. (3-1). 當時脈f2轉變成為時脈f1時 Ci [Vo ( z ) ⋅1 − Vo ( z ) ⋅ z −1/ 2 ] = 0 -- 34. (3-2).

(49) 經過(3-1)式與(3-2)式兩式，可以推導出輸出轉移方程式L(z) L( z) =. Vo ( z ) CS z −1 = ⋅ Vi ( z ) Ci 1 − z −1. (3-3). 經由上式表示，積分器之放大倍率乃由取樣電容(Cs)與積分電容(Ci)比而定。又因為輸出乃由前一週期的輸入訊號組成，所以非反相積分器又稱為延遲積分器 (Delaying integrator)。. 3.1.2. 反相積分器. 圖3-3表示反相積分器電路圖與兩個沒交疊的時脈控制訊號。一樣假設運算放大器為理想，且因為整個積分器為負回授系統，所以運算放大器輸入端仍舊視為虛接地。. 圖 3-3 反相積分器電路圖假設開關皆為正緣觸發，當取樣實期的時脈f1為高準位時，輸入取樣電容(Cs) 將兩板接地，其上面的所儲存之先前電荷都將被放電清空，如圖3-4(a)所示；當時脈f2的積分時期轉為高電位時，輸入訊號(Vi)將會被儲存於取樣電容，同時間放電至積分電容(Ci)上，輸出端呈現即時輸出，如圖3-4(b)所示。. -- 35.