實作三，60-GHz leveled-LO 次諧波升頻混波器(CMOS 0.13-μm)

3.5.1. 研究動機

以 MOS製作的 leveled-LO和 stacked-LO次諧波升頻混波器，所 需要的LO power 差不多，但是leveled-LO 在多出一點LO power的 情況下，具有低壓操作，以及良好的2LO-to-RF isolation等優點。所 以本實作採用leveled-LO 架構來實現60-GHz次諧波升頻混波器。

3.5.2. 電路設計

整體電路圖如圖(3.40)所示。

圖(3.40) 60-GHz leveled-LO次諧波升頻混波器電路圖

本電路大致上可以分成混頻器核心電路、LO 正交相位產生器及 輸出RF combiner 三個部份，LO正交相位產生器及輸出RF combiner 如實作二所述，在此僅針對混頻器核心電路來說明。

因為 stacked-LO的天性使得2LO-to-RF isolation不佳，而且電路

cacode 很多層，操作電壓需要較高，所以在此選用 leveled-LO 的架

構，希望得到較佳的2LO-to-RF isolation及低壓操作等好處。

3.5.3. 晶片量測結果

0 2 4 6 8 10 12 14 16 18

-30 -25 -20 -15 -10 -5 0 5

Conversion Gain (dB)

LO Power (dBm)

Conversion Gain IF Freq=1 GHz

LO Freq=30 GHz RF Freq=61 GHz

圖(3.41) 轉換增益對LO功率

30 40 50 60 70 80

-30 -25 -20 -15 -10 -5

Conversion Gain LO Freq=30 GHz Fixed IF Freq=1 GHz

圖(3.45) 2LO-to-RF isolation對RF頻率

0 10G 20G 30G 40G 50G 60G

-30 -25 -20 -15 -10 -5 0 -6

-4 -2 0 2 4

Conversion Gain (dB)

IF Power (dBm)

35 GHz 41 GHz 45 GHz 51 GHz 55 GHz 61 GHz 65 GHz 71 GHz

圖(3.48) 轉換增益對IF功率(不同RF頻率)

圖(3.49) Die Photo (0.97 mm × 0.8 mm)

3.5.4. 結果與討論

由 量 測 結 果 可 知 ，leveled-LO 架 構 的 次 諧 波 升 頻 混 波 器 和 stacked-LO架構相比，儘管所需要的LO power較大，但是因為cascode 的電晶體較少，可以操作在 1.2V，電流消耗也差不多，故直流功率 消耗小很多。轉換增益的大小也差不多，此實作的轉換增益較實做一 高一點，約有1.76dB。此外，2LO-to-RF isolation的特性好很多，在 RF 頻率為 35-75GHz，幾乎都小於-40dB。IP1dB 為-10.5dBm，也比 stacked-LO架構好。RF頻寬為30~72GHz，代表此電路確實具有寬頻 操作的特性。輸出返回損耗小於-5dB之頻寬為 30~60GHz，此特性較 不如預期，可能是因為電晶體的模型在高頻較不準確。以上特性除了

LO power需要較大之外，大多都跟stacked-LO架構不相上下，可見

leveled-LO架構應用於發射機設計也是相當適合的。整體的特性整理

如表3. 4。

表3. 4 60-GHz leveled-LO次諧波升頻混波器整體特性表

Item Measurement

Supply Voltage (V) 1.2

Conversion Gain (dB) 1.76

RF Bandwidth (GHz) 30~72

2LO-to-RF isolation (dB) <-40dB

IP1dB (dBm) -10.5

Output Return Loss (dB) <-5 (30GHz~60GHz)

Current Consumption (mA) 12.1

Power Consumption (mW) 14.52

Chip Size (mm×mm) 0.97 × 0.8

3.6 30-GHz正交相位壓控振盪器(CMOS 0.13-μm)

3.6.1 研究動機

在此實現一個 30-GHz正交相位壓控振盪器，期望能提供上述幾

個60-GHz次諧波升頻混波器所需之高頻正交相位LO訊號。然而，

低功率、低相位雜訊及高可條頻率範圍，是壓控振盪器實現上要努力 的目標，對於高頻操作的電路更是特別具有挑戰性，也更具有研究的 意義。

3.6.2 電路設計

(1) 正交相位振盪器的耦合方式

正交相位振盪器的耦合方式，可以分成電晶體耦合(transistor coupling)和電感性耦合(inductive coupling)。

電晶體耦合的方式，可以分成並聯耦合(parallel coupling)、串聯耦 合(series coupling)和基極耦合三種。如圖(3.50)所示。並聯耦合要權衡 相位雜訊和相位準確度[26][27]，而且並聯的耦合電晶體還會惡化相 位雜訊，並且造成額外的功率消耗。若使用串聯耦合的方式[3]，可以 減少耦合電晶體貢獻的相位雜訊，但不幸的是，耦合電晶體需要比負 電阻電晶體大很多，才可以有最小的相位雜訊貢獻，這樣會對諧振腔 造成嚴重的負載效應，降低了震盪頻率和頻率調整範圍。此外，串聯 耦合還會因為電晶體接成cascode 架構，增加了電壓空間，不利於低 壓操作。至於基極耦合的方式，雖然可以降低相位雜訊，但是在大擺 幅訊號耦合至基極的時候，很可能會使得基極導通。

由於電晶體耦合的方式，具有難以避免的顫動雜訊，熱雜訊，雜 散電容以及額外的功率消耗，可改用變壓器來作耦合，也就是電感性 耦合，以避免上述不好的效應，此外，這個方法還適用於低壓操作。

(a)

(b)

(c)

(d)

圖(3.50) 各種不同的正交訊號產生回授方式

(2) 振盪器的回授方式

振盪器的回授方式，大致上可以分成直接回授、電容性回授和電 感性回授[28]，如圖(3.51)所示。

直接回授是最簡單的方式，但是輸出電壓擺幅會受限於閘極-汲 極的偏壓，也就是說，如果輸出擺幅過大，會使得電晶體進入三極管 區。直觀上，若要解決這個問題，可以把閘極和汲極的偏壓分開，也 就是將回授路徑加入電容來分開偏壓，此為電容性回授。如圖(3.51)(b) 所示，為了防止電路震盪，會在閘極和偏壓源 VG之間加入大電阻或 大電感，大電感會造成面積的浪費，通常會選擇加入大電阻，但是此 電阻會貢獻相位雜訊。為了解決上面兩個架構的問題，可以採用電感 性回授。此架構不僅可以將閘極和汲極的偏壓分開，閘極和偏壓源 VG之間也有電感，所以偏壓源 VG可以直接接在電感上，不需要加入 大電阻來偏壓，減少了電阻貢獻的相位雜訊。

圖(3.51) 各種不同的振盪器回授方式 (3) 電路架構

整體架構如圖(3.52)所示，各部份的說明如下。

圖(3.52) 30-GHz正交相位振盪器整體電路圖

A. 三線耦合器

由以上所述，如果正交相位訊號產生的耦合方式和振盪器核心電 路部份的回授皆以電感性耦合的方式來達成，對於相位雜訊的改進會 有最大的幫助，還可同時達成低壓操作。由汲極端來思考，若要結合 上述的兩種電感回授，則汲極要同時電感耦合至本身電晶體的閘極和 其他電晶體的源極，也就是說要兩組變壓器才能完成。可以考慮使用 一對二的 trifilar balun[5]。但是此處要操作在30-GHz 附近，trifilar

balun 多圈的架構可能會造成感值過大，或是寄生電容過大，會大幅

縮減頻率可條範圍；而且因為trifilar的layout架構，會導致和電晶體 的連接線過長，在高頻操作會有額外的問題，所以選擇使用和trifilar balun相似的微波元件—三線耦合器(three-line coupler)[29]。

三線耦合器可視為圈數比是1:1:1的 trifilar balun，但是藉由耦合 係數的改變來達到不同圈數比所具有的阻抗轉換效果。調整三線耦合 器各段線的線寬線距，可以改變耦合係數(coupling coefficient)，而調 整線長可以得到不同的感值。整體被動部份如圖(3.53)所示。

圖(3.53) 三線耦合器

由於振盪器是差動輸出，因此將兩組三線耦合器並聯後再和振盪 器相接，中間抽頭處接地或是接直流電壓。

三線耦合器 Layout 架構的說明如下：為了縮小化，將金屬拉線 作適當的彎曲。由回授的架構可知，原則上閘極和源極不需要具有耦 合效果，因此閘極和源極會選擇放在三線耦合器相距的最遠的兩條 線，希望耦合係數最小，而汲極的線會夾在這兩條線中間，如圖(3.53) 所示。閘極和汲極需要有不錯的耦合效果，layout上會將這兩條線盡 量靠近，並且選擇其線距為2μm。源極因為電感值不需要大，和汲極 的耦合量也不需要大，故放置在最內側，並且和汲極相接的金屬線相 距13 μm。和閘極、汲極相接的金屬線長約為200 μm，和源極相接的 金屬線長約160 μm。閘極和汲極之間的耦合係數約為0.7，汲極和源 極之間的耦合係數約為0.6，閘極和源極之間的耦合係數約為0.5。

B. 可變電容的放置

可變電容操作在高頻的狀況下，其 Q 值通常不好，以本設計為 例，選用gr=1，br=4，lt=0.5μm，wt=2μm，M=2的可變電容，在不同 的偏壓狀況下，容值變化約在80fF至20fF，Q 值在30-GHz時為6至21。 若直接將可變電容放在汲極端，負載的Q 值會直接受限於可變電容。

在此，若只將可變電容放在閘極，如圖(3.54)所示，由汲極看入的阻 抗如下[30]。

圖(3.54) 閘極看入之等效模型

由以上推導可知，將可變電容只放置在閘極，容值幾乎不變，但 是由汲極等效看入的阻值上升，可以提高Q值，進而改善相位雜訊。

C. 單旁帶被動升頻混波器

對低頻的正交相位振盪器來說，相位準確度的測試可以使用示波 器來直接觀察，但是對30-GHz的正交相位振盪器來說，不僅示波器 幾乎是無法探測到這麼高頻的訊號，量測時所使用的外部元件也很容 易影響整體的相位準確度。因此要設計一個單旁帶被動升頻混波器，

藉由計算單旁帶消除比，來換算得知相位誤差。

D. 輸出緩衝級

輸出緩衝級採用一般常見的 open-drain buffer，受限於on-wafer 量測，只能看到兩個端點的輸出，但是為了振幅和相位的平衡，理論 上要作四個open-drain buffer。不過由於電感會佔去大量的面積，因 此，沒有接到PAD的buffer 就去掉電感，只藉由調整電晶體大小來 使得看入的阻抗和有電感的buffer 盡量相似。

3.6.3 晶片量測結果

30.078 30.080 30.082 30.084 30.086 -100

圖(3.57) Phase noise 量測結果

28.0 28.5 29.0 29.5 30.0

-150 -145 -140 -135 -130 -125 -120 -115 -110 -105 -100 -95 -90

Phase Noise (dBc/Hz)

Frequency (GHz)

500 kHz offset frequency 1 MHz offset frequency 5 MHz offset frequency

圖(3.58) 相位雜訊對頻率作圖

0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 26

28 30 32 34 36 38 40 42

Sideband Rejection (dB)

Vtune (V)

Sideband Rejection

圖(3.59) 旁帶消除比對Vtune 作圖

圖(3.60) 旁帶消除比

圖(3.61) Die Photo (die size:1.1 mm × 0.8 mm， QVCO core size:0.18 mm × 0.45mm)

3.6.4 結果與討論

實作結果僅需0.6V即可操作，電流消耗為12.67mA，整體功率消 耗不包括緩衝級為7.6mW。頻率可調範圍是25.58-GHz~30.34-GHz， tuning range 為17%。相位雜訊在29.67-GHz 時為-123dBc/Hz@1MHz offset。模擬所得之單旁帶消除比為54dB。

通 常 會 用 FoM 來 衡 量 振 盪 器 的 特 性 ， 在 此 計 算 下 列 三 種 FoM[30][31][32]。

20 10 203 6 V tuning voltage range

o Frequency Range 25.58-30.34 GHz

Core Current 12.67mA

Buffer Current 3.2mA

Power Consumption

(w/o buffer) 7.602mW

Power Consumption

(w/i buffer) 9.522mW

Sideband Rejection 41.6 dB

Phase Noise -123dBc/Hz@1MHz offset

Output Power -10.3dBm

FOM -203.6 dBc/Hz

QVCO Core Size 0.18x0.45 mm²

Chip Size 1.1x0.8 mm²

與文獻之比較表如表3. 6。

表3. 6 高頻正交相位壓控振盪器文獻比較表

Reference [27] [33] [34] [35] [36] [37] [38] This work Technology 0.18-μm

CMOS

9 24.8-28.9 25.58-30.

34

(dBc/Hz) -187.6 -165.6 -159.9 -176.1 ***-173.

5 -185.6 -152.3 -203.6

*excluding biasing network

**Including buffer

第四章

結論

本論文第二章的部份，利用了 TSMC 0.18-μm CMOS 製程實作與 量測兩種 2.4-GHz 低功率接收機。第一種結合被動混頻器，第二種結 合次臨界導通偏壓技術。兩者的 LNA 特性相似，只是第二個實作的 LNA，功率消耗較小，故此比較的重點，在於混頻器和後級的放大器。

被動混頻器不具有直流消耗，顫動雜訊的特性也較佳，但是因為不具 有增益，所以後級放大器所需要的雜訊特性要比較好，造成後級的功 率消耗增加。而結合次臨界導通偏壓技術的主動式混頻器，因為有增 益，後級放大器使用功率消耗小，且雜訊表現較差的 VGA，整體雜 訊表現仍可接受。實測結果顯示，兩種接收機的混頻器和後級放大器 部份之功率消耗總和相同。不過結合被動混頻器的接收機其顫動雜訊 特性佳，但是增益較低，電路的動態範圍較小。因此若想要低功率操

被動混頻器不具有直流消耗，顫動雜訊的特性也較佳，但是因為不具 有增益，所以後級放大器所需要的雜訊特性要比較好，造成後級的功 率消耗增加。而結合次臨界導通偏壓技術的主動式混頻器，因為有增 益，後級放大器使用功率消耗小，且雜訊表現較差的 VGA，整體雜 訊表現仍可接受。實測結果顯示，兩種接收機的混頻器和後級放大器 部份之功率消耗總和相同。不過結合被動混頻器的接收機其顫動雜訊 特性佳，但是增益較低，電路的動態範圍較小。因此若想要低功率操

在文檔中 2.4-GHz低功率接收機與應用於60-GHz發射機之CMOS電路 (頁 127-0)