第一章 導論
1.2 論文組織
1.2 論文組織
本篇論文將利用 TSMC 0.18 μm CMOS 以及 TSMC 0.13 μm CMOS 製程技術來設計晶片。本論文分為四個章節，第一章為導論，
說明了研究動機與論文組織。第二章為低功率接收機，介紹各種低功 率的技術，以及被動混頻器的顫動雜訊成因，並實作兩種2.4-GHz 低 功率接收機。第三章為適用於60-GHz 發射機系統的元件電路，實現 各種60-GHz 次諧波升頻器，並提出了變壓器形式的巴倫作的輸出結 合。此外，為了提供此升頻器所需的30-GHz 本地震盪訊號源，結合 三線耦合器實現一個正交相位振盪器。第四章則對上述的所有電路設 計與實作結果做個結論與比較。
第二章
低功率接收機
2.1 前言
隨著後 PC 時代的來臨，許多電器設備皆朝向可攜式無線通訊設 備發展，因此短距離的無線通訊標準也因而被制定且逐漸佔有重要的 地位。IEEE 制定適用於短距離的無線通訊標準是無線個人區域網 WPAN(Wireless Personal Area Network)標準，諸如家庭娛樂網路、汽 車無線應用、遊戲機連線、PC 無線周邊、消費性電子、家庭保全監 控、工業環境監控以及個人醫療照護，都是屬於此技術的應用。以上 應用，可能由於更換電池不易，或是因為大量使用導致更換電池不 便，會特別需要低功率操作。本章節所實現的電路，就是以低功率為 目標去設計。
低功率的設計，針對不同的規格以及應用上的要求，可以從系統 架構的選擇出發，到電路設計層面，各種電路區塊皆有許多低功率的 技術可供運用與結合，權衡雜訊及線性度等各種不同的特性，方可決 定各子電路的架構。
本章節先比較適用於低功率消耗的系統架構，接下來探討現存的 幾大類低功率消耗技術，並針對不同的電路區塊，分別研究其低功率 設計和其他特性的關係。最後討論實作及量測的結果。
2.2 系統架構比較與選擇
傳 統 的 接 收 機 設 計 ， 有 三 種 一 般 常 見 的 架 構 ： 超 外 差 (super-heterodyne) 架 構 ， 低 中 頻 (low-IF) 架 構 和 直 接 降 頻 (direct conversion)架構。由於超外差架構可以提供良好及穩定的特性，現代 最先進的手持裝置中，超外差架構是最廣泛被使用的架構。但是，對 超外差架構而言，其中一個主要的缺點就是為了解決鏡像訊號問題，
需要用許多晶片外(off-chip)的表面聲波(SAW)濾波器，使得超外差接 收機架構難以達到高度積體化，進而提高了成本。若要解決鏡像訊號 的問題，又希望可以盡量將系統整合在一個晶片上，可以採用威福 (Weaver)鏡像消除架構、哈特利(Hartley) 鏡像消除架構或是直接降頻 架構。前兩者為低中頻(Low-IF)架構，第三者為零中頻(Zero-IF)架構。
其中威福(Weaver)鏡像消除架構是雙降頻(dual conversion)架構，不僅 有第二鏡像訊號問題，還需要多一級降頻器，相對於另外兩種架構，
功率消耗較大。因此適用於低功率接收機的架構，常用的是哈特利 (Hartley)架構和直接降頻(direct conversion)架構。
2.3 現存的低功率技術之探討
低功率之技術，主要可以分成以下三大類：(1)低電流操作，(2) 低電壓操作和(3)硬體重複使用，以下將分別對這三大類技術做探討。
2.3.1 低電流操作
操作在弱反轉區(weak inversion region)NMOS 電晶體的汲極電流
iD可以近似成
(voltage headroom)，導致更容易利用堆疊技術或是降低供應電壓。若
(transition frequency)至今已足以支援許多幾 GHz 的低功率無線應
除了轉導的減少，次臨界導通的 CMOS 電晶體也會遭受更大的 元件雜訊。通道雜訊，正比於 gm，是強反轉區主要的元件雜訊來源。
當閘極-源極電壓(v )下降至低於臨界電壓，感應出的閘極雜訊會開GS 始主宰整體的元件雜訊。由於高感應閘極雜訊，NFmin 在次臨界導通 會高幾分貝。因此，次臨界導通運作或許對於需要非常高靈敏度的應 用不是個可行的選項。
2.3.2 低電壓操作
低電壓操作，大致上有折疊(folded)和順向基極偏壓(forward body biasing)這兩大類方式可以實現。
折疊方式藉由多出來的電流路徑，換取更多的電壓空間，是常見 的低壓操作技巧。應用在設計混頻器時，如圖(2.3)[1]所示，可以分離 轉導級和切換級的電流，針對各級不同的考量去做最恰當的電流分 配，期望達成低雜訊、高增益和高線性度的需求。但是這種作法，常 常會需要額外的電流，造成多餘的功率消耗。
圖(2.3) 折疊式混頻器[1]
但是如圖(2.3)的混頻器，其轉導級為四顆電晶體之堆疊，還是不 易達到低電壓操作。在此先比較各種轉導級，再討論其他作法[2]。
圖(2.4) 應用於折疊切換式混頻器之轉導器
如圖(2.4)所示，輸入級的轉導器可以概分為這幾種架構。最簡單
的轉導器如圖(2.4) (a)，使用一個 NMOS，負載端放電阻。由 NMOS 產生的交流電流 In，和流經切換級的電流(Is)與流經電阻的電流(Ir)作 分流。事實上，此轉導器的缺點是：有部份的交流電流流經電阻 R。
為了減少 Ir，電阻的阻值要加大。結果造成 A 點的直流偏壓要特別注 意，得保持足夠高，才能使電晶體仍然能保持在飽和區。對低電壓操 作來說，這個問題會很大。然而負載端放電阻這種轉導器，其缺點可 以藉由負載端放主動負載來改善[見圖(2.4)(b)]。藉由替換電阻成 PMOS 電晶體，會由於 PMOS 電晶體的高輸出阻抗，使得經過此電 晶體的交流電流(Ip)會被大幅減少。使用 PMOS 電晶體，不只可以增 加端點 A 和 VDD 之間的阻抗，還可以用來放大射頻訊號。使用這種 方法，理想上可以完全避免交流電流經過 PMOS 輸出阻抗洩漏至交 流地。因此，還可使用 CMOS 反相器來當轉導器[見圖(2.4)(c)]。在 CMOS 反相器中，基於電流重複使用的原則，射頻訊號可藉由 PMOS 電晶體放大。這是個可以達到高增益，低雜訊指數且低功率消耗的有 效率方法。交流電流 Is等於交流電流 In和 Ip的總和。基於上述理由，
全部的轉導為 gmn+gmp，在此 gmn是 M1 的轉導且 gmp是 M2 的轉導。
在對使用 CMOS 反相器之折疊式混頻器作更進一步的分析之前，先 檢查最低的可操作供應電壓是多少。這是由電晶體 M1 和 M2 的臨界 電壓(Vt)及過驅動電壓(overdrive voltage)所決定。M1 的過驅動電壓
(Vovn)和 M2 的過驅動電壓(Vovp)可以分別表示成
圖(2.5) 電流重複使用之交流耦合、折疊切換級混頻器[2]
低壓操作還有另一種特殊的作法，就是將圖(2.3)的架構，射頻(RF) 訊號和本地震盪(LO)訊號的輸入埠對調，如圖(2.6)[3]。
圖(2.6) 利用 NMOS 轉導級和 CMOS 反相器當開關之雙平衡式切
換轉導級混波器[3]
此電路能低壓操作的關鍵，是避免在 VDD 和 VSS 之間，需要一
吃電壓空間的特性來達成。因此，將開關接在 VDD 和 VSS 之間，放 在第一級作切換級，不僅需要較低的電壓空間，且避免了閘極氧化層 的可靠度問題，可以達到低壓操作，轉換增益也和傳統的混波器差不 多，雜訊的表現也很具競爭力。基本上此種型態的混波器，其切換級 的電晶體和 LO 埠是共模造成的雜訊是共模雜訊，可以被差動輸出消 除。
分析此混頻器前，如同[4]的分析，我們假設切換級的 ON 及 OFF 切換時間相同，且使用類似梯形(tapezoid-like)的轉導來作混頻器輸入 大訊號 LO 運作時之模型，可參考圖(2.7)。
τsw τsw
圖(2.7) 假設 ON 和 OFF 的切換時間τsw相同，會出現在切換轉導 級混頻器之波形
接下來深入分析後可知，轉換增益可以表示成 其中，轉導，雜訊超過因子(noise excess factor)和轉導級的閘極 電阻分別由gm0，γGm和rg Gm, 來代表。
若拿兩式和相比，會發現切換轉導器的混波器的熱雜訊比傳統的 混波器少了GSw這項，這點即可反映出由開關電晶體和 LO 埠產生的 共模雜訊輸出電流，取差動輸出可以消去。
再針對顫動雜訊(flicker noise)來看，先討論切換轉導器的混頻 器，其轉導級貢獻的顫動雜訊。若我們以等效時變的輸入雜訊電壓 源，串聯在轉導級電晶體的閘極，來作為顫動雜訊(flicker noise)的模 型，這個雜訊電壓藉由每個轉導器，會交替的乘以 0 和gm0[見圖
(2.7)]。以一個理想的方波假設來簡化分析：由於方波的傅立葉級數 之直流項為1/2，一半的顫動雜訊(flicker noise)能量『保持』在基頻，
然而另一半會被混頻並出現在諧波項附近。輸出的雜訊也會交替的由
1
gm 和gm2產生[見圖(2.6)]，如此會有不相關(uncorrelated)的顫動雜訊 (flicker noise)。整體來說，和傳統轉導級固定偏壓在VB的 MOSFET 差動對相比，顫動雜訊(flicker noise)只有下降3分貝。因此，和傳統 主動混頻器的轉導級相比，切換轉導器的混頻器之轉導級元件會表現 出更嚴重的顫動雜訊(flicker noise)。
傳統的主動混頻器中，切換元件也會貢獻嚴重的顫動雜訊(flicker
noise)，特別是操作在很高的 LO 頻率。相比之下，切換轉導器的切
換元件有可忽略的顫動雜訊(flicker noise)，因為共模雜訊可以取差動 輸出被消除。以上所述整理於表2. 1。
表2. 1 切換轉導級混頻器和一般主動混頻器之比較
特性 切換轉導級 轉導級+切換級 最大的轉換增益 gm0•2 /π gm0•2 /π
LO峰值電壓 VGS switch, VDS Gm, +VGS switch, 轉導級的熱雜訊 ∝ gm0 ∝ gm0 轉導級的顫動雜訊 只有一部分混頻上去 混頻上去
切換元件的雜訊 共模雜訊 (可被消去) 差動雜訊
最後，低壓操作還可用順向基極偏壓(forward body biasing)的方 式，此種方式是根據下述原理：已知 MOS 由於基板效應，Vt可以表 示成
( )
0 2 2
t t SB F F
V =V +γ V + φ − φ (2.10) 藉由改變VSB的大小，可以達到改變臨界電壓的目的。若電晶體 的臨界電壓可以下降，即可達到低壓操作的目的。此種作法的缺點在 於，會多出額外的一個偏壓，而且順向基極偏壓可能會使 MOSFET 的源極對基極之接面導通，產生一個和基極電壓成指數關係的直流電 流，導致額外的功率消耗及可能的閂鎖效應(latch-up)，因此在設計上 要多加注意。
2.3.3 硬體重複使用
在電路整合時，另一種節省功率的有效方式便是硬體重複使用 (hardware reuse)，實現的方法為電流重複使用(current reuse)或是將電 路區塊結合。電流重複使用又可以稱為堆疊(stack)，儘管可以節省電 流的使用，但是電壓空間會因此受限，易導致線性度不佳。電路區塊 結合的話也是類似電流重複使用的想法，不過除了有線性度問題之 外，各級之間的洩漏訊號問題要特別小心。
常見電流重複使用電路，如圖(2.8)[5]所示，是將低雜訊放大器和
(Gilbert mixer)，只是在輸入轉導級作阻抗匹配以及最佳雜訊點匹配。
因此，這個電路和傳統的吉伯特混頻器(Gilbert mixer)相比，主要是多 出許多電感來換取雜訊方面的改善。
因此，這個電路和傳統的吉伯特混頻器(Gilbert mixer)相比，主要是多 出許多電感來換取雜訊方面的改善。