參數分析與定義

RESURF（reduce surface field）定義為降低表面電場效應，利用低摻雜區域 空乏區寬度的延伸，降低表面電場以防止接面提早達到臨界電場（Ec），而導致 崩潰，而在電場形狀改變方面如同先前介紹過的最大好處在於出現雙峰，增大電 場積分，回顧圖2.10 與圖 2.27。然而在設計上，N-epi 層在濃度與厚度上的敏感 度（sensitivity）大，不易達到最佳化值，於模擬上添增不少困難，而在 RESURF 各式理論中，本文選用空乏區電荷分享（depletion charge sharing）[16]做為計算 依據，其因在於其P 區域與本實驗 P-iso 擁有共同目的，適合初步計算。

於1979 年，J.A. Appeals 和 H.M.J Vaes 提出 RESURF（REduced SURface Field）原理，高壓元件始被製作於較薄的磊晶層上（N-epi 或 P-epi 層），這項技 術不但提供了薄磊晶層與高耐壓的可能，更是在高低壓製程整合上大大提升機 會，以迎接功率IC 的時代。由於高壓功率元件（此主要指 LIGBT 與 LDMOS）

大多有著三個接面：P+/N-epi、P-sub/N-epi 與 Nepi/N+，則考慮一個橫向結構，

以圖3.1 結構圖所示。

圖3.2 橫向結構圖

當Vapp 電壓逐漸增加，於 P+/N-epi 與 P-sub/N-epi 接面會因為空乏區而產 生接面電場，在偏壓均為逆偏情況下，電場尚未崩潰之前，元件僅流漏電流，高 壓元件在此稱之為靜態特性（static blocking characteristics），為一般功率開關元 件此時的電流應為零，而元件兩端承受一高耐壓。當Vapp 電壓大至一值，導致 前述三種接面電場之一崩潰，其元件便流通大量電流，此電流不僅使電路工作不 正常，更是可能毀損元件接面結構，造成永久性傷害，當其Vapp 電壓昇至最大 值，定義為元件之崩潰電壓（breakdown voltage），簡稱為BV 值。就圖 3.1 結構，

在考慮Vapp 電壓增加時，將其結構拆解成圖 3.2 所示，其中虛線即為空乏區域 的形成。

圖3.3 將圖 3.1 結構拆解成兩個接面示意圖 此時假設P+摻雜濃度大於 Nepi 濃度，則

qNa Xlat w= 2ε^sVapp ≡

在這個接面空乏區的形成主要與重摻雜區域有關。另外，由於P-sub 層濃度與 Vapp Vapp

Xver ^s

利用Poisson’s equation

s qNepix qNepidx

x dx

Vapp Qlat Elat

(triangular area Elat Vapp Xlat Vapp

V = ⋅

而由於V(triangular area) = Vapp，得

qNepi Vapp Vapp Vapp

Elat ⋅ 2ε^s = Vapp ^sElat

2 BVlatj ^s

2 Vapp Vapp

Xver ^s

由式子(3.1)不難發現，當 N-epi 與 P-substrate 濃度較接近時，兩邊區域都有空乏 區的延伸，如此一來可以加大三角形電場的底邊，增大電場積分的電壓，之後會 證明，於N-epi 層在某些值時，BVverj 為主要耐壓。接著利用 Poisson’s equation，

得

圖3.5 resurf 理論結構圖

在圖3.4 中，空乏區長度的延伸以考慮低摻雜區域為主，清楚看到，在 N-epi 層區域，因為P+與 P-substrate 關係，兩邊接面空乏區共同往 N-epi 層延伸，導致 出現一共同空乏區域（depletion charge sharing），為圖3.4 陰影部分，在以下推導 我們以橫向為主，提出一假設參數：

(Vapp q Nepi Xlat Vapp Vapp

Q = ⋅ ⋅ ⋅η Vapp Xver

η

(Vapp QlatVapp QVapp Vapp QlatVapp

Qlateff = −∆ = −η ⋅

換言之，對橫向接面來說，Qlat(Vpp)並非為加入 P-sub 結構時的空乏電荷，

而是需要改寫，使其扣除有關縱向接面所提供的空乏電荷。接著，假設其等校電

(Vapp Vapp QlatVapp

Qlateff = −η ⋅

得

[

]

Vapp

Qlateff( )= 1−η( ) ⋅ ⋅ ⋅ 假設

[

]

Xlateff Xlat

η

Xlateff Xlat

η

= −

[

]

)

(Vapp Nepi Vapp Nepieff = ⋅ −η 由於

qNepi Eclat BVlatj ^s

2

⋅ 2

=ε

其中N-epi 由於空乏區電荷分享（charge sharing）的關係，改寫成 Nlateff，

而在未來模擬中，我們將會調整N-epi 濃度至 Nresurf 時，產生 RESURF 現象，

BVlateff ^{s s}

η

由於此時Vapp=BVlatj，改寫

[

]

BVresurf = Min[BVlat , BVver]。

B. η 值討論與物理意義 可知當橫向接面崩潰時，其耐壓最大為BVlatj，其影響固然決定於濃度關係，但 是在式子(3.2)裡，η 值卻是扮演著提升耐壓的效果，只要適當調整各參數值，便 崩潰電壓由橫向接面來決定，BVlateff = BVlatj。

B.2 0 < η(BVlatj) < 1

得知Tepi > Xver(Vapp)，在尺寸結構上來說，表示 Tepi 過大，導致 N-epi 層根本無法被完全空乏，就摻雜濃度而言，其N-epi 層濃度過大或是 P-sub 濃度 過小，均導致空乏區寬度的延伸不夠，其N-epi 層亦無法完全被空乏，所以公式 需改寫BVlateff = BVlatj，此時元件並無法有 RESURF 現象，然後

BV = Min[BVlateff, BVver]。

在以上討論的兩個情況下，RESURF 現象均並未沒有出現，耐壓也會過低，

不過卻是有一個值得我們去注意的地方，在日後，可以將N-epi 層的摻雜濃度與 厚度做一調整，便可達到具有RESURF 現象的元件。

B.3 η(BVlatj) =1

Nepieff η

也就是說當N-epi 層為本質半導體時，可以得到最大耐壓，不過如此一來，並沒 有任何半導體物理意義，元件也非原本構思，這一情況並非所要討論之RESURF 現象。

C. N-epi 層摻雜濃度定義 表3.1 初始元件計算表格

P-sub 1.78e14 N-epi Split Q 1.6e-19 Vapp Vapp

Xver ^s Vapp Xver

η BVlatj ^s

2

⋅ 2

= ε

以得實際上BVlateff 的值：

圖3.7 BVlatj 與 BVlateff 電壓分佈圖

由圖3.6 中，不難發現，原本 BVlatj 的耐壓會與 N-epi 層摻雜濃度成負相關，

而這與兩個接面的濃度差異有關，然而今卻會因為RESUFR 的現象，將其耐壓 提升，為一近似二次函數，主要為η 參數本身就是一個二次函數關係，有一最高 值，在計算這結果後，再加入BVverj 關係，進而瞭解各電壓的分佈。

圖3.8 各接面電壓分佈圖

在圖3.7 中，可以看到縱向接面的崩潰電壓明顯大於橫向接電崩潰電壓，其 因在於濃度梯度小與空乏長度大，而在橫向出現RESURF 現象後，取其兩取線 最小值，及

BVresurf＝Min[BVlateff , BVver]。

可以得到BVresurf 圖形：

圖3.9 RESURF 現象電壓圖

接著加入另一變數Tepi，分別為 5um、10um 以及 15um，再做一次上述計算，以 圖3.9 所示。

圖3.10 不同 N-epi 厚度 RESURF 電壓分佈圖

圖3.9 顯示出在不同 N-epi 厚度下，RESURF 電壓與摻雜濃度關係，其中以 厚度為10um 為本實驗所取樣參數，主要原因在於不但實作上可配合，而其 N-epi 摻雜濃度在製程上比較可能，濃度太輕導通電阻過大，太重則製程成本過高。綜 合以上各圖，取樣出所要模擬圖形。

圖3.11 Tepi=10um 所計算出來的電壓關係圖 D. N-epi 層厚度定義

接著利用各層摻雜濃度P-substrate = 1.78e15、Nepi=1e15 等，以 Tepi 作為 變數，計算出數值，並畫出圖形：

圖3.12 厚度與崩潰電壓關係圖

從圖3.10 觀察，崩潰電壓前段為線性上升，與厚度成正比，之後到達一固 定值，最後，超出RESURF 現象則成二次函數遞減，其遞減速度相當快，在元 件設計也盡量不要接近後段區間，防止元件耐壓過低。

E. 漂移區（drift region）長度定義

在第二章裡，曾討論過穿透二極體效應，元件上加入N-buffer 層區域，以 改變電場形狀，提升元件耐壓能力，在此以圖2.9 圖為例，將 P/N 接面做一逆向 偏壓，此時摻雜濃度P+區域大於 N 區域，所以空乏區域會向 P 區域延伸，以下 推導只考慮延伸較多的區域。接著考慮Poisson’s equation

s

10¹³ 10¹⁴ 10¹⁵ 10¹⁶ 10¹⁷

N-region doping concentration (cm^-3)

Breakdown voltage (V) & Depletion layer thickness (um)

55um

在圖3.11 中，在崩潰電壓（BVpp）與空乏區寬度（Wc,pp）裡，將其座標 轉成指數座標以方便我們觀察，不難發現，當低摻雜濃度指數下降，其空乏區寬

N

N region doping concentration (cm^-3)

Break down (V)

Wn (um)

3.13 與表 3.2 所示。

圖3.15 各參數範圍示意圖 表3.2 定義各層參數圖表

摻雜濃度 厚度

P-substrate layer 1.78e15 cm^-3 90um PISO layer 1e18 cm^-3 12 um N-epi layer Split Split

P-base layer Split 1um

N-buffer Split 2um

N+ layer 1e20 0.5um

P+ layer 1e20 0.5um