LIGBT量測結果與討論

本節分別就這次下線所給予變數做一討論，由於元件量測點相當多，如果 一一列出的話顯著複雜，因此以有系統挑選量測點，與依序步驟作以下討論。

A. P-iso 層橫向擴散比率

在討論各量測參數之前，首先討論P-iso 光罩長度變化，在製程裡，由於爐 管溫度變異、或是製程上變異的誤差影響，在橫向長度擴散方面影響極大，此次 實驗由於運用FAB 公司原本的 100V 製程，在 P-iso 長度取得方面資料有限，於 模擬上，擴散長度為其1：1，為了顧及設計完整性，P-iso 層除了原本的 1：1 的比率外，另外加入1：6 與 1：11 等比率，除了對於日後 LIGBT 研發製程上比 較有參考的價值外，也提高了模擬與實作的準確性，相關這層的結構圖，可以參 考圖5.1。所以在討論所有量測結果之前，先就 P-iso 橫向擴散比率量測結果來說 明，以取其準確參考圖5.7 與圖 5.8。

圖5.7 各 P-iso 橫向擴散比率與 P-base 摻雜濃度電壓關係圖

圖5.8 各 P-iso 橫向擴散比率與 P-base 摻雜濃度電流關係圖

在圖5.7 與圖 5.8 裡，取樣三種光罩於 BV 值與 Ic 分佈，發現 P-iso 比率為 1：6 與 1：11 的 BV 值分佈曲線幾乎一樣，而在比率為 1：1 方面，則與另兩段 曲線有所出入，主要乃因P-iso 層橫向擴散過多，影響了形成通道的 P-base 層，

相對也影響到了Vth，使其臨界電壓變大，導致導通通道變小，如此一來，不只 在耐壓上有影響外，於電流方面也降低不少，換言之在P-iso 層橫向擴散比率為 1：1 的導通電流與其他兩種比率的要小很多，因此以 100V/0.5um 高壓製程而言，

日後在實作P-iso 橫向擴散長度比率最好介於 1：6 與 1：0.75 之間，這點為模擬 上有所誤差的地方，往後需要多加注意，另外，在電流關係圖中，其比率為1：

11 比 1：6 的電流大致要小一點，有關這方面說明主要在於電流路徑上的改變。

以下圖5.9 與 5.10 做說明。

Anode Gate P-base Cathode P-iso

N-epi

圖5.9 P-iso 橫向擴散比率為 1：6 電洞流圖

Anode Gate P-base Cathode N-epi

P-iso

圖5.10 P-iso 橫向擴散比率為 1：11 電洞流圖

在圖5.9 與圖 5.10 裡，由於 N-epi/P-iso 接面有位障關係，N-epi 層內的電流 並不會直接流經此接面，而是接由電子通道流經電子於N-epi 層內做復合電流，

然而在縱向PNP 電晶體仍有一小部分放大電流，經由 P-substrate 層流至 P-iso，

此時由於P-iso 橫向擴散比率為 1：6 的電阻較小，導通電流會比比率為 1：11

來的大，其Ic 電流才會比較大一點點，不過按照這樣推理，應該是 P-iso 橫向擴 散比率為1：1 較大，不過因為其 P-iso 橫向擴散過渡，導致 P-base 通道難以形 成，通道電子電流過小，整體導通電流嚴重下降。以圖5.11 所示。

Anode Gate Cathode N-epi

P-iso P-base

圖5.11 P-iso 橫向擴散比率為 1：0.75 電洞流圖

在圖5.11 清楚發現，雖然陰極端擁有一大片重摻雜的 P-iso 層，卻因通道導 通過小，電子流經不易，造成整體元件電流下降。經由以上討論，對於以下量測 關係圖，均已較為Piso 較為精確的橫向擴散比率 1：6 做說明，對於日後研究其 量測數據也較為準確。

B. 各製程數量測

首先，以製程順序為橫軸，BV 值為縱軸，根據六個光罩，描繪出圖 5.12 耐壓關係圖。分別討論P-iso 橫向擴散比率為 1：1 與 1：6。

圖5.12 P-iso 橫向擴散比率為 1：0.75 耐壓與製程順序關係圖

由於製程順序主要關係到P-base 摻雜濃度大小，可以參考製程規劃表 5.2，

所以在圖5.12 橫軸以製程順序為主，摒除不好的範例，也就是圖中的 bad case，

製程數為1、5、9 的不考慮，其電壓隨著 P-base 摻雜濃度往上升，主要因為其 P-base 層濃度在 P-iso 橫向擴散比率為 1：1 中，影響了原本摻雜濃度，與模擬有 所不同，至於有關bad case 主要因為是由於 N-buffer 層的濃度過大，造成接面濃 度梯度過大，電場容易崩潰，BV 值表現相當不理想。

圖5.13 P-iso 橫向擴散比率為 1：6 耐壓與製程順序關係圖

在圖5.13 中，BV 值與模擬大致符合，呈現近似水平的曲線，而綜合以上 二圖，不管P-iso 橫向擴散比率為 1：1 或是 1：6，其 N-buffer 層的摻雜濃度均

不可過大，此bad case 在模擬上就可以觀察到了，在此更是運用實作上來驗證。

接著就Ic 與 Vth 關係圖來做討論。

圖5.14 P-iso 橫向擴散比率為 1：1 之導通電流、Vth 與製程順序關係圖（其中虛 線為Vth）

圖5.15 P-iso 橫向擴散比率為 1：6 之導通電流、Vth 與製程順序關係圖 比較圖5.13 與圖 5.14，如同之前所討論過，P-iso 層橫向擴散比率為 1：1 在導通電流的表現方面，略顯不足，摒除bad case 不談，明顯圖 5.14 的導通電 流均大於圖5.13，而且在 Vth 的表現上，圖 5.14 較為平穩，不像圖 5.13 變動那 麼大，造成電流不穩定，除此之外，由於P-iso 橫向擴散比率為 1：1 的範例裡，

在通道與N-epi 層接觸地方，會有電流擁擠問題，也是圖 5.14 電流大於圖 5.13 電流的主要原因之一。

C. 漂移區長度（Ld）討論

接下來針對不同的N-buffer 層摻雜濃度下，以漂移區長度作為橫軸變數，

做詳細討論。

C.1 N-buffer＝1.5e18

圖5.16 P-iso＝1：1 　 　 　 　 　P-iso＝1：6（虛線為 Ic）

在圖5.15 裡，除了 P-base＝2e16 這樣摻雜濃度外，其 BV 值與 Ld 大致上 成正比，然而由於N-buffer 層摻雜的濃度過大，導致 P+/N-epi 接面的少數載子 擴散電流過小，換言之在PNP 電晶體的 β 過低，幾乎沒有 BJT 電流放大的效果，

所以在這樣的N-buffer 層摻雜濃度是未來設計上需要避免的地方。

C.2 N-buffer=1.5e17

圖5.17 P-iso=1：1 P-iso=1：6（虛線為 Ic）

在圖5.16 中，P-iso 層橫向擴散比率為 1：6 的導通電流，明顯大於比率為 1：

1 的，與之前範例相同地方，除了 P-base＝2e16 的摻雜濃度 BV 值與 Ld 並非成 正比外，其餘兩種P-base 摻雜濃度均與 Ld 大致成正比，另外需要觀察的地放在 於導通電流Ic，其導通電流似乎並沒有因為 Ld 長度的上升而減小，此乃電流主 要與通道大小以及PNP 電晶體的增益相關，與 Ld 較無關係。

C.3 N-buffer=8e16

圖5.18 P-iso=1：1 　 　 　 P-iso=1：6（虛線為 Ic）

在圖5.17 中，討論最後一種 N-buffer 層摻雜情況下，在 BV 值的表現方面，

不管P-base 層的摻雜濃度為何，均與 Ld 大致上成正比，而且在兩種不同 P-iso 層橫向擴散比率下，其BV 值也可以達到 700V 以上，所以以本實驗目標而言，

屬於成功範例。不過就以上三張圖而言，在BV 值達規格之後，觀察其導通電流

（Ic）與 Ld 的變化情形，以圖 5.17 為例，在 P-iso 層比率為 1：6 的圖形裡，Ic 與Ld 似乎也成正比，就之前元件上的設計有所出入，這是因為沒有考慮到 Vth 的變化，由Vth 的大小亦影響到 Ic 值的大小，所以以下就 Vth 做一討論。另外，

在N-buffer＝1.5e18 摻雜濃度下，對於橫向 PNP 電晶體電流增益無用，換言之，

在這樣濃度下，幾乎無PNP 電晶體存在，其電流表現出來與 LDMOS 一樣，在 之後討論亦可發現，這樣濃度下的元件並不好，往後設計上為應避免之地方。

D. Vth 討論

圖5.19 N-buffer=1.5e17 　 　 　 N-buffer=8e16 Vth 與 Ld 關係（虛 線為Ic）

在圖5.18 中，在 P-base=6e16 與 8e16 兩種摻雜濃度下，其 Vth 值的變動不 應該隨著漂移區的增長而有所變動，所以在Ld 的變動上，卻影響了通道的形成，

這點在往後模擬與實作方面，需要更加，因此之前所提導通電流所以會變動的原

因，還包括了Ld 與 Vth 值等兩個變數影響，而綜合起來，電流與 Ld 關係曲線 大致以圖5.18 所示。接著在不同光罩，就 P-base 層摻雜濃度與 N-buffer 層摻雜 濃度來作比較。接著就各光罩以P-iso 層橫向擴散比率為 1：6 做一綜合整理與討 論。

E. Ld=60um L-channel=3um Ao=3um

圖5.20 BV 值、Ic 與 Vth 關係圖（虛線為 Ic）

在圖5.19 中，這個光罩裡，在 N-buffer 層摻雜濃度為 1.5e18 為為一低導通 電流狀況，而且耐壓表現亦無其他濃度來的高，往後為設計避免地方。

F. Ld=60um L-channel=1.5um Ao=3um

圖5.21 BV 值、Ic 與 Vth 關係圖（虛線為 Ic）

在圖5.20 中，以 N-buffer=8e16 與 P-base=2e16，為最好表現，然而發現在 Vth 上，其值可能過低，不足兩伏，這將來在整合部分，會有抗雜訊問題存在，

為需要發展地方。

G. Ld=55um L-channel=3um Ao=3um

圖5.22 BV 值、Ic 與 Vth 關係圖（虛線為 Ic）

在圖5.21 中，在漂移區較短的範例裡，其耐壓有些許下降，電流並未明顯

提升，主要為Vth 有所變異，需要漂移區長度與 Vth 值兩者變數綜合，不過在此 可以發現，當導通電流大時，相對下Vth 也會下降，所以在日後改善導通電流方 面可能需要重N-buffer 與元件形狀著手。

H. Ld=50um L-channel=3um Ao=3um

圖5.23 BV 值、Ic 與 Vth 關係圖（虛線為 Ic）

圖5.22 中，當漂移區縮至本實驗最短時，整體耐壓也降至最地處，在各層 摻雜中，幾乎沒有一個範例是大於700V 的，電流方面卻也沒有因為漂移區縮減 而提升，主要仍受到Vth 值影響，導通電流在本實驗中依舊根據導通通道圍住要 影響。

I .Ld=50um L-channel=1.5um Ao=3um

圖5.24 BV 值、Ic 與 Vth 關係圖（虛線為 Ic）

圖5.23 中，將通道降低至 1.5um，其耐壓並未有影響，依舊沒有大於 700V，

此範例會在之後針對通道長度在作為一討論。

J. Ld=50um L-channel=3um Ao=2um

圖5.25 BV 值、Ic 與 Vth 關係圖（虛線為 Ic）

圖5.24 中，耐壓普遍下降，電流依舊維持一定水平。

綜合以上各光罩討論，可以發現在這次的實驗中，P-base 扮演重要角色，

除了在耐壓接面上影響，其Vth 值更是決定電流的依據，在此，通道形成除了通 道摻雜濃度之外，其通道長度有時亦為決定電流大小之變數，所以以下就通道長 度作為討論。

K. 通道長度 K.1 Ld=60um

其通道長度比較圖形以圖5.25 至圖 5.27 所示

圖5.26 通道長度為 3um 與 1.5um BV 值關係圖（虛線為 1.5um）

圖5.27 通道長度 3um 與 1.5um 電流關係圖（虛線為 1.5um）

圖5.28 通道長度為 3um 與 1.5umVth 關係圖（虛線為 1.5um）

圖5.25 中，有關通道影響耐壓不大，幾乎一樣，不過依舊在 P-base 摻雜濃 度上，越重耐壓有提升效果。圖5.26 中，通道長度大一點，電流有些微高一些，

而其電流亦隨P-base 摻雜濃度越重而下降。圖 5.27 中，各 Vth 與通道並無太大 關係。

K.2 Ld＝50um

圖5.29 通道長度為 3um 與 1.5um BV 值關係圖（虛線為 1.5um）

圖5.30 通道長度為 3um 與 1.5um 電流關係圖（虛線為 1.5um）

圖5.31 通道長度為 3um 與 1.5um Vth 關係圖（虛線為 1.5um）

在圖5.28 至圖 5.30 中，顯示出 Ld＝50um 下，不同通道長度的各各量測值，

其中除了BV 值有些許不同外，在導通電流與 Vth 幾乎為同一曲線，而由於在

其中除了BV 值有些許不同外，在導通電流與 Vth 幾乎為同一曲線，而由於在