第四章 LIGBT模擬與理論驗證
4.1 模擬結果（實驗室輸入檔）
根據第三章第三節，規劃出製程流程後，撰寫模擬軟體Tsuprem4 的輸入檔
（input file），本節定義為實驗室輸入檔（LAB input file），除了找出實作時所需 要的資料，更而進一步比較與第三章計算結果，驗證公式的正確性。以下就尺寸 模擬與摻雜濃度模擬兩方面做一說明。
A. 尺寸模擬
在規劃本實驗的模擬步驟方面，以尺寸模擬為先，然後進入各層半導體摻 雜濃度模擬，當然元件除了這些尺寸參數外，另有一些影響較不大的區域，模擬 過程中，先是取其適當值，日後如有要更進一步探討變化，再予以加入參數做一 討論。首先討論在Ao 與 Po 長度的影響，其理論主要利用場板（field plate）技 術，來防止電場提早崩潰。
圖4.2 Poly overlap length 耐壓關係圖
圖4.3 Anode overlap length 耐壓關係圖（Po=2um）
以圖4.2 與圖 4.3 中可以看出場板效應裡，在沒有電極延伸的範例時候，其 BV 值均較低。然而在 Ao 與 Po 兩者對元件的影響中，由於 N-epi/P-base 接面，
也就是Po 的影響，為空乏區先形成處，若沒加場板的話，空乏區電場容易因為 電力線擁擠而崩空，所以場板的影響便很大，在圖4.2 中，Po 長度不夠長的話，
電壓會下降的非常快，因為N-epi 層空乏區的延伸形狀不夠平坦，造成電力線擁 擠，電場過大導致接面提早崩潰，其BV 值嚴重下降。接著在陽極與陰極電極覆 蓋部分，由於空乏區形狀影響並非閘極那樣大，所以可以發現在圖4.3 裡，Ao 幾乎沒影響到耐壓。因此在陽極電極覆蓋與閘極電極覆蓋方面，取其Ao=3um 與 Po=2.5um。
圖4.4 Ld 與耐壓關係圖（LAB input file）
在圖4.4 中，取其實驗室輸入檔模擬兩種 N-epi 層摻雜濃度時 Ld 變化情況，
明顯的在N-epi＝1e15 時，LIGBT 元件才會有 RESURF 的現象產生，另外耐壓
（BV 值）會隨漂移區長度變大而提升，而在 Ld＝65um 的情況下，耐壓可以高 於700V，而在 N-epi＝3.5e15 時，理論上 N-epi/P-base 接面會因為濃度梯度過大 得關係，在N-epi 層尚未完全被空乏時就已崩潰了，所以不管漂移區長度如何改 變，其BV 值依舊取決於 N-epi/P-base 接面的崩潰電壓，也因為沒有 RESURF 現 象的產生，所以BV 值大約只在 100V 左右。
圖4.5 N-epi 層厚度與耐壓關係圖（LAB input file）
在圖4.5 中，在 N-epi＝1e15 的範例中，當 Tepi 小於 8um 時，元件會有 RESURF 現象的產生，所以 BV 值會因為空乏區長度的變大而跟隨著電場積分面 積變大而提升，當Tepi 約大於 8um 時，N-epi 層便無法完全被空乏，RESURF 現象也就消失，則電壓下降，另外N-epi＝3.5e15 裡，由於沒 RESURF 現象，耐 壓並未隨Tepi 有所改變，幾乎為一常數。
A.1 比較
於第三章時，RESURF 原理方面，可以運用推導公式而計算出結果，以得 N-epi 摻雜濃度分佈，所以針對第三章計算結果與模擬做一比較，觀察模擬與計 算曲線的趨勢，以圖4.6 所示。
圖4.6 計算與模擬比較圖
圖4.6 中，可以發現 BVresurf 電壓分佈曲線相對於模擬曲線明顯大很多，
主要在於崩潰接面的不同，由於RESURF 計算主要均已接面崩潰為主，沒有考 慮到閘極氧化層被打穿而崩潰的問題，所以當Tepi 介於 8 到 14um 之間，最高耐 壓取決於N-epi/P-substrate 接面的崩潰電壓，而 BV 值在 N-epi＝1e15 情況下可 以達上千伏，然而以模擬與實際實作而言並無法達到如此理論值，主要由於崩潰 點幾乎位於閘極附近不然就是陽極接面，所以大約為700V 左右，所以在數值上 仍需要進一步考量，而在曲線的趨勢方面，在Tepi＝8um 時，為模擬 BV 值時最 佳參考值。
B. 摻雜濃度模擬
根據以上尺寸的模擬後，取其耐壓有達到700V 的範例，其 Ao＝2.5um、Po
＝2um、Ld 分別為 68um 與 88um，最後取 Tepi＝8um 做濃度上的調變與模擬。
圖4.7 基底摻雜濃度與耐壓關係圖
在圖4.7 中，當基底摻雜濃度越高時，BV 值也會下降，主要在於低摻雜濃 度時，對於Psubstrate 區域逆偏空乏區的延伸較大，相對下電場面積積分也會較 大，耐壓也就提升，不過由於這次實作上主要以摻雜為1.78e14 的晶圓為主，所 以在日後模擬還是主要以P-substrate＝1.78e14 為主，不再加以討論。
圖4.8 N-epi 摻雜濃度與耐壓關係圖（LAB input file）
在圖4.8 中，以 N-epi 層摻雜濃度作為變數觀察 BV 值曲線關係，在 Ld＝68um 時，N-epi 濃度為 8e14～12e14 時，BV 值為最高點，不過大約卻只有 600V 左右，
就元件形成RESURF 現象而言，增加 Ld 長度，加大電場積分，可以得到更高的 耐壓，所以在Ld＝88um 時，摻雜濃度為 10e14～12e14 時可以大於 700V，不過 在這樣的清況下，除了漂移區長度過大外，在耐壓曲線方面，變化率過大，於製 程上的變動也會添增許多變異，是需要多注意與改善的地方。
B.1 比較
相同情況下，針對第三章N-epi 層摻雜濃度計算結果，與模擬圖形做一比 較，觀察理論與模擬趨勢是否有相異之處。以圖4.9 所示。
圖4.9 計算與模擬比較圖
在圖4.9 中 ，RESURF 計算耐壓結果在最高點仍為 N-epi/P-substrate 接面崩 潰電壓，所以其值較高，而對於趨勢而言，在N-epi 濃度大於 1.2e15 時，N-eip 層空乏區的延伸較為困難，所以RESURF 現象難以形成，導致電壓下降，這點 在計算結果與模擬BV 值都是相同的趨勢，代表理論公式有符合模擬的地方。
綜合以上討論，在使用實驗室輸入檔（LAB input file）部分，得到耐壓大 於700V 的情形，以表 4.2 所示。
表4.2 實驗室輸入檔模擬參數取得表
P-substrate layer 1.78e14
N-pei layer 1e15
Tepi 8um Ao 3um Po 2um Ld 88um
4.2 模擬結果（FAB 輸入檔）
沿用園區某家半導體製程公司的100V/0.5um 製程流程，模擬 LIGBT 元件 製程，作為實作上參考資料，其中在Tsuprem4 的輸入檔部分，由 FAB 廠商提供，
元件模擬亦於公司內部完成，此為更確定實作的可行與成功性，需要進行更接近 製程的模擬，而在公司內也有本身模擬的程式，將運用於本實驗，以比較出不同 製程輸入檔上元件的差異。
A. 尺寸模擬
在Ao 與 Po 的選擇上仍與實驗室輸入檔模擬一樣，分別選擇 2.5um 與 2um，
給予空乏區邊緣的延伸，不會因為空乏形成邊緣曲率過小，導致電力線擁擠而接 面電場提早崩潰。
圖4.10 N-epi 層厚度與耐壓關係圖（FAB input file）
在圖4.10 中，耐壓幾乎以 Tepi＝10um 為分水嶺，前半區段 BV 值與 Tepi 近似線性正比，屬於RESRUF 現象表現，耐壓會隨著空乏區內電場面積積分變 大而BV 值變大，曲線為近似線性，而後半段耐壓幾乎以二次函數下降，乃因 N-epi 厚度過大，不易被空乏，其 RESURF 隨著 N-epi 厚度變大而更難以形成，
所以耐壓急速下降。而在當Tepi＝10um 時，其 BV 值可以大於 700V，為日後模 擬與實作時重要參數，不過仍要注意的地方在於當Tepi 大於 10um 時，耐壓會快 速下降，設計時應當避免位於這一區間。
圖4.11 Ld 與耐壓關係圖（FAB input file）
在圖4.11 中，除了以 Ld 為變數外，另外取樣五種 N-epi 摻雜濃度，作為觀 察重點，首先可以發現，當N-epi 層摻雜濃度大於 1e15 時，雖有 RESURF 現象 的發生，卻會因為接面摻雜濃度梯度過大，導致電場過大，而接面提早崩潰，所 以BV 值均偏低，而在 BV 值可以大於 700V 的範例中，其 N-epi 摻雜濃度介於 9e14 與 10e14 之間，而且在 Ld 的影響並不大，這些可以作為日後模擬與實作的 重要參考數值。
A.1 比較
在FAB 輸入檔的模擬結果上，依舊比對之前理論公式計算結果，觀察其 BV 值曲線趨勢圖。
圖4.12 計算與模擬比較圖（FAB input file）
在圖4.12 中，擷取第三章厚度與耐壓計算的結果圖，加入模擬 BV 值曲線，
可以發現，耐壓依舊沒有理論計算上來的高，不過在趨勢方面，在計算與模擬的 BV 值幾乎為一近似曲線，當 N-epi 厚度小於 10um 時，元件會有 RESURF 現象，
所以耐壓以近似線性上升，BV 值與空乏區面積大小成正比，而當 N-epi 厚度到 達大於10um 之後，N-epi 區不易被完全空乏，RESURF 現象不易產生，耐壓也 成近似二次函數下降，所以在模擬上，可以證明公式的正確性，也說明了公式裡 二次函數的曲線趨勢。
B. 摻雜濃度模擬
圖4.13 N-epi 濃度與耐壓關係圖（FAB input file）
在圖4.13 中，可以發現在 Ld 介於 50um 與 60um 之間，以及 N-epi 摻雜濃 度介於9e14 與 10e14 之間，其 BV 值大於均可以 700V，這段區間可作為日後模 擬與實作上重要參考數據。
B.1 比較
圖4.14 計算與模擬比較圖（FAB input file）
於第三章理論計算結果裡，N-epi 層會有一段區間摻雜濃度維持一定的耐 壓，然後分別在濃度大與濃度小的時後，BV 值會下降，在圖 4.14 模擬與計算比 較圖裡，可以發現模擬結果也是有這樣的趨勢，不過由於模擬時間有限，在此不 討論濃度過小時的趨勢，卻是可以推測其耐壓也會下降，所以在未來的模擬與實 作上只需要取濃度較高，BV 值又可大於 700V 的區間即可。
綜合以上模擬結果討論，可以得到未來在實作上可以參考數據，接著只需 要做兩套輸入檔的比較，規劃出最佳化數值。
B.2 比較 LAB input file 與 FAB input file
圖4.15 N-epi 厚度與耐壓比較圖
在圖4.15 中，當 Tepi 小於 8um 時，於兩套輸入檔製程所模擬出來的耐壓對
應厚度的曲線幾乎相同，然而在實驗室輸入檔模擬耐壓方面卻無法大於700V 就 開始下降，主要原因在於場氧化層的形成形狀問題，在FAB 輸入檔模擬裡，可 以形成鳥嘴形狀，以分散電場分佈，降低接面提早崩潰，而在實驗室的輸入檔模 擬裡，場氧化層由於撰寫的問題，無法完全符合實際製程過程而形成鳥嘴形狀，
接面也就提早崩潰，在此就場氧化層做一圖形說明，以圖4.16 所示。
圖4.16 LAB 與 FAB 輸入檔製程結構比較圖
由圖4.16 中，可以發現兩個輸入檔所製程的氧化層截然不同，左邊為實驗 室輸入檔，右邊為FAB 輸入檔，以實驗室輸入檔而言，於閘極附近氧化層形狀 並非電場擁擠效應較小的鳥嘴形狀，而在FAB 輸入檔所製程的元件結構上，有 鳥嘴效應，對於電場分佈有分散的效果，所以在耐壓呈現較高。因此在程式撰寫
由圖4.16 中，可以發現兩個輸入檔所製程的氧化層截然不同，左邊為實驗 室輸入檔，右邊為FAB 輸入檔，以實驗室輸入檔而言，於閘極附近氧化層形狀 並非電場擁擠效應較小的鳥嘴形狀，而在FAB 輸入檔所製程的元件結構上，有 鳥嘴效應，對於電場分佈有分散的效果，所以在耐壓呈現較高。因此在程式撰寫