1
行政院國家委員會電信國家型科技研究計畫成果報告
K-頻段無線收發關鍵元組件之研究(2/3)-子計畫四：頻率倍頻器之研製(2/3)
Study of Frequency Multiplier (2/3)
計畫編號：NSC88-2219-E-002-019 執行期限：88年8月1日至89年7月31日 計畫主持人：瞿大雄 教授 國立台灣大學電信工程學研究所 一、摘要 本計畫旨在建立K-頻段無線收發關鍵元組件中 之頻率倍頻器，包含其相關之理論分析、模擬、製 作與實驗量測。本報告係敘述第二年之研究成果， 敘述以CIC之PML GaAs PHEMT MMIC製程，研製3 至18 GHz六倍倍頻器模組之設計、模擬及量測結 果。該倍頻器模組包含一3至6GHz二倍倍頻器、6至 18GHz三倍倍頻器以及一17至22GHz緩衝放大器。 關鍵字：二倍倍頻器，三倍倍頻器、A 類放大器偏 壓點，B 類放大器偏壓點，緩衝放大器。 英文摘要
The purpose of this three-year research project is to develop the basic theory, numerical simulation, implementation and experimental measurement of frequency multiplier circuits. Frequency multiplier is one of the key components in K-band T/R module for wireless communication. In this second-year report, the study results are design, simulation and measurement of PHEMT MMIC frequency multipliers using CIC PML GaAs foundry. 二、計畫緣由及目的 無線收發機中，本地振盪器之相位調變雜訊和 頻率調變雜訊，對信號品質影響甚巨，尤其是在毫 米波段中。因此設計上多採用較低頻之頻率合成 器，再經多級倍頻器，以達到較高之工作頻率。 本報告主要敘述研製之 3 至 18 GHz MMIC 六 倍倍頻器模組。其中二倍倍頻器及三倍倍頻器，均 係以 HEMT 電晶體作為非線性元件及放大元件，設 計主動式倍頻器。主動式倍頻器之優點為：(1)效率 較被動式高，(2)需較低之輸入功率，(3)轉換損失較 降低。研製之倍頻器模組，其工作頻寬設計為 11%。 三、研究方法與成果 倍 頻 器 模 組 之 設 計 ， 係 使 用 Sun Sparc Workstation 20，以 HP/Libra 軟體進行 HEMT 於直 流偏壓點之線性與非線性特性，以及電路分析， MMIC 佈局以及設計法則檢驗(design rule check, DRC)則使用 Cadence 軟體。 3.1 設計原理與方法 該主動式倍頻模組由於使用主動元件，因此設 計時必須分析其穩定度，以免造成倍頻器產生振 盪。此外，並需考量輸入端係匹配至基頻，而輸出 端則匹配至諧波頻率。各相關之 MMIC 設計步驟如 下。 A.二倍倍頻器(doubler) 首先偏壓點選擇為 B 類放大器偏壓點，即將閘 極偏壓在接近夾止電壓附近。如此，電晶體需要夠 大，才能驅動並將輸入信號，轉換成較大之二倍頻 率信號，因此設計上選用 8 指(finger) 400μm HEMT 元件。 匹配電路方面，首先設計輸出端，因為輸出端 則須將基頻以及三倍頻短路，以得到較佳之輸出。 設計上使用 LC 串聯共振器，以使其在共振頻率 時，提供短路阻抗，最後輸出端則匹配至 50Ω。輸 入端係使用低通型式之匹配電路，以阻絕二倍頻出
2 現於輸入端。 B.三倍倍頻器（tripler） 三倍倍頻器之偏壓點選擇為 A 類放大器偏壓 點，選擇元件方面，則係考慮三倍頻的輸出功率以 及匹配電路設計之難易度。太大之元件，將使得三 倍頻信號功率減小，而使二倍頻功率增加。而太小 之元件，將使得輸出功率太早飽和，同時也不易匹 配，因此選擇 6 指 180μm 之 HEMT。匹配電路方 面，同樣首先設計輸出端匹配，此時輸出端必須將 基頻、二倍頻及四倍頻短路，才能得到較佳之輸出， 設計時使用 LC 串聯共振器，以在共振頻率時，提 供短路阻抗。輸入端則使用低通型式匹配網路，以 阻絕高次諧波出現至輸入端。 C.緩衝放大器（buffer amplifier） 緩衝放大器之主要功能為（1）提高輸出功率， （2）提供輸出端良好之匹配，（3）做為帶通濾波器。 故選擇 A 類放大器偏壓點，同時使用損失匹配 (lossy match)，以達到較佳之輸出端匹配 。選擇元 件之考量，主要為輸出功率及匹配難易度，因此選 擇 6 指 150μm HEMT 元件。 3.2 量測結果 上述之二倍倍頻器、三倍倍頻器以及緩衝放大 器模擬係使用 HP/EEsof-Libra，進行線性及非線性 電路分析。以下分別敘述其實驗量測結果。 A. 二倍倍頻器 圖一為研製之二倍倍頻器之 MMIC 佈局圖。圖 二為量測二倍倍頻器輸入功率為 10.84dBm 時，輸 出 功 率 之 頻 率 響 應 ， 顯 示 輸 出 功 率 約 0dBm~-5dBm，因此轉換損失約為 10~15dB。圖三為量測當 輸入頻率 2.92GHz 時，輸入功率與二倍頻輸出功率 之響應特性。圖四為輸入功率為 10.84dBm，且輸入 頻率為 2.81GHz 時，由 HP 90004A 頻譜分析儀量測 得之輸出頻譜，顯示研製之二倍頻對基頻拒斥比約 20dB，對三倍頻拒斥比則約 33dB。 B. 三倍倍頻器 圖五為研製之三倍倍頻器 MMIC 佈局圖。圖六 為量測三倍倍頻器輸入功率為 10.61dBm 時，輸出 功率之頻率響應，顯示輸出功率約 5dBm~-1dBm， 因此轉換損失約為 5~11dB。圖七為量測當輸入頻率 5.64GHz 時，輸入功率與三倍頻輸出功率之響應特 性。圖八為輸入功率為 10.61dBm 且輸入頻率為 5.71GHz 時，量得之輸出功率頻譜，顯示對基頻拒 斥比約為 15dB，對二倍頻拒斥比約 20dB，對四倍 頻拒斥比則約 23dB。 C. 緩衝放大器 圖九為研製之緩衝放大器 MMIC 佈局圖。圖十 為量測輸入端及輸出端之反射係數(S11&S22)，圖 十一為穿透係數(S21)。該量測與模擬結果十分相 近，穿透係數略低於模擬值，應係由於量測時偏壓 低於模擬之偏壓所致。 四、結論 由 上 節 之 量 測 結 果 顯 示 ， 研 製 之 各 倍 頻 器 MMIC，其造成與模擬結果不相同之原因，可能有 以下兩點：（1）模型之不正確，即大訊號模型對於 倍頻器於操作偏壓範圍，特性較不準確，因而造成 誤差。（2）偏壓點不同，因電路在原先設計之偏壓 點極易產生低頻振盪，因此量測時改變偏壓點，以 致與設計之阻抗不同。而由差異較大之二倍倍頻器 量測結果顯示，模型之不準確因素較為可能。此外， 本計畫已進一步使用 TRW 之 0.15um PHEMT 製 程，完成倍頻器 MMIC 之設計。 五、參考文獻
[1] S. A. Maas, Nonlinear Microwave Circuit, Chapter 10, p.397-416, Artech House, 1988. [2] D. G. Thomas, Jr. and G. R. Branner,
“Optimization of active microwave frequency multiplier performance utilizing harmonic terminating impedances ”, IEEE Trans. Microwave Theory Tech., vol.MTT-44. no. 12, pp.2617-2624, December 1996.
[3] T. Hirota and H. Ogawa, “Uniplanar monolithic frequency doublers”, IEEE Trans. Microwave Theory Tech., vol.MTT-37, no.8, pp.1249-1254, August1989.
3 六、圖表 圖三 二倍倍頻器之輸入/輸出功率特性 量測結果。
圖一 二倍倍頻器佈局圖。 Pout (dBm) -10 0 10 Pin=10.84 dBm 圖二 二倍倍頻器之輸出功率頻率響應量測 結果。 -202 4 6 8 10 12 14 -10 0 10 Pin (dBm) Pout (dBm) fin=2.92 GHz fout=5.84GHz 圖四 二倍倍頻器輸出頻譜量測結果。 圖五 三倍倍頻器佈局圖。 14 16 18 20 -20 -10 0 10 frequency (GHz) Pout (dBm) Pin=10.61 dBm 0 5 10 15 -20 -10 0 10 Pin (dBm) Pout (dBm) fin=5.64 GHz fout=16.92GHz 圖六 三倍倍頻器之輸出功率頻率嚮應量測 結果。 -20 -15 -10 -5 0 10 15 20 25 s11 s22 s11 and s22 frequency (GHz) dB 圖七 三倍倍頻器輸入/輸出功率特性量測
4
