國立高雄大學電機工程學系碩士班
碩士論文
UTBB FDSOI 背面電壓調整與可靠度分析
Analysis of Voltage Adjustment and Reliability of
UTBB FDSOI
研究生：黃彥傑
指導教授：張文騰 博士
i
審定書
ii
致謝
在這碩士的時間裡，不管是修課、讀書、做研究以及與同學間的互動，都 是這碩士生活中美好的回憶及過程。而在這過程中，最為要感謝的是我的指導 教授，張文騰教授，謝謝教授犧牲自己的時間，傾聽我在這論文中的實驗上， 遇到的問題及實驗技術上的困難，教授都會給予我解決問題的方向以及接下來 論文研究，所要達成的新的目標和計畫。真的很感謝張文騰教授在我完成論文 這些時間的幫忙和指點。 再來要感謝的是，在 200-1 與 508 實驗室中的優秀同學們，當我對實驗機 台、量測軟體、繪圖軟體以及實驗數據整理上的不熟悉，同學們都會給予我最 快最實質上的幫助。最為感動的是還陪我量測數據到凌晨，謝謝你們對我的協 助及照顧。 最後，我要感謝我的家人們，在我碩士的求學期間給了我最大支持，俗話 說的好，家是最溫暖的避風港，每當我受到挫折，家裡總是給我無限的支持與 鼓勵，因為有你們的支持，我才能在碩士的求學生涯中，努力不懈堅定地完 成。iii
UTBB FDSOI 背面電壓調整與可靠度分析
指導教授 : 張文騰博士 國立高雄大學電機工程研究所 學生 : 黃彥傑 國立高雄大學電機工程研究所摘要
本論文討論n型超薄絕緣層上矽場效電晶體，在施加背面電壓的調整的基本 電性及可靠度分析。在基本電性方面，藉由調整背面偏壓比較超薄絕緣層上矽 場效電晶體的電性影響，結果顯示當背面偏壓為正偏壓，元件臨界電壓會變 小，驅動電流上升，而次臨界擺幅會變大，漏電流增加，當背面偏壓為負偏壓 則呈現相反的趨勢。在可靠度分析方面，在比較在不同背面偏壓下經過熱載子 效應電性壓迫後的電性變化。其結果為當背面偏壓為正時會加強元件的退化程 度，而當背面偏壓為負時會減緩元件的退化程度。最後比較在不同大小的熱載 子效應電性壓迫下元件的退化程度，元件的退化程度隨著電壓的增加而變大。 關鍵字: 超薄絕緣層上矽場效電晶體，基板效應，熱載子效應，驅動電流，次 臨界擺幅，臨界電壓。iv
Analysis of Voltage Adjustment and Reliability of
UTBB FDSOI
Advisor(s) : Dr.(Professor) Wen-Teng Chang
Institute of Electrical Engineering
National University of Kaohsiung
Student : Yen – Chieh Huang
Institute of Electrical Engineering
National Univeristy of Kaohsiung
ABSTRACT
This thesis characterizes n-type ultra-thin body and buried oxide, fully depleted silicon on insulator (UTBB FDSOI) and reliability with
different back-biasing modulation. A positive back-biasing results in a decrease of threshold voltages and an increase of drive currents while it also brings out the increase of the subthreshold swing and leakage current. A high degree of performance enhancement via back-biasing also results in a severe electrical degradation. i.e., a negative back-basing lower the performance but eliminate degradation speed. The degradation time as a function of stressed voltages demonstrate a competitive downscaling degradation of UTBB FDSOI compared to FinFETs.
.
Keywords: UTBB-FDSOI, body effect, hot carrier effect, driving current, subthreshold swing, threshold voltage
v
目錄
第 一 章 緒 論 ... 1 1.1 研究背景與動機 ... 1 1.2 有關 UTBBSOI 技術之研究 ... 4 1.3 論文架構 ... 6 第 二 章 實 驗 元 件 與 基 本 電 性 理 論 ... 7 2.1 元件介紹 ... 7 2.2 量測設備 ... 7 2.3 基本電性曲線 ... 8 2.3.1 ID-VG 特性曲線 ... 8 2.3.2 ID-VD 特性曲線 ... 8 2.3.3 IG-VG特性曲線 ... 9 2.3.4 GM-VG特性曲線 ... 10 2.4 量測相關理論 ... 10 2 . 4 . 1 臨 界 電 壓 (Threshold Voltage，Vth) ... 10 2 . 4 . 2 轉 移 電 導 (Transconductance，Gm) ... 11 2 . 4 . 3 飽 和 電 流 ( ID) ... 11 2 . 4 . 4 次 臨 界 擺 幅 ( S u b t h r e s h o l d S w i n g ， S S ) ... 11 2 . 4 . 5 驅 動 電 流 ... 11 第 三 章 實 驗 結 果 分 析 ... 12 3 . 1 基 本 電 性 分 析 ... 12 3 . 1 . 1 施 加 背 面 偏 壓 實 驗 之 設 計 ... 12 3 . 1 . 2 元 件 施 加 背 面 偏 壓 下 量 測 結 果 與 分 析 ... 13 3 . 2 可 靠 度 量 測 分 析 ... 14 3 . 2 . 1 熱 載 子 效 應 ( H o t C a r r i e r E f f e c t ) ... 15 3 . 2 . 2 不 同 H C E 電 壓 實 驗 結 果 ... 15 第 四 章 結 論 與 未 來 展 望 ... 16 4 . 1 結 論 ... 16vi
4 . 2 未 來 展 望 ... 17 參 考 文 獻 ... 37
vii
圖目錄
圖 2-1UTBBSOI 結構圖---19
圖 2-2 八吋探針座機台控制系統---19
圖 2-2-2 半導體元件參數分析儀 Agilent B1500A Semiconductor Device Analyzer---20
圖 2-2-3 機台開關轉換裝置 E5250A (Low-Leakage Switch Mainframe)---20
圖 2-2-4 EasyExpert 軟體---21 圖 2-2-5 顯微鏡下閘極、源極、汲極、基極對應位置---21 圖 2-2-6 originlab8.6 程式---22 圖 2-2-7 量測環境---22 圖 3-1-2-1 在 L 為 0.1um 時不同背面偏壓下之 ID-VG圖---23 圖 3-1-2-2 在 L 為 0.5um 時不同背面偏壓下之 ID-VG圖---23 圖 3-1-2-3 在 L 為 0.1um 時不同背面偏壓下之 ID-VD 圖---24 圖 3-1-2-4 在 L 為 0.5um 時不同背面偏壓下之 ID-VD 圖---24 圖 3-1-2-5 在 L 為 0.1um 時不同背面偏壓下之 Gm-VG 圖---25 圖 3-1-2-6 在 L 為 0.5um 時不同背面偏壓下之 Gm-VG 圖---25
圖 3-1-2-7 在 L 為 0.5um 及 0.1um 時不同背面偏壓下之 ID-VG 圖---26
圖 3-1-2-8 在 L 為 0.5um 及 0.1um 時不同背面偏壓下之 ID-VD 圖---26
圖 3-1-2-9 在 L 為 0.5um 及 0.1um 時不同背面偏壓下之 Gm-VG 圖---27 圖 3-1-2-10 不同背面偏壓下不同尺寸 UTBB 臨界電壓變化量---27 圖 3-1-2-11 不同背面偏壓下不同尺寸 UTBB 驅動電流變化量---28 圖 3-1-2-12 不同背面偏壓下不同尺寸 UTBB 轉移電導變化量---28 圖 3-1-2-13 為 N 型在 W/L 為 0.08um/0.1um 時不同背面偏壓下之 ID-VG 圖----30 圖 3-1-2-14 為 N 型在 W/L 為 0.08um/0.1um 時不同背面偏壓下之 ID-VD 圖----30 圖 3-1-2-15 為 N 型在 W/L 為 0.08um/0.1um 時不同背面偏壓下之 Gm-VG 圖--31 圖 3-1-2-16 為 N 型在 W/L 為 0.08um/0.5um 時不同背面偏壓下之 ID-VG 圖----31
viii 圖 3-1-2-17 為 N 型在 W/L 為 0.08um/0.5um 時不同背面偏壓下之 ID-VD 圖----32 圖 3-1-2-18 為 N 型在 W/L 為 0.08um/0.5um 時不同背面偏壓下之 GMVG 圖---32 圖 3-1-2-19 為 P 型在 W/L 為 0.08um/0.1um 時不同背面偏壓下之 ID-VG 圖----33 圖 3-1-2-20 為 P 型在 W/L 為 0.08um/0.1um 時不同背面偏壓下之 ID-VD 圖----33 圖 3-1-2-21 為 P 型在 W/L 為 0.08um/0.1um 時不同背面偏壓下之 Gm-VG 圖---34 圖 3-1-2-22 為 P 型在 W/L 為 0.08um/0.5um 時不同背面偏壓下之 ID-VG 圖----34 圖 3-1-2-23 為 P 型在 W/L 為 0.08um/0.5um 時不同背面偏壓下之 ID-VD 圖----35 圖 3-1-2-24 為 P 型在 W/L 為 0.08um/0.5um 時不同背面偏壓下之 GMVG 圖---35 圖 3-2-2-1 熱載子效應量測實驗流程圖---36 圖 3-2-5-1UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 1.8V 壓迫 100 分鐘 之 ID-VG圖---37
圖 3-2-5-2UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 2.1V 壓迫 100 分鐘 之 ID-VG圖---37
圖 3-2-5-2UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 2.4V 壓迫 100 分鐘 之 ID-VG圖---38
圖 3-2-5-4UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 1.8V 壓迫 100 分鐘 之 ID-VD圖---38
圖 3-2-5-5UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 2.1V 壓迫 100 分鐘 之 ID-VD圖---39
圖 3-2-5-5UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 2.4V 壓迫 100 分鐘 之 ID-VD圖---39
圖 3-2-5-7UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 1.8V 壓迫 100 分鐘 之 Gm-VG圖---40
圖 3-2-5-7UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 2.1V 壓迫 100 分鐘 之 Gm-VG圖---40
圖 3-2-5-7UTBB-FDSOI W/L=0.12um/1um 經過 HCE 電壓為 2.4V 壓迫 100 分鐘 之 Gm-VG圖---41
圖 3-2-5-10UTBB-FDSOI W/L=0.12um/1um 不同 HCE 電壓下每 20 分鐘之汲極 電流變化量圖---41 圖 3-2-5-11UTBB-FDSOI W/L=0.12um/1um 不同 HCE 電壓下每 20 分鐘之臨界 電壓變化量圖---42 圖 3-2-5-12UTBB-FDSOI W/L=0.12um/1um 不同 HCE 電壓下每 20 分鐘之轉移 電導變化量圖---42
ix
表目錄
表 3 - 1 - 2 - 1 背 面 偏 壓 之 臨 界 電 壓 變 化 率 - - - 2 9
表 3 - 1 - 2 - 2 背 面 偏 壓 之 次 臨 界 擺 幅 變 化 率 - - - 2 9
1
第 一 章 緒 論
1.1 研究背景與動機
對 於 半 導 體 ， 它 存 在 於 所 有 我 們 所 想 得 到 的 電 子 裝 置 中 ， 可 以 說 是 支 撐 現 代 社 會 重 要 的 根 基 之 一 。 而 像 是 個 人 電 腦 等 運 算 器 、 手 機 等 行 動 裝 置 、 家 電 產 品 、 遊 戲 機 ， 甚 至 是 數 位 相 機 、 電 子 檔 行 裝 置 、 汽 車 及 飛 機 等 物 品 中 皆 含 有 半 導 體 。 而 2 1 世 紀 的 今 日 ， 在 這 些 以 網 際 網 路 作 為 要 角 的 電 子 儀 器 ， 也 隨 著 日 益 多 功 能 、 高 性 能 化 而 逐 漸 地 塑 造 出 另 一 種 樣 貌 ， 成 為 更 具 智 慧 且 複 雜 的 系 統 。 而 要 使 這 些 相 關 產 品 有 明 顯 的 效 能 提 升 及 進 步 ， 就 是 作 為 核 心 主 角 的 關 鍵 元 件 ─ 「 半 導 體 」 。 在 西 元 1 9 4 7 年 ， 在 美 國 貝 爾 電 話 研 究 所 ( B e l l T e l e p h o n e L a b o r a t o r y ) 誕 生 了 歷 史 上 第 一 顆 電 晶 體 ， 當 時 多 處 於 真 空 管 的 時 代 ， 因 此 第 一 顆 電 晶 體 被 稱 為 「 T r a n s f e r + r e s i s t o r 」 , 是 一 種 「 取 代 真 空 管 的 電 阻 器 」 [ 1 ] 。 而 在 西 元 1 9 6 5 年 ， G o r d o n E a r l e M o o r e 提 出 積 體 電 路 上 可 容 納 的 電 晶 體 ， 會 隨 時 間 變 化 而 產 生 電 晶 體 數 目 以 指 數 的 方 式 遞 增 或 是 遞 減 ， 尺 寸 大 小 以 指 數 的 方 式 遞 減 的 改 變 ， 這 便 是 我 們 熟 知 的 摩 爾 定 律 。 過 去 幾 十 年 來 ， 甚 至 直 到 現 在 ， 摩 爾 定 律 目 前 依 舊 遵 循 的 半 導 體 定 律 [ 2 ] ， 是 各 大 半 導 體 製 造 商 在 研 發 時 所 依 據 參 考 的 定 律 ， 而 為 了 使 電 晶 體 的 效 能 不 斷 的 加 強 與 進 步 ， 製 造 商 會 以 微 縮 電 晶 體 的 單 位 尺 寸 ， 以 減 少 製 造 成 本 ， 使 得 I C 產 品 積 體 電 路 面 積 提 高 ， 能 提 升 性 能 ， 所 以 至 今 尺 寸 微 縮 仍 為 半 導 體 工 業 製 程 的 技 術 藍 圖 。2 在 1 9 7 0 年 代 ， 積 體 電 路 技 術 發 展 逐 漸 成 熟 ， 而 有 了 小 型 積 體 電 路 ( S m a l l S c a l e I n t e g r a t i o n ) ， 中 型 積 體 電 路 ( M e d i u m S c a l e I n t e g r a t i o n ) ， 大 型 積 體 電 路 ( l a r g e - s c a l e i n t e g r a t i o n ) ， 甚 至 是 發 展 至 今 的 超 大 型 積 體 電 路 ( v e r y -l a r g e - s c a -l e i n t e g r a t i o n ) 。 就 目 前 製 造 材 料 而 言 ， 主 要 的 製 造 材 料 為 矽 ， 這 是 因 為 矽 的 特 性 是 ， 在 高 溫 氧 化 的 環 境 下 ， 可 以 形 成 二 氧 化 矽 表 面 介 電 層 ， 而 二 氧 化 矽 的 網 狀 結 構 決 定 了 它 具 有 優 良 的 物 理 和 化 學 性 質 ， 具 不 容 水 ， 材 質 堅 硬 ， 絕 緣 特 性 佳 等 ， 且 成 本 低 ， 而 在 原 料 豐 沛 及 好 處 理 的 特 性 情 況 下 ， 在 半 導 體 材 料 中 位 居 重 要 的 角 色 。 而 隨 著 科 技 發 展 ， 新 的 需 求 越 來 越 多 元 ， 工 業 界 為 了 減 少 製 造 成 本 ， 除 了 不 停 的 增 大 晶 圓 的 面 積 外 ， 並 且 微 縮 電 晶 體 的 尺 寸 ， 為 了 求 得 能 在 相 同 的 晶 圓 面 積 下 有 更 大 的 積 體 電 路 面 積 。 而 晶 圓 尺 寸 從 早 期 的 2 吋 到 現 在 的 1 2 吋 ， 然 後 發 展 到 1 8 吋 。 並 且 為 了 能 在 相 同 大 小 的 晶 圓 下 擁 有 較 高 的 積 體 電 路 密 度 ， 便 開 始 微 縮 元 件 的 尺 寸 。 元 件 也 從 昔 日 的 微 奈 米 級 微 縮 至 今 日 的 奈 米 級 ( 1 0 n m ) 。 隨 著 元 件 本 身 的 微 縮 所 帶 來 的 益 處 ， 不 僅 僅 是 降 低 製 造 的 成 本 和 提 升 積 集 密 度 外 ， 還 可 以 有 效 的 提 升 操 作 速 度 以 及 降 低 消 耗 功 率 。 在 元 件 尺 寸 微 縮 的 同 時 ， 閘 極 介 電 層 也 需 要 隨 之 減 薄 以 提 供 足 夠 的 驅 動 電 流 ； 但 是 當 傳 統 二 氧 化 矽 介 電 層 小 於 2 奈 米 時 ， 會 引 發 直 接 穿 隧 效 應 而 產 生 極 大 的 閘 極 漏 電 流 。 而 當 通 道 長 度 越 來 越 近 時 ， 短 通 道 效 應 便 會 開 始 出 現 。 而 因 為 汲 極 與 源 極 之 間 ， 因 為 通 道 間 的 距 離 越 來 越 縮 短 ， 使 得 兩 極 越 靠 越 近 ， 便 會 造 成 基 板 穿 隧 電 流 增 加 以 及 崩 潰 電 壓 ( B r e a k d o w n Vo l t a g e ) 下 降 ， 而 當 此 狀 況 越 趨 嚴 重 之 時 更 有 可
3 能 會 引 起 貫 穿 效 應 ( P u n c h T h r o u g h E f f e c t ) ， 使 得 元 件 特 性 大 幅 度 衰 減 並 使 元 件 有 次 臨 界 擺 幅 ( S u b t h r e s h o l d S w i n g ， S S ) 的 增 加 、 汲 極 能 障 下 降 ( D r a i n - I n d u c e d B a r r i e r L o w e r i n g ， D I B L ) 還 有 臨 界 電 壓 下 滑 ( T h r e s h o l d Vo l t a g e R o l l - o f f ) 等 現 象 [ 3 ] - [ 4 ] 。 傳 統 抑 制 短 通 道 效 應 的 方 法 ， 有 利 用 改 變 濃 度 如 輕 摻 雜 汲 極 與 暈 型 摻 雜 ， 這 是 常 用 來 抑 制 短 通 道 效 應 、 極 薄 的 閘 極 介 電 層 等 [ 5 ] 。 不 過 在 元 件 尺 寸 越 來 越 縮 小 的 趨 勢 下 ， 短 通 道 效 應 的 抑 制 就 越 來 越 不 有 效 的 被 控 制 。 而 為 了 解 決 這 個 情 況 ， 解 決 短 通 道 效 應 最 根 本 且 有 效 的 方 法 ， 就 是 從 新 的 材 料 與 元 件 結 構 這 個 方 向 來 著 手 ， 像 是 h i g h – K 閘 極 介 電 層 、 m e t a l S o u r c e / D r a i n 、 絕 緣 層 上 矽 電 晶 體 ( S i l i c o n o n I n s u l a t o r ) 和 三 閘 極 電 晶 體 ( T r i g a t e ) 。 將 高 介 電 常 數 的 材 料 拿 來 取 代 傳 統 的 二 氧 化 矽 ， 因 為 高 介 電 常 數 材 料 的 物 理 厚 度 是 傳 統 二 氧 化 矽 的 數 倍 ， 因 此 能 有 效 的 抑 制 閘 極 漏 電 流 。 而 其 中 ， 三 閘 極 電 晶 體 由 於 擁 有 和 傳 統 V L S I C M O S 相 容 的 製 程 、 極 佳 的 電 流 傳 輸 特 性 跟 抑 制 短 通 道 的 能 力 ， 被 眾 人 寄 望 能 延 續 莫 爾 定 律 到 1 0 n m 以 下 [ 6 ] 。 不 過 在 使 用 高 介 電 常 數 的 材 料 來 取 代 二 氧 化 矽 時 ， 還 是 遇 上 些 許 的 問 題 ， 例 如 低 載 子 遷 移 率 、 高 介 面 陷 阱 密 度 、 電 荷 的 捕 捉 與 散 逸 與 可 靠 度 問 題 。 因 此 許 多 專 家 學 者 提 出 研 究 解 決 方 案 ， 在 不 改 變 元 件 結 構 和 現 有 的 製 造 技 術 下 ， 將 改 善 閘 極 通 道 工 程 是 具 比 較 合 適 性 ， 例 如 超 薄 的 S O I ( U l t r a T h i n n e r S i l i c o n O n I n s u l a t o r， U T S O I ) 在 同 樣 製 程 技 術 下 提 高 製 成 密 度 與 運 算 速 度 的 電 路 ， 能 有 效 提 高 電 導 且 元 件 能 操 作 在 更 低 的 電 壓 ， 另 外 還 有 非 平 面 式 元 件 ， 鰭 式 電 晶 體 ( F i n
4 F i e l d - E f f e c t T r a n s i s t o r F i n F E T ) 在 閘 極 通 道 長 度 做 微 縮 ， 來 改 善 短 通 道 效 應 ， 並 減 少 漏 電 流 [ 7 ] 。
1.2 有關 UTBBSOI 技術之研究
在 半 導 體 尺 寸 不 斷 微 縮 的 同 時 ， 半 導 體 產 業 也 碰 到 許 多 的 挑 戰 。 像 是 導 通 電 流 及 截 止 電 流 無 法 再 維 持 較 高 的 比 例 、 各 種 的 短 通 道 效 應 以 及 在 閘 極 氧 化 層 單 薄 時 ， 會 有 穿 隧 效 應 的 產 生 ， 使 漏 電 流 的 大 小 隨 著 厚 度 減 少 成 指 數 增 加 ， 這 些 都 是 需 要 克 服 的 難 題。而 絕 緣 層 上 矽 ( S O I ) 是 一 種 能 有 效 改 善 上 述 問 題 的 結 構 之 一 。 而 S O I 基 本 上 可 以 分 成 兩 種 ， 分 別 為 完 全 空 乏 型 以 及 部 分 空 乏 型 。 完 全 空 乏 型 ， 是 指 在 源 極 與 汲 極 之 間 只 存 在 著 空 乏 區 。 部 分 空 乏 型 ， 指 的 是 如 果 矽 的 厚 度 大 於 兩 倍 的 最 大 空 乏 區 寬 度 ， 也 就 是 在 源 極 與 汲 極 之 間 同 時 存 在 著 沒 有 載 子 的 空 乏 區 跟 有 載 子 存 在 的 中 和 區 [ 8 ] 。 完 全 空 乏 型 的 電 晶 體 有 許 多 技 術 上 的 優 勢 ， 目 前 使 用 非 常 廣 泛 ， 而 U T B B S O I 就 是 完 全 空 乏 型 的 電 晶 體 。 它 有 著 消 耗 工 率 低 ， 且 在 閘 極 長 度 縮 為 極 短 時 有 較 小 的 臨 界 電 壓 變 異 ， 有 較 陡 峭 的 次 臨 界 斜 率 ， 同 時 配 合 暈 型 植 入 及 輕 參 雜 汲 極 可 以 有 效 抑 制 短 通 道 效 應 。 並 它 平 面 式 結 構 符 合 現 有 的 矽 製 程 技 術 ， U T B B S O I 目 前 是 非 常 廣 泛 使 用 在 半 導 體 製 程 上 。 本 論 文 將 U B T T S O I 做 基 本 電 性 的 量 測 及 可 靠 度 電 性 量 測 ， 探 討 改 變 背 面 偏 壓 時 會 對 基 本 電 性 有 何 影 響 ， 以 及 在 不 同 背 面 偏 壓 下 經 過 H C E 電 壓 的 變 化 ， 最 後 是 不 同 H C E 電 壓 下 的 可 靠 度 分 析 。5
1.3 論文架構
本 論 文 以 U T B B S O I 作 為 實 驗 元 件 ， 給 予 不 同 偏 壓 條 件 的 基 本 電 性 量 測 及 可 靠 度 電 性 量 測 ， 主 要 分 成 四 個 章 節 。 第 二 章 以 實 驗 元 件 與 環 境 介 紹 ， 還 有 會 使 用 到 的 特 性 曲 線 其 使 用 的 參 數 及 意 義 元 件 。 第 三 章 則 是 元 件 量 測 結 果 分 析 ， 以 及 有 基 本 電 性 的 量 測 和 可 靠 度 電 性 量 測 。 第 四 章 最 後 是 實 驗 結 果 探 討 與 未 來 展 望 。6
第 二 章 實 驗 元 件 與 基 本 電 性 理 論
2.1 元件介紹
本 次 實 驗 所 使 用 的 元 件 是 由 聯 華 電 子 所 提 供 的 超 薄 絕 緣 層 上 矽 場 效 電 晶 體 ( U l t r a - T h i n - B o d y a n d B o x S i l i c o n - o n - I n s u l a t o r ， U T B B S O I )。超 薄 絕 緣 層 上 矽 場 效 電 晶 體 的 結 構 如 圖 2 - 1 擁 有 超 薄 的 氧 化 層 厚 度 1 n m ， 絕 緣 層 上 矽 薄 膜 的 厚 度 1 0 n m 及 厚 度 2 0 n m 的 S i O2 B O X ， U T B B S O I 的 暈 型 植 入 B F 2 其 摻 雜 濃 度 為 5 × 1 01 4， 輕 摻 雜 汲 極 是 使 用 A S 其 濃 度 為 1 × 1 01 5。2.2 量測設備
本 次 實 驗 會 使 用 的 軟 硬 體 儀 器 為 到 八 吋 探 針 座 系 統 ( 圖 2 - 2 ) 、 半 導 體 元 件 參 數 分 析 儀 ( B 1 5 0 0 A S e m i c o n d u c t o r D e v i c e P a r a m e t e r A n a l y z e r ) ( 圖 2 - 2 - 2 ) 與 機 台 開 關 轉 換 裝 置 E 5 2 5 0 A ( L o w - L e a k a g e S w i t c h M a i n f r a m e ) ( 圖 2 - 2 - 3 ) 及 量 測 的 程 式 為 安 捷 倫 公 司 ( A g i l e n t ) 所 提 供 的 E a s y E x p e r t 軟 體 ( 圖 2 -2 - 4 )， 先 將 晶 片 置 於 載 台 上 後 移 動 四 組 探 針 至 所 要 測 量 位 置， 這 四 組 探 針 分 別 對 應 電 晶 體 的 閘 極 、 源 極 、 汲 極 、 基 極 如 ( 圖 2 - 2 - 5 ) ， 在 顯 微 鏡 下 移 動 探 針 至 對 應 的 腳 位 後 使 用 E a s y E x p e r t 將 數 據 取 出 後 ， 使 用 O r i g i n l a b 8 . 6 程 式 ( 圖 2 - 2 - 6 ) 來 繪 製 電 性 曲 線 圖 。 實 驗 量 測 環 境 ( 圖 2 - 2 - 7 ) 。7
2.3 基本電性曲線
2.3.1 I
D-V
G特性曲線
ID- VG 的 量 測 是 使 用 A g i l e n t 半 導 體 元 件 參 數 分 析 儀 來 取 得 。 首 先 將 元 件 源 極 端 ( S o u r c e ) 與 基 極 端 ( B o d y ) 同 時 接 地 ( VS= VB= 0 V ) ， 汲 極 端 ( D r a i n ) 電 壓 設 定 為 一 個 定 值 電 壓 ( VD = 0 . 0 5 V ) 使 元 件 操 作 在 線 性 區 ， 閘 極 的 電 壓 設 定 為 S w e e p m o d e ( 從 - 0 . 5 ~ 1 . 5 V ， 每 0 . 0 5 V 為 一 個 S t e p ) ， 量 測 元 件 之 閘 極 ( VG) 電 壓 與 汲 極 電 流 ( ID) 的 關 係 曲 線 圖 。 而 量 測 所 得 到 的 數 據 ， 以 O r i g i n l a b 8 . 6 程 式 來 繪 圖 ， 繪 圖 時 將 I D 取 l o g 來 表 示 ， 圖 形 以 V G 為 X 軸，l o g I D 為 Y 軸 表 示。而 透 過 I D - V G 之 間 的 關 係， 經 由 計 算 可 得 到 臨 界 電 壓 ( T h r e s h o l d V o l t a g e ， V t h ) 、 轉 移 電 導 ( T r a n s c o n d u c t a n c e，G m )、次 臨 界 擺 幅 ( S u b t h r e s h o l d S w i n g， S S ) 。2.3.2 I
D-V
D特性曲線
ID- VD 的 量 測 亦 使 用 半 導 體 元 件 參 數 分 析 儀 來 取 得 。 同 樣 將 元 件 源 極 端 與 基 極 端 同 時 接 地 ( VS= VB= 0 V )， 閘 極 電 壓 設 定 為 ID- VG量 測 時 所 得 到 的 臨 界 界 電 壓 + 1 V， 汲 極 端 電 壓 設 定 為 S w e e p ( 從 - 0 . 5 V ~ 1 . 2， 每 0 . 0 3 V 為 一 個 S t e p )， 由 汲 極 電 流 ( ID) 和 汲 極 電 壓 ( VD) 構 成 所 謂 的 輸 出 特 性 ( O u t p u t C h a r a c t e r i s t i c ) 曲 線 。 而 圖 形 以 VD為 X 軸 ， ID為 Y 軸 表 示 。 而 此 曲 線 又 可 分 為 截 止 區 ( C u t - O f f R e g i o n ) 、 線 性 區 ( L i n e a r R e g i o n ) 和 飽 和 區 ( S a t u r a t i o n R e g i o n ) 三 個 區 域 :8 ( 一 ) 截 止 區 ( C u t - O f f R e g i o n ) : 當 V G S V t h 時 ， 通 道 無 法 形 成 反 轉 層 ， 電 荷 無 法 流 動 產 生 電 流 ， 元 件 不 導 通 。 ( 二 ) 線 性 區 ( L i n e a r R e g i o n ) : 當 V G S > V t h 且 V D S < ( V G S – V t h ) 時 ， 此 時 通 道 產 生 ， 元 件 行 為 類 似 電 阻 ， 也 稱 歐 姆 區 ( O h m i c R e g i o n ) ， 電 流 公 式 : … … … . . . ( 1 ) : 載 子 遷 移 率 ； : 閘 極 氧 化 層 單 位 電 容 ； W : 通 道 寬 ； L : 通 道 長 ( 三 ) 飽 和 區 ( S a t u r a t i o n R e g i o n ) : 當 V G S > V t h 且 V D S > ( V G S -V t h ) 時 ， 通 道 消 失 ， 這 種 狀 況 稱 為 夾 止 ( p i n c h - o f f ) ， 電 流 公 式 : … … … ( 2 )
2.3.3 I
G-V
G特性曲線
IG- VG 的 量 測 亦 使 用 A g i l e n t 半 導 體 元 件 參 數 分 析 儀 。 將 元 件 源 極 端 、 基 極 端 、 汲 極 端 都 接 地 ( VD= VS= VB= 0 V ) ， 閘 極 電 壓 設 定 為 S w e e p ( 由 - 1 . 5 V ~ 1 . 5 V， 每 0 . 0 5 V 為 一 個 S t e p )， 量 測 其 閘 極 電 壓 ( VG) 與 閘 極 漏 電 流 ( IG) 的 關 係 曲 線 圖 。 觀 察 此 元 件 從 負 電 壓 的 累 積 狀 態 至 正 電 壓 的 反 轉 狀 態 ， 並 量 測 其 閘 極 漏 電 流 大 小 ， 圖 形 以 VG為 X 軸 ， IG為 Y 軸 表 示 。9
2.3.4 G
M-V
G特性曲線
Gm- VG的 量 測 是 使 用 A g i l e n t 半 導 體 元 件 參 數 分 析 儀 。 首 先 將 元 件 源 極 端 與 基 極 端 同 時 接 地 ( VS= VB= 0 V ) ， 汲 極 端 ( D r a i n ) 電 壓 設 定 為 一 個 定 值 電 壓 ( VD = 0 . 0 5 V ) 使 元 件 操 作 在 線 性 區 ， 閘 極 的 電 壓 設 定 為 S w e e p m o d e ( 從 - 0 . 5 ~ 1 . 5 V ， 每 0 . 0 5 V 為 一 個 S t e p ) ，萃 取 出 臨 界 電 壓 ( Vt h) 與 轉 移 電 導 ( Gm) 。 其 得 到 的 數 據 利 用 O r i g i n l a b 8 . 6 程 式 繪 出 G m - V G 特 性 曲 線 圖。10
2.4 量測相關理論
2 . 4 . 1 臨 界 電 壓 ( T h r e s h o l d Vo l t a g e ， V
t h)
臨 界 電 壓 是 元 件 的 重 要 的 參 數 。 對 元 件 的 微 縮 工 程 而 言 ， 低 功 率 、 低 電 壓 的 設 計 相 當 為 重 要 。 而 臨 界 電 壓 的 原 理 相 當 複 雜，除 了 與 氧 化 層 的 特 性 有 關 外，金 屬 層 的 特 性 也 有 影 響。 目 前 在 萃 取 臨 界 電 壓 方 面 有 相 當 多 種 方 法 ， 而 本 篇 論 文 所 採 用 的 方 法 為 Gm M A X外 插 法 。 由 元 件 的 ID- VG特 性 曲 線 中 ， 電 流 對 電 壓 先 微 分 後 得 元 件 之 轉 導 對 電 壓 ( G m - VG) 曲 線 ， 由 轉 導 之 最 大 值 對 應 到 特 性 曲 線 上 相 對 應 點 取 切 線 並 交 於 橫 軸 ， 最 後 再 減 去 ( −1 2𝑉𝐷) ， 即 可 得 到 線 性 區 之 臨 界 電 壓 。2 . 4 . 2 轉 移 電 導 ( Tr a n s c o n d u c t a n c e ， G
m)
轉 移 電 導 ( t r a n s c o n d u c t a n c e , GM) 是 作 為 放 大 器 場 效 電 晶 體 的 重 要 參 數 ， 由 輸 出 電 流 ( ID) 變 化 與 輸 入 電 壓 控 制 ( VG) 的 比 值 來 決 定 大 小 ， 當 G m 值 越 大 ， 即 代 表 小 電 壓 的 變 化 就 能 產 生 很 大 的 輸 出 電 流 變 化 。2 . 4 . 3 飽 和 電 流 ( I
D)
本 論 文 的 電 性 量 測 結 果 ， 是 以 儀 器 設 定 閘 極 電 壓 為 ( Vt h+ 1 V ) 所 量 測 出 的 汲 極 飽 和 電 流 ( D r a i n S a t u r a t i o n C u r r e n t， ID s a t) 來 討 論 。 當 驅 動 電 流 越 高 ， 代 表 元 件 的 特 性 越 好 。2 . 4 . 4 次 臨 界 擺 幅 ( S u b t h r e s h o l d S w i n g ， S S )
當 電 晶 體 為 開 關 時 ， 次 臨 界 擺 幅 能 用 以 評 價 一 顆 電 晶 體 的 開 關 速 度 ， 由 I D - V G 特 性 曲 線 求 得 ， 利 用 曲 線 圖 取 得 電 流 上 升 1 0 倍 時 之 間 的 電 壓 差 ， 將 其 帶 入 公 式 後 就 能 得 到 。11 次 臨 界 擺 幅 數 值 越 小 就 越 接 近 理 想 值 ， 其 特 性 曲 線 圖 會 越 陡 ， 較 陡 的 次 臨 界 斜 率 表 示 閘 極 可 以 快 速 的 反 轉 使 通 道 導 通 。
2 . 4 . 5 驅 動 電 流
當 施 加 的 閘 極 電 壓 大 於 臨 界 電 壓 ， 汲 極 端 與 源 極 端 之 間 會 形 成 一 層 電 子 反 轉 層 ， 此 時 外 加 汲 極 電 壓 ， 可 讓 兩 端 之 間 的 電 荷 流 動 ， 產 生 汲 極 電 流 ， 此 電 流 大 小 可 當 作 驅 動 電 晶 體 能 力 的 依 據 ， 驅 動 電 流 特 性 由 I D - V D 特 性 曲 線 觀 察 得 出 。第 三 章 實 驗 結 果 分 析
3 . 1 基 本 電 性 分 析
分 析 元 件 的 基 本 電 性 主 要 以 I D - V G 、 I D - V D 、 G m - V G 三 項 ， 比 較 背 面 偏 壓 對 元 件 有 什 麼 影 響 ， 藉 此 了 解 U T B B -F D S O I 特 性 趨 勢 。3 . 1 . 1 施 加 背 面 偏 壓 實 驗 之 設 計
實 驗 的 元 件 為 兩 種 不 同 尺 寸 的 H i g h d o p i n g U T B B -F D S O I ， 元 件 通 道 寬 度 尺 寸 為 固 定 0 . 0 8 u m ， 長 度 為 0 . 1 u m 、 0 . 5 u m ， 量 測 儀 器 為 A g i l e n t B 1 5 0 0 A 半 導 體 元 件 參 數 分 析 儀 ， 首 先 ID- VG 的 設 定 參 數 為 元 件 源 極 端 接 地 ( VS= 0 V ) ， 基 極 端 分 別 設 定 三 個 不 同 的 偏 壓 ( 1 V 、 0 V 、 - 1 V ) 而 汲 極 端 電 壓 為 ( VD= 0 . 0 5 V ) 使 元 件 操 作 在 線 性 區 ， 閘 極 電 壓 設 定 為 S w e e p m o d e ( 從 - 0 . 5 ~ 1 . 5 V ， 每 0 . 0 1 V 為 一 個 s t e p ) ， 測 量 出 兩 種 不 同 尺 寸 的 元 件 在 施 加 背 面 偏 壓 下 的 閘 極 電 壓 VG 與 汲 極 電 流 ID 的 關 係 曲 線 圖 ， 在 將 D a t a 匯 入 o r i g i n l a b 8 . 6 得 到 I D - V G 圖 。12 而 另 外 也 分 別 量 測 N 型 和 P 型 的 在 不 同 偏 壓 下 的 分 析 ， 基 極 端 分 別 設 定 九 個 不 同 的 偏 壓 ( 4 V 、 3 V 、 2 V 、 1 V 、 0 V 、 - 1 V 、 - 2 V 、 - 3 V 、 - 4 V ) 而 汲 極 端 電 壓 為 ( VD= 0 . 0 5 V ) 使 元 件 操 作 在 線 性 區 ， 閘 極 電 壓 設 定 為 S w e e p m o d e ( 從 -0 . 5 ~ 1 . 5 V ， 每 -0 . -0 1 V 為 一 個 s t e p ) ， 測 量 出 兩 種 不 同 尺 寸 的 元 件 在 施 加 背 面 偏 壓 下 的 閘 極 電 壓 VG 與 汲 極 電 流 ID 的 關 係 曲 線 圖 ， 在 將 D a t a 匯 入 o r i g i n l a b 8 . 6 得 到 I D - V G 圖 。 ID- VD 的 設 定 參 數 為 元 件 源 極 端 接 地 ( V S = 0 V ) ， 基 極 端 分 別 設 定 三 個 不 同 的 偏 壓 ( 1 V 、 0 V 、 1 V ) ， 閘 極 電 壓 設 定 為 I D -V G 量 測 時 所 得 到 的 臨 界 電 壓 + 1 -V ， 汲 級 端 電 壓 設 定 為 S w e e p ( 從 0 V ~ - 1 . 2 V ， 每 0 . 0 1 V 為 一 個 S t e p ) ， 測 量 出 兩 種 不 同 尺 寸 的 元 件 在 施 加 背 面 偏 壓 下 的 汲 極 電 壓 V D 與 汲 極 電 流 I D 的 特 性 曲 線 圖 ， 在 將 D a t a 匯 入 o r i g i n l a b 8 . 6 得 到 I D -V D 圖 。 另 外 也 分 別 量 測 N 型 和 P 型 的 在 不 同 偏 壓 下 的 分 析 ， 基 極 端 分 別 設 定 九 個 不 同 的 偏 壓 ( 4 V 、 3 V 、 2 V 、 1 V 、 0 V 、 -1 V 、 - 2 V 、 - 3 V 、 - 4 V ) ， 閘 極 電 壓 設 定 為 I D - V G 量 測 時 所 得 到 的 臨 界 電 壓 + 1 V ， 汲 級 端 電 壓 設 定 為 S w e e p ( 從 0 V ~ -1 . 2 V ， 每 0 . 0 -1 V 為 一 個 S t e p ) ， 測 量 出 兩 種 不 同 尺 寸 的 元 件 在 施 加 背 面 偏 壓 下 的 汲 極 電 壓 V D 與 汲 極 電 流 I D 的 特 性 曲 線 圖 ， 在 將 D a t a 匯 入 o r i g i n l a b 8 . 6 得 到 I D - V D 圖 。 Gm- VG 的 設 定 參 數 為 元 件 源 極 端 接 地 ( V S = 0 V ) ， 基 極 端 分 別 設 定 三 個 不 同 的 偏 壓 ( 1 V 、 0 V 、 - 1 V ) 而 汲 極 端 電 壓 為 ( V D = 0 . 0 5 V ) 使 元 件 操 作 在 線 性 區 ， 閘 極 電 壓 設 定 為 S w e e p m o d e ( 從 - 0 . 5 ~ 1 . 5 V ， 每 0 . 0 1 V 為 一 個 s t e p ) ， 測 量 出 兩 種 不 同 尺 寸 的 元 件 在 施 加 背 面 偏 壓 下 的 臨 界 電 壓 ( V t h ) 與 轉 移 電 導 ( G m ) 的 關 係 曲 線 圖 ， 在 將 D a t a 匯 入 o r i g i n l a b 8 . 6 得 到 Gm- VG 圖 。
13 另 外 也 分 別 量 測 N 型 和 P 型 的 在 不 同 偏 壓 下 的 分 析 ， 基 極 端 分 別 設 定 九 個 不 同 的 偏 壓 ( 4 V 、 3 V 、 2 V 、 1 V 、 0 V 、 -1 V 、 - 2 V 、 - 3 V 、 - 4 V ) ， 而 汲 極 端 電 壓 為 ( V D = 0 . 0 5 V ) 使 元 件 操 作 在 線 性 區 ， 閘 極 電 壓 設 定 為 S w e e p m o d e ( 從 - 0 . 5 ~ 1 . 5 V ， 每 0 . 0 1 V 為 一 個 s t e p ) ， 測 量 出 兩 種 不 同 尺 寸 的 元 件 在 施 加 背 面 偏 壓 下 的 臨 界 電 壓 ( V t h ) 與 轉 移 電 導 ( G m ) 的 關 係 曲 線 圖 ， 在 將 D a t a 匯 入 o r i g i n l a b 8 . 6 得 到 Gm- VG 圖 。
3 . 1 . 2 元 件 施 加 背 面 偏 壓 下 量 測 結 果 與 分 析
根 據 半 導 體 物 理 理 論 的 基 體 效 應 討 論 中 提 到 M O S F E T 電 晶 體 的 基 極 端 ( B o d y 或 S u b s t r a t e ) 與 源 極 端 通 常 是 等 電 位 ， 也 就 是 源 極 與 基 極 接 面 ( S o u r c e - B o d y j u n c t i o n ) 的 電 壓 等 於 零 ， 這 個 時 候 是 無 基 體 效 應 的 ， 假 如 在 M O S F E T 電 晶 體 的 基 極 加 上 偏 壓 V b s ( 即 V b s > 0 或 V b s < 0 ) ， 基 體 端 的 準 電 子 費 米 能 階 ( E f n ) 會 從 準 電 洞 費 米 能 階 ( E f p ) 偏 移 V b s 大 小 ， 而 會 改 變 M O S F E T 的 臨 界 電 壓 ， 因 此 能 藉 由 改 變 背 面 偏 壓 而 達 到 改 變 元 件 臨 界 電 壓 的 效 果 。 圖 3 - 1 - 2 - 1 ~ 圖 3 - 1 - 2 - 2 分 別 為 同 寬 W = 1 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 I D - V G 線 性 圖 ， 當 V B = 1 時 ， 會 使 臨 界 電 壓 變 小 ， 次 臨 界 擺 幅 變 大 ， 圖 形 曲 線 的 斜 率 較 小 ， 而 當 V B = - 1 V 時 ， 會 使 臨 界 電 壓 變 大 ， 次 臨 界 擺 幅 變 小 ， 圖 形 曲 線 的 斜 率 較 大 ， 圖 3 - 1 - 2 - 3 ~ 圖 3 - 1 - 2 - 4 分 別 為 同 寬 W = 0 . 0 8 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 I D - V D 線 性 圖 ， 當 V B = 1 V 時 因 為 次 臨 界 擺 幅 的 增 加 ， 相 對 的 驅 動 電 流 也 會 變 大 ， 而 V B = -1 V 時 因 為 次 臨 界 擺 幅 的 減 少 ， 相 對 的 驅 動 電 流 也 會 變 小 ， 圖 3 - 1 - 2 - 5 ~ 圖 3 - 1 - 2 - 6 分 別 為 同 寬 W = 0 . 0 8 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 G m - V G 線 性 圖 ， 當 V B = 1 時 其 G m ( M A X ) 比 V B = - 1 V 及 V B = 0 V 還 大 ， 圖 3 - 1 - 2 - 9 為 不 同 長 度 下 的 I D - V G 線 性 圖 ， 能 觀 察 出 在 同 樣 寬 度 下 ， 通 道 長 度 短 的 在 同 樣 的 V B 下 ， 其 次 臨 界 擺 幅 較 大 ， 原 因 是 通 道 愈 短 會 使 汲 極 電 壓 更 容 易 影 響 到 通 道 ， 造 成 次 臨 界 電 流 的 增 加 ， 使 得 閘 極 不 容 易 控 制 汲 極 電 流 ， 造 成 次 臨 界 擺 幅 增 加 。 圖 3 - 1 - 2 - 1 0 為 不 同14 長 度 下 的 I D - V D 線 性 圖 ， 可 以 發 現 在 同 樣 寬 度 下 ， 通 道 長 度 短 的 在 同 樣 V B 下 ， 它 的 驅 動 電 流 會 較 大 ， 原 因 是 通 道 在 變 短 的 同 時 ， 因 汲 極 電 壓 而 產 生 的 汲 極 - 源 極 電 場 效 應 會 變 大 ， 使 驅 動 電 流 會 增 加 。 圖 3 - 1 - 2 - 1 1 為 不 同 長 度 下 G m - V G 線 性 圖 ， 能 觀 察 出 在 同 樣 寬 度 下 ， 通 道 長 度 短 的 在 同 樣 的 V B 下 ， 其 G m ( M A X ) 越 大 ， 因 為 通 道 長 度 越 小 ， 其 汲 極 電 流 越 大 ， 而 I D 的 大 小 與 G m 有 正 比 關 係 ， 所 以 G m 值 越 大 。 3 1 2 -1 2 ~ 圖 3 - -1 - 2 - -1 3 為 高 摻 雜 超 薄 絕 緣 層 上 矽 場 效 電 晶 體 施 加 背 面 偏 壓 的 電 性 變 化 量 ， 從 臨 界 電 壓 的 變 化 率 來 看 ， 兩 者 不 同 長 度 的 元 件 無 明 顯 的 差 異 ， 但 是 驅 動 電 流 的 變 化 率 就 能 看 出 元 件 長 度 較 短 的 變 化 較 大 ， 而 轉 移 電 導 變 化 率 也 較 大 ， 所 以 說 元 件 越 小 越 容 易 受 到 背 面 偏 壓 的 影 響 。 。 最 後 圖 3 - 1 - 2 - 1 3 及 圖 3 - 1 - 2 - 1 6 分 別 為 同 寬 W = 1 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 N 型 I D - V G 線 性 圖 ， 當 V B 越 大 ， 會 使 臨 界 電 壓 變 小 ， 次 臨 界 擺 幅 變 大 ， 圖 形 曲 線 的 斜 率 較 小 ， 而 當 V B 越 小 ， 會 使 臨 界 電 壓 變 大 ， 次 臨 界 擺 幅 變 小 ， 圖 形 曲 線 的 斜 率 較 大 ， 圖 3 - 1 - 2 - 1 4 及 圖 3 - 1 - 2 - 1 7 分 別 為 同 寬 W = 0 . 0 8 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 I D - V D 線 性 圖 ， 當 V B 月 大 時 ， 因 為 次 臨 界 擺 幅 的 增 加 ， 相 對 的 驅 動 電 流 也 會 變 大 ， 而 V B 越 小 時 ， 因 為 次 臨 界 擺 幅 的 減 少 ， 相 對 的 驅 動 電 流 也 會 變 小 ， 圖 3 - 1 - 2 - 1 5 及 圖 3 - 1 - 2 - 1 8 為 N 型 同 寬 W = 0 . 0 8 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 G m - V G 線 性 圖 。 圖 3 - 1 - 2 - 1 9 及 圖 3 - 1 - 2 - 2 2 分 別 為 同 寬 W = 1 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 P 型 I D - V G 線 性 圖 ， 當 V B 越 大 ， 會 使 臨 界 電 壓 變 小 ， 次 臨 界 擺 幅 變 大 ， 圖 形 曲 線 的 斜 率 較 小 ， 而 當 V B 越 小 ， 會 使 臨 界 電 壓 變 大 ， 次 臨 界 擺 幅 變 小 ， 圖 形 曲 線 的 斜 率 較 大 ， 圖 3 - 1 - 2 - 2 0 及 圖 3 - 1 - 2 - 2 3 分 別 為 P 型 同 寬 W = 0 . 0 8 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 I D - V D 線 性 圖 ， 當 V B 月 大 時 ， 因 為 次 臨 界 擺 幅 的 增 加 ， 相 對 的 驅 動 電 流 也 會 變 大 ， 而 V B 越 小 時 ， 因 為 次 臨 界 擺 幅 的 減 少 ， 相 對 的 驅 動 電 流 也 會 變 小 ， 圖 3 - 1 - 2 - 2 1 及 圖 3 - 1 - 2 - 2 4 為 P 型
15 同 寬 W = 0 . 0 8 u m 及 不 同 長 度 L = 0 . 1 u m 、 0 . 5 u m 的 G m - V G 線 性 圖 。
3 . 2 可 靠 度 量 測 分 析
現 代 的 科 技 產 品 時 常 推 陳 出 新 ， 而 因 應 這 個 趨 勢 ， 半 導 體 也 必 須 有 所 進 展 才 有 辦 法 使 得 科 技 產 品 的 效 能 更 加 的 強 大 ， 而 當 有 新 的 半 導 體 產 出 時 ， 就 須 先 經 過 可 靠 度 量 測 分 析 去 測 試 元 件 會 有 那 些 缺 陷 ， 再 將 分 析 的 結 果 去 改 進 製 程 上 的 參 數 ， 而 提 高 產 品 的 良 率 ， 所 以 可 靠 度 量 測 分 析 也 是 半 導 體 製 程 上 重 要 的 步 驟 。 常 見 的 可 靠 度 測 試 包 含 下 列 五 種 : ( 一 ) 熱 載 子 效 應 ( H o t C a r r i e r E f f e c t ， H C E ) 。 ( 二 ) 正 / 負 偏 壓 溫 度 不 穩 定 性 ( P o s i t i v e / N e g a t i v e B i a s T e m p e r a t u r e I n s t a b i l i t y , P B T I / N B T I ) 。 ( 三 ) 時 依 性 介 電 層 崩 潰 ( T i m e D e p e n d e n t D i e l e c t r i c B r e a k d o w n ， T D D B ) 。 ( 四 ) 電 遷 移 ( E l e c t r o m i g r a t i o n ， E M ) 。 ( 五 ) 崩 潰 電 荷 ( B r e a k d o w n C h a r g e ， Q b d ) 在 這 章 節 裡 使 用 到 的 可 靠 度 實 驗 是 熱 載 子 效 應 ( H o t C a r r i e r E f f e c t ， H C E ) ， 先 比 較 在 H C E 前 後 加 背 面 偏 壓 有 何 差 異 ， 之 後 為 不 同 背 面 偏 壓 下 經 過 H C E 有 何 變 化 ， 最 後 比 較 不 同 H C E 電 壓 下 的 元 件 退 化 程 度 。16
3 . 2 . 1 熱 載 子 效 應 ( H o t C a r r i e r E f f e c t )
N 型 M O S F E T 在 操 作 時 ， 在 閘 極 端 給 一 正 偏 壓 ， 此 時 在 氧 化 層 下 方 產 生 感 應 電 子 ， 然 後 在 汲 極 端 加 正 偏 壓 後 ， 就 會 在 源 極 與 汲 極 形 成 一 個 通 道 。 當 元 件 通 道 的 長 度 很 小 時 ， 此 時 汲 極 端 的 橫 向 電 場 會 是 很 大 ， 而 通 道 內 電 子 的 能 量 會 因 電 場 而 上 升 ， 而 這 些 因 電 場 而 上 升 的 能 量 稱 為 熱 載 子 ， 當 它 碰 撞 到 汲 極 端 時 會 生 成 電 子 電 洞 對 ， 這 些 產 生 的 電 子 電 洞 對 有 些 會 受 到 閘 極 端 的 電 壓 吸 引 而 進 入 閘 極 氧 化 層 裡 而 變 成 陷 阱 電 荷 ， 但 大 多 數 會 受 到 汲 極 端 吸 引 而 產 生 汲 極 電 流 。3 . 2 . 2 不 同 H C E 電 壓 實 驗 結 果
圖 3 - 2 - 5 - 1 ~ 圖 3 - 2 - 5 - 3 為 n 型 U T B B - F D S O I 其 寬 度 為 0 . 1 2 u m ， 長 度 為 1 u m 時 ， 在 不 同 H C E 電 壓 下 ， 每 2 0 分 鐘 量 測 一 次 ， 共 1 0 0 分 鐘 的 汲 極 電 流 對 閘 極 電 壓 關 係 圖 ， 能 發 現 其 圖 行 都 有 向 右 偏 移 的 趨 勢 ， 在 H C E 電 壓 為 1 . 8 V 時 ， 能 發 現 s t r e s s 前 後 的 次 臨 界 擺 幅 其 差 異 不 明 顯 ， 原 因 是 氧 化 層 裡 注 入 負 電 荷 使 得 臨 界 電 壓 上 升 ， 但 是 元 件 的 介 面 陷 阱 電 荷 還 沒 因 為 s t r e s s 而 增 加 ， 接 著 當 H C E 為 2 . 1 V 及 2 . 4 V 時 ， 能 發 現 兩 者 s t r e s s 前 後 的 次 臨 界 擺 幅 有 明 顯 的 增 加 ， 表 示 隨 著 H C E 電 壓 的 增 加 ， 不 只 氧 化 層 注 入 了 負 電 荷 使 臨 界 電 壓 上 升 ， 元 件 的 介 面 陷 阱 也 增 多 而 導 致 臨 界 電 壓 上 升 更 多 。 圖 3 - 2 - 5 - 4 ~ 圖 3 - 2 - 5 - 6 為 n 型 U T B B - F D S O I 其 寬 度 為 0 . 1 2 u m ， 長 度 為 1 u m 時 ， 在 不 同 H C E 電 壓 下 ， 每 2 0 分 鐘 量 測 一 次 ， 共 1 0 0 分 鐘 的 汲 極 電 流 對 汲 極 電 壓 關 係 圖 ， 能 發 現 經 過 s t r e s s 1 0 0 分 鐘 後 ， 三 種 不 同 H C E 電 壓 其 汲 極 電 流 都 有 退 化 的 情 形 ， 而 H C E 電 壓 越 大 的 汲 極 電 流 退 化 的 程 度 也 越 大 。17 圖 3 - 2 - 5 - 7 ~ 圖 3 - 2 - 5 - 9 為 n 型 U T B B - F D S O I 其 寬 度 為 0 . 1 2 u m ， 長 度 為 1 u m 時 ， 在 不 同 H C E 電 壓 下 ， 每 2 0 分 鐘 量 測 一 次 ， 共 1 0 0 分 鐘 的 轉 移 電 導 對 閘 極 電 壓 關 係 圖 ， 在 H C E 電 壓 為 1 . 8 V 時 ， 觀 察 其 轉 移 電 導 在 s t r e s s 後 退 化 程 度 不 明 顯 ， 表 示 目 前 只 受 到 氧 化 層 多 了 許 多 負 電 荷 而 使 臨 界 電 壓 上 升 ， 元 件 還 未 受 到 介 面 陷 阱 的 影 響 。 而 隨 的 H C E 電 壓 增 加 至 2 . 1 V 及 2 . 4 V ， 能 發 現 轉 移 電 導 的 退 化 變 得 非 常 明 顯 ， 這 是 因 為 元 件 的 介 面 受 到 破 壞 ， 使 得 介 面 陷 阱 電 荷 增 加 ， 讓 臨 界 電 壓 上 升 的 更 多 [ 1 0 ] [ 1 1 ] 。 圖 3 - 2 - 5 - 1 0 ~ 圖 3 - 2 - 5 - 1 2 為 在 不 同 H C E 電 壓 下 ， 每 2 0 分 鐘 汲 極 電 流 、 臨 界 電 壓 及 轉 移 電 導 的 變 化 量 ， 能 發 現 隨 著 時 間 的 增 加 ， 元 件 的 電 性 表 現 也 跟 著 退 化 ， 而 H C E 電 壓 越 大 ， 會 加 速 元 件 的 退 化 使 其 差 異 更 明 顯 。 圖 3 - 2 - 5 - 1 3 為 元 件 在 不 同 H C E 電 壓 下 汲 極 電 流 退 化 1 0 % 所 需 的 時 間 ， 經 由 圖 中 可 得 知 電 流 退 化 的 時 間 與 S t r e s s 電 壓 大 小 有 關 ， 電 壓 愈 大 ， 元 件 退 化 所 需 的 時 間 愈 短 。
第四章 結論與未來展望
4.1 結論
在 第 一 部 分 的 高 摻 雜 n 型 U T B B F D S O I 加 背 面 偏 壓 的 基 本 電 性 量 測 中 ， 我 們 得 知 ， 在 運 用 基 板 效 應 的 特 性 下 ， 不 管 元 件 或 大 或 小，我 們 都 能 藉 由 改 變 背 面 偏 壓 調 整 元 件 的 臨 界 電 壓 。 而 當 背 面 偏 壓 變 大 時 ， 就 會 出 現 因 著 降 低 元 件 的 臨 界 偏 壓 ， 進 而 提 高 驅 動 電 流 與 轉 移 電 導 ， 同 時 一 時 間 ， 元 件 的 次 臨 界 擺 幅 會 增 加 。 而 當 背 面 偏 壓 變 小 時 ， 會 因 為 元 件 的 臨 界 偏 壓 增 加 ， 驅 動 電 流 及 轉 移 電 導 會 因 此 下 降 ， 同 時 元 件18 的 次 臨 界 擺 幅 會 減 少。而 當 元 件 在 同 寬 不 同 長 度 下 量 測 元 件 的 基 本 電 性 ， 顯 示 長 度 越 小 的 元 件 ， 它 的 臨 界 電 壓 會 較 小 ， 次 臨 界 擺 幅 較 大 ， 驅 動 電 流 也 會 較 大 。 最 後 也 發 現 ， 在 n 型 的 U T B B F D S O I 加 背 面 偏 壓 的 基 本 電 性 量 測 中 ， 當 背 面 偏 壓 越 大 及 越 小 ， 元 件 的 轉 移 電 導 以 及 驅 動 電 流 ， 會 開 始 不 穩 定 。 在 第 二 部 分 中 ， 高 摻 雜 n 型 U T B B F D S O I 在 H C E 後 施 加 背 面 偏 壓 的 基 本 電 性 量 測 ， 發 現 元 件 在 H C E 後 的 基 本 電 性 退 化 程 度 與 施 加 背 面 偏 壓 的 基 本 電 性 變 化 程 度 有 關 。 最 後 在 不 同 H C E 電 壓 的 實 驗 下 ， 觀 察 到 隨 著 時 間 的 增 加 ， 熱 載 子 效 應 使 得 元 件 的 氧 化 層 產 生 缺 陷 ， 再 加 上 負 電 荷 注 入 缺 陷 中 造 成 臨 界 電 壓 上 升 ， 同 時 元 件 的 介 面 陷 阱 電 荷 也 因 為 閘 極 電 壓 的 上 升 而 增 加 ， 元 件 的 退 化 程 度 與 H C E 的 電 壓 與 時 間 有 關 ， 而 電 壓 越 大 ， 也 會 使 元 件 的 退 化 更 快 。
4.2 未來展望
目 前 超 大 型 積 體 電 路 中 的 先 進 元 件 中 ， 多 以 F i n F E T 或 F D - S O I 兩 種 為 主 ， 目 前 F i n F E T 產 出 的 尺 寸 已 來 到 7 n m， 而 F D - S O I 來 到 了 2 2 n m ， 雖 然 目 前 F D - S O I 的 製 程 技 術 ( t e c h n o l o g y n o d e ) 還 不 F i n F E T 的 小 ， 但 是 F D - S O I 擁 有 不 少 的 優 勢 。 在 本 篇 論 文 使 用 背 面 偏 壓 來 改 變 元 件 的 特 性 中 ， 使19 得 F D - S O I 能 配 合 產 品 所 需 的 特 性 來 調 整 ， 而 利 用 在 高 效 能 與 低 漏 電 作 調 適 ， 來 藉 以 降 低 功 率 損 耗 ， 這 就 很 適 合 之 後 物 聯 網 的 應 用 。 而 因 為 現 在 的 穿 戴 裝 置 不 斷 的 進 步 ， 而 又 這 些 穿 戴 裝 置 都 是 附 加 在 人 的 身 體 上 ， 想 當 然 爾 ， 這 些 穿 戴 裝 置 的 使 用 的 時 間 能 越 長 越 好 ， 因 此 需 要 有 低 耗 電 的 需 求 ， 而 F D - S O I 就 很 適 合 運 用 在 這 類 的 產 品 上 。 另 外 ， 在 尺 寸 微 縮 下 ， F D - S O I 也 具 有 較 延 緩 的 衰 退 程 度 。 圖 2 - 1 U T B B S O I 結 構 圖
20
21
圖 2 - 2 - 2 半 導 體 元 件 參 數 分 析 儀 ( B 1 5 0 0 A S e m i c o n d u c t o r D e v i c e P a r a m e t e r A n a l y z e r )
圖 2 - 2 - 3 機 台 開 關 轉 換 裝 置 E 5 2 5 0 A ( L o w - L e a k a g e S w i t c h M a i n f r a m e )
22
圖 2 - 2 - 4 E a s y E x p e r t 軟 體
23
圖 2 - 2 - 6 o r i g i n l a b 8 . 6 程 式
24 -0.5 0.0 0.5 1.0 1.5 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 D ra in C urre nt (A) Gate Voltage(volt) Vb=-1 Vb=0 Vb=1 High doping UTBB-FDSOI
W/L=0.08um/0.1um 圖 3 - 1 - 2 - 1 在 L 為 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 I D - V G 圖 -0.5 0.0 0.5 1.0 1.5 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 D ra in C urre nt (A) Gate Voltage(volt) Vb=1 Vb=0 Vb=-1 High doping UTBB-FDSOI
W/L=0.08um/0.5um
25 0.0 0.2 0.4 0.6 0.8 1.0 1.2 -2.0x10-4 0.0 2.0x10-4 4.0x10-4 6.0x10-4 8.0x10-4 1.0x10-3 1.2x10-3 1.4x10-3 1.6x10-3 1.8x10-3 D ra in C urre nt (A) Drain Voltage(volt) Vb=1 Vb=0 Vb=-1 High doping UTBB-FDSOI
W/L=0.08um/0.1um 圖 3 - 1 - 2 - 3 在 L 為 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 I D - V D 圖 0.0 0.2 0.4 0.6 0.8 1.0 1.2 0.0 1.0x10-3 2.0x10-3 3.0x10-3 4.0x10-3 5.0x10-3 6.0x10-3 7.0x10-3 D ra in C urre nt (A) Drain Voltage(volt) Vb=1 Vb=0 Vb=-1 High doping UTBB-FDSOI
W/L=0.08um/0.5um
26 -0.5 0.0 0.5 1.0 1.5 -2.0x10-5 0.0 2.0x10-5 4.0x10-5 6.0x10-5 8.0x10-5 1.0x10-4 1.2x10-4 1.4x10-4 1.6x10-4 1.8x10-4 2.0x10-4 Gm Gate Voltage(volt) Vb=1 Vb=0 Vb=-1 High doping UTBB-FDSOI
W/L=0.08um/0.1um 圖 3 - 1 - 2 - 5 在 L 為 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 G m - V G 圖 -0.5 0.0 0.5 1.0 1.5 -1.0x10-4 0.0 1.0x10-4 2.0x10-4 3.0x10-4 4.0x10-4 5.0x10-4 6.0x10-4 7.0x10-4 Gm Gate Voltage(volt) Vb=1 Vb=0 Vb=-1 High doping UTBB-FDSOI
W/L=0.08um/0.5um
27 -0.5 0.0 0.5 1.0 1.5 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 D ra in C urre nt (A) Vb=1 Vb=0 Vb=-1 Vb=1 Vb=0 Vb=-1 Gate Voltage(volt) W/L=0.08um/0.5um black line W/L=0.08um/0.1um red line
圖 3 1 2 7 在 L 為 0 . 5 u m 及 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 I D -V G 圖 0.0 0.2 0.4 0.6 0.8 1.0 1.2 0.000 0.001 0.002 0.003 0.004 0.005 0.006 0.007 D ra in C urre nt (A) Drain Voltage(volt) Vb=1 Vb=0 Vb=-1 Vb=1 Vb=0 Vb=-1 W/L=0.08um/0.5um black line
W/L=0.08um/0.1um red line
圖 3 1 2 8 在 L 為 0 . 5 u m 及 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 I D -V D 圖
28 -0.5 0.0 0.5 1.0 1.5 -1.0x10-4 0.0 1.0x10-4 2.0x10-4 3.0x10-4 4.0x10-4 5.0x10-4 6.0x10-4 7.0x10-4 Gm Gate Voltage(volt) 1 0 -1 1 0 -1 W/L=0.08um/0.5um black line W/L=0.08um/0.1um red line
圖 3 1 2 9 在 L 為 0 . 5 u m 及 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 G m -V G 圖 -1.0 -0.5 0.0 0.5 1.0 -100 -80 -60 -40 -20 0 20 40 60 Body Voltage(V) L=0.5um L=0.1um 圖 3 - 1 - 2 - 1 0 不 同 背 面 偏 壓 下 不 同 尺 寸 U T B B 臨 界 電 壓 變 化 量
29 -1.0 -0.5 0.0 0.5 1.0 -8 -6 -4 -2 0 2 4 6 8 10 12 14 Body Voltage(V) L=0.5um L=0.1um 圖 3 - 1 - 2 - 1 1 不 同 背 面 偏 壓 下 不 同 尺 寸 U T B B 驅 動 電 流 變 化 量 -1.0 -0.5 0.0 0.5 1.0 -100 -80 -60 -40 -20 0 20 40 60 Body Voltage(V) L=0.5um L=0.1um 圖 3 - 1 - 2 - 1 2 不 同 背 面 偏 壓 下 不 同 尺 寸 U T B B 轉 移 電 導 變 化 量
30
表 3 - 1 - 2 - 1 背 面 偏 壓 之 臨 界 電 壓 變 化 率
表 3 - 1 - 2 - 2 背 面 偏 壓 之 次 臨 界 擺 幅 變 化 率
表 3 - 1 - 2 - 3 背 面 偏 壓 之 轉 移 電 導 變 化 率
High Doping UTBB FDSOI
Vt(mv) L=0.5um L=0.1um
VB(V) -1V 0.273889 0.276118
0V 0.179488 0.185294
1V 0.03138 0.044136
High Doping UTBB FDSOI
SS(mv/dec) L=0.5um L=0.1um
VB(V) -1V 0.005187 0.001396
0V 0.005477 0.001493
1V 0.006094 0.001668
High Doping UTBB FDSOI
Gm,Max(μS) L=0.5um L=0.1um
VB(V) -1V 0.268653 0.263747
0V 0.175714 0.171798
31 -0.5 0.0 0.5 1.0 1.5 10-15 10-14 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 D ra in C urre nt (A) Gate Voltage(volt) Vb=-4 Vb=-3 Vb=-2 Vb=-1 Vb=0 Vb=1 Vb=2 Vb=3 Vb=4 High doping UTBB-FDSOI
W/L=0.08um/0.1um 圖 3 - 1 - 2 - 1 3 為 N 型 在 W / L 為 0 . 0 8 u m / 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 ID- VG 圖 0.0 0.2 0.4 0.6 0.8 1.0 1.2 -2.0x10-4 0.0 2.0x10-4 4.0x10-4 6.0x10-4 8.0x10-4 1.0x10-3 1.2x10-3 1.4x10-3 1.6x10-3 1.8x10-3 2.0x10-3 D ra in C urre nt (A) Drain Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.1um
圖 3 - 1 - 2 - 1 4 為 N 型 在 W / L 為 0 . 0 8 u m / 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 ID- VD 圖
32 -0.5 0.0 0.5 1.0 1.5 -2.0x10-5 0.0 2.0x10-5 4.0x10-5 6.0x10-5 8.0x10-5 1.0x10-4 1.2x10-4 1.4x10-4 1.6x10-4 1.8x10-4 2.0x10-4 2.2x10-4 Gm Gate Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.1um 圖 3 - 1 - 2 - 1 5 為 N 型 在 W / L 為 0 . 0 8 u m / 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 Gm- VG 圖 -0.5 0.0 0.5 1.0 1.5 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 D ra in C urre nt (A) Gate Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.5um
圖 3 - 1 - 2 - 1 6 為 N 型 在 W / L 為 0 . 0 8 u m / 0 . 5 u m 時 不 同 背 面 偏 壓 下 之 ID- VG 圖
33 0.0 0.2 0.4 0.6 0.8 1.0 1.2 -1.0x10-3 0.0 1.0x10-3 2.0x10-3 3.0x10-3 4.0x10-3 5.0x10-3 6.0x10-3 7.0x10-3 D ra in C urre nt (A) Drain Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.5um 圖 3 - 1 - 2 - 1 7 為 N 型 在 W / L 為 0 . 0 8 u m / 0 . 5 u m 時 不 同 背 面 偏 壓 下 之 ID- VD 圖 -0.5 0.0 0.5 1.0 1.5 -1.0x10-4 0.0 1.0x10-4 2.0x10-4 3.0x10-4 4.0x10-4 5.0x10-4 6.0x10-4 7.0x10-4 8.0x10-4 9.0x10-4 Gm Gate Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.5um
圖 3 - 1 - 2 - 1 8 為 N 型 在 W / L 為 0 . 0 8 u m / 0 . 5 u m 時 不 同 背 面 偏 壓 下 之 GMVG 圖
34 -1.5 -1.0 -0.5 0.0 0.5 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 D ra in C urre nt (A) Gate Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.1um 圖 3 - 1 - 2 - 1 9 為 P 型 在 W / L 為 0 . 0 8 u m / 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 ID- VG 圖 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0 -2.0x10-4 0.0 2.0x10-4 4.0x10-4 6.0x10-4 8.0x10-4 1.0x10-3 1.2x10-3 1.4x10-3 1.6x10-3 1.8x10-3 D ra in C urre nt (A) Drain Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.1um
圖 3 - 1 - 2 - 2 0 為 P 型 在 W / L 為 0 . 0 8 u m / 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 ID- VD 圖
35 -1.5 -1.0 -0.5 0.0 0.5 -2.0x10-5 0.0 2.0x10-5 4.0x10-5 6.0x10-5 8.0x10-5 1.0x10-4 1.2x10-4 1.4x10-4 1.6x10-4 1.8x10-4 2.0x10-4 Gm Gate Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI W/L=0.08um/0.1um 圖 3 - 1 - 2 - 2 1 為 P 型 在 W / L 為 0 . 0 8 u m / 0 . 1 u m 時 不 同 背 面 偏 壓 下 之 Gm- VG 圖 -1.5 -1.0 -0.5 0.0 0.5 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 D ra in C urre nt (A) Gate Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.5um
圖 3 - 1 - 2 - 2 2 為 P 型 在 W / L 為 0 . 0 8 u m / 0 . 5 u m 時 不 同 背 面 偏 壓 下 之 ID- VG 圖
36 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0 -1.0x10-3 0.0 1.0x10-3 2.0x10-3 3.0x10-3 4.0x10-3 5.0x10-3 6.0x10-3 7.0x10-3 D ra in C urre nt (A) Drain Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.5um 圖 3 - 1 - 2 - 2 3 為 P 型 在 W / L 為 0 . 0 8 u m / 0 . 5 u m 時 不 同 背 面 偏 壓 下 之 ID- VD 圖 -1.5 -1.0 -0.5 0.0 0.5 -1.0x10-4 0.0 1.0x10-4 2.0x10-4 3.0x10-4 4.0x10-4 5.0x10-4 6.0x10-4 7.0x10-4 8.0x10-4 Gm Gate Voltage(volt) Vb=4 Vb=3 Vb=2 Vb=1 Vb=0 Vb=-1 Vb=-2 Vb=-3 Vb=-4 High doping UTBB-FDSOI
W/L=0.08um/0.5um
圖 3 - 1 - 2 - 2 4 為 P 型 在 W / L 為 0 . 0 8 u m / 0 . 5 u m 時 不 同 背 面 偏 壓 下 之 GMVG 圖
37
38 -0.5 0.0 0.5 1.0 1.5 10-14 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 Id (A) Vg(Volt) 0min 20min 40min 60min 80min 100min after 100min 1.8V stress
W=0.12um L=1um 圖 3 - 2 - 5 - 1 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 1 . 8 V 壓 迫 1 0 0 分 鐘 之 I D - V G 圖 -0.5 0.0 0.5 1.0 1.5 10-14 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 Id (A) Vg(Volt) 0min 20min 40min 60min 80min 100min after 100min 2.1V stress
W=0.12um L=1um
圖 3 - 2 - 5 - 2 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 2 . 1 V 壓 迫 1 0 0 分 鐘 之 I D - V G 圖
39 -0.5 0.0 0.5 1.0 1.5 10-14 10-13 10-12 10-11 10-10 10-9 10-8 10-7 10-6 10-5 10-4 10-3 10-2 10-1 100 Id (A) Vg(Volt) 0min 20min 40min 60min 80min 100min after 100min 2.4V stress
W=0.12um L=1um 圖 3 - 2 - 5 - 2 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 2 . 4 V 壓 迫 1 0 0 分 鐘 之 I D - V G 圖 0.0 0.2 0.4 0.6 0.8 1.0 1.2 0.0 1.0x10-3 2.0x10-3 3.0x10-3 4.0x10-3 5.0x10-3 Id (A) Vd(Volt) 0min 20min 40min 60min 80min 100min after 100min 1.8V stress
W=0.12um L=1um
圖 3 - 2 - 5 - 4 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 1 . 8 V 壓 迫 1 0 0 分 鐘 之 I D - V D 圖
40 0.0 0.2 0.4 0.6 0.8 1.0 1.2 -5.0x10-4 0.0 5.0x10-4 1.0x10-3 1.5x10-3 2.0x10-3 2.5x10-3 3.0x10-3 3.5x10-3 4.0x10-3 Id (A) Vd(Volt) 0min 20min 40min 60min 80min 100min after 100min 2.1V stress
W=0.12um L=1um 圖 3 - 2 - 5 - 5 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 2 . 1 V 壓 迫 1 0 0 分 鐘 之 I D - V D 圖 0.0 0.2 0.4 0.6 0.8 1.0 1.2 10-7 10-6 10-5 10-4 10-3 10-2 Id (A) Vd(Volt) 0min 20min 40min 60min 80min 100min after 100min 2.4V stress
W=0.12um L=1um
圖 3 - 2 - 5 - 5 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 2 . 4 V 壓 迫 1 0 0 分 鐘 之 I D - V D 圖
41 -0.5 0.0 0.5 1.0 1.5 0.0 1.0x10-4 2.0x10-4 3.0x10-4 4.0x10-4 5.0x10-4 6.0x10-4 G m(u s) Vg(Volt) 0min 20min 40min 60min 80min 100min after 100min 1.8V stress
W=0.12um L=1um 圖 3 - 2 - 5 - 7 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 1 . 8 V 壓 迫 1 0 0 分 鐘 之 G m - V G 圖 -0.5 0.0 0.5 1.0 1.5 -5.0x10-5 0.0 5.0x10-5 1.0x10-4 1.5x10-4 2.0x10-4 2.5x10-4 3.0x10-4 3.5x10-4 4.0x10-4 G m(u s) Vg(Volt) 0min 20min 40min 60min 80min 100min after 100min 2.1V stress
W=0.12um L=1um
圖 3 - 2 - 5 - 7 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 2 . 1 V 壓 迫 1 0 0 分 鐘 之 G m - V G 圖
42 -0.5 0.0 0.5 1.0 1.5 0.0 5.0x10-5 1.0x10-4 1.5x10-4 2.0x10-4 2.5x10-4 3.0x10-4 3.5x10-4 G m(u s) Vg(Volt) 0min 20min 40min 60min 80min 100min after 100min 2.4V stress
W=0.12um L=1um 圖 3 - 2 - 5 - 7 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 經 過 H C E 電 壓 為 2 . 4 V 壓 迫 1 0 0 分 鐘 之 G m - V G 圖 0 20 40 60 80 100 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0 D ra in C u rre n t Va ri a tio n (% ) Stress times(min) HCE=1.8v HCE=2.1v HCE=2.4v High doping UTBB FDSOI
W/L=0.12um/1um
圖 3 - 2 - 5 - 1 0 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 不 同 H C E 電 壓 下 每 2 0 分 鐘 之 汲 極 電 流 變 化 量 圖
43 0 20 40 60 80 100 -5 0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 T hre sh ol d Vo lta ge va ria tio n(% ) Stress times(min) HCE=1.8v HCE=2.1v HCE=2.4v High doping UTBB FDSOI
W/L=0.12um/1um 圖 3 - 2 - 5 - 1 1 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 不 同 H C E 電 壓 下 每 2 0 分 鐘 之 臨 界 電 壓 變 化 量 圖 0 20 40 60 80 100 -36 -34 -32 -30 -28 -26 -24 -22 -20 -18 -16 -14 -12 -10 -8 -6 -4 -2 0 2 G m Va ria tio n(% ) Stress times(min) HCE=1.8v HCE=2.1v HCE=2.4v High doping UTBB FDSOI
W/L=0.12um/1um
圖 3 - 2 - 5 - 1 2 U T B B - F D S O I W / L = 0 . 1 2 u m / 1 u m 不 同 H C E 電 壓 下 每 2 0 分 鐘 之 轉 移 電 導 變 化 量 圖
44
參考文獻
[1] W.Y.J., X.Q. S.Zhou,“Hhistorical,Eentrepreneurial and Supply chain management perspectives on the semiconductor iIndustry”, Portland International center for management of engineering and technology IEEE Conference Publications, p.2252-2559, 2008.
[2] A.O’ Neill , “Listen to Gordon Moore talk about Moore’s Law”, IEEE Solid-State Circuits Society Newsletter,IEEE Journals & Magazines, vol.10, p.12-12, 2005.
[3] A.L. Rodriguezet al.,“Dependence of gneration–rcombination nise with gte voltage in
FD SOI MOSFETs”, IEEE Trans. on Electron Devices, vol.59, p.2780, 2012. [4] D.S. Ang, Z. Lun, and C.H.Ling,“Generation-recombination noise in the near fully
depleted SIMOX SOI n-MOSFET - physical characteristics and modeling”, IEEE
Trans on Electron Devices,vol.50,p.2490,2003.
[5] S. Miyamoto, S. Maegawa, S. Maeda, et al.,T.Ipposhi, H.Kuriyama, T.Nishimura, and N. Tsubouchi, “Effect of LDD structure and channel poly-Si thinning on a
gate-all-around TFT (GAT) for SRAM's”, IEEE Trans .on Electron Device,vol.46,no.8, p.1693-1698,1999.
[6] B.Yu,C.H.J.Wann, E.D.Nowak, K. Noda, and C. Hu,“Short-channel effect improved by lateral channel-engineering in deep-submicronmeter MOSFET's” , IEEE
Transactions on Electron Devices, Vol.44, p.627-634, April. 1997.
[7] M. A. S. de Souza, C. Claeys, R.T. Doria, M.A. Pavanello, and E. Simoen, “Uniaxial mechanical stress influence on the low frequency noise in FD SOI nMOSFETs operating in saturation” , IEEE International Caribbean Conference on Devices, Circuits and Systems(ICCDCS), p.1, 2012.
[8] 黃啟環, “Fabrication and Characterization of SOI nMOSFETs for RF aplications”, 國立交通大學碩士論文,90 學年
[9] E. Takeda, C. Yang, and A. Miura, “Hot carrier effects in MOS device.”Academic Press, 1955.p.46-88
[10] E. M. Vogel et al., “Reliability of Ultrathin Silicon Dioxide Under Combined Substrate Hot-Electron and ConstantVoltage Tunneling Stress” IEEE Trans.Electron
45 Device, Vol. 47, p. 1183-1191(2000).
[11] J. S. Suehle et al., “Extrathin Gate Oxide Reliability: Physical Models, Statistics, and Characterization” IEEE Trans. Electron Device, vol. 48, p.958-971 2002. [12] 施政廷, “Characterization of FinFET and UTBB SOI FETs with External Stresses
and Back Bias Modulation”,國立高雄大學碩士論文, 103 年學年
[13] 賴俊銘, “The Investigation of Characteristic and Reliability for UTBBSOI with different concentration of channel doping”.國立高雄大學碩士論文,100 學年 [14] 秦禮功, “The Investigation of Characteristic and Reliability for FinFET with
different Device Dimension”,國立高雄大學碩士論文,101 年學年
[15] 葉建宏, “Influence of Characteristic and Reliability on UTBB SOI nMOSFETs with different Temperature”,國立高雄大學碩士論文,102 年學年
[16] M. A. Karim et al., “Extraction of Isothermal Condition and ThermalNetwork in
UTBB SOI MOSFETs” IEEE Trans.Electron Device, vol. 33, p.2306-2308 ,2012 [17] 林士瑋, “Comparison of [100]與[110] nFinFETs with PBTI and Mechanical
Stresses”,國立高雄大學碩士論文,105 學年
[18] C. L. Lin, Y. T. Chen, F. S. Huang, et al., “The Impact of Oxide Traps Induced by
SOI Thickness on Reliability of Fully Silicide Metal-Gate Strained SOI MOSFET”,
IEEE Electron Device Letters, Vol. 31, p.165-167, Jan. 2010.
[19] T.A.Karatsori, C.G.Theodorous, S.Haendler, N.Planes, G.Ghibaudo, C.A.
Dimitriadis, “Hot-carrier degradation model for nanoscale ultra-thin body ultra-thin box SOI MOSFETs suitable for circuit simulators”, Microelectron. Eng., vol. 159, p. 9-16, Jun.2016.
[20] 葉文冠,陳柏穎,翁俊仁,積體電路製程技術與品質管理,東華書局,2011 年,初版
[21] 王振安, “The Investigation of Characteristic and Reliability for 90nm SOI CMOSFETs with Strain Technology”,國立高雄大學碩士論文, 96 年學年 [22] 劉傳璽,陳進來,半導體元件物理與製程理論與實務,五南書局,2011 年,三版
