被動分合波器與主動混頻器之整合及覆晶封裝之毫米波驅動放大器設計與實作

(1)

國立交通大學

電信工程學系碩士班

碩士論文

被動分合波器與主動混頻器之整合及覆晶

封裝之毫米波驅動放大器設計與實作

Several Active Mixers with an Integrated Passive Balun and the

Driving Amplifier for Flip Chip in Millimeter Wave

研究生：張家宏

指導教授：孟慶宗教授

(2)

被動分合波器與主動混頻器之整合及覆晶封裝

之毫米波趨動放大器設計與實作

Several Active Mixers with an Integrated Passive Balun and the

Driving Amplifier for Flip Chip in Millimeter Wave

研究生:張家宏 Student: Chia Hung Chang

指導教授:孟慶宗博士 Advisor: Dr. Chin Chun Meng

國立交通大學

電信工程學系碩士班

碩士論文

A Thesis

Submitted to Department of Communication Engineering College of Electric Engineering and Computer Science

National Chiao Tung University In Partial Fulfillment of the Requirements

For the Degree of Master of Science

In

Communication Engineering

June 2006

Hsinchu,Taiwan, Republic of China

(3)

中文摘要

本篇論文主要研究在射頻積體電路中被動分合波器與主動混頻器整合。最後將介紹在毫米波電路中的趨動放大器，操作頻率在 60GHz，並且採用傳輸線與共平面波導的方式來實現之。

在被動電路分合波器中，利用了 TSMC 0.35 um COMS 製程製作 Rat-Race 與 Marchand balun，因為在 IC 製程上被動電路往往佔據了很大的面積，所以更進一步將上述兩者分合波器微小化，以利於積體電路的實現。而混頻器部分利用 TSMC SiGe 0.35 um BICMOS 與 TSMC 0.13 um CMOS 製程製作 Cherry-Hooper 技術之微混頻器，在高頻使用 Cherry-Hooper 技術之混頻器可達到寬頻的效果。此外，並將被動電路部分整合進混頻器裡。另外在毫米波頻段利用 WIN 0.15 um PHEMT 製程設計趨動放大器，並且將晶片進行覆晶封裝，進而比較 flip-chip 之前後的差別。

(4)

Abstract

In this thesis, we focus on the combine of the passive balun and active mixer in radio frequency integrated circuit. In the last, we will present the driving amplifier in millimeter wave circuit. The operating frequency is on 60GHz and using the micro-strip and coplanar strip line to implement.

In passive balun, we implement the Rat-Race and Marchand balun by using the TSMC 0.35 um CMOS technology process in circuit design. Because the passive circuit always occupy much size in the integrated circuit. So we miniaturized the Rat-Race and Marchand balun in design. And we implement the micro-mixer in Cherry-Hooper technique by using the TSMC SiGe 0.35 um BICMOS and TSMC 0.13 um CMOS technology process, respectively. The Cherry-Hooper mixer shows the wide bandwidth in high frequency. Besides, we combine the passive balun in mixer to Rat-Race and Marchand balun mixer. On the other hand, we design the driving amplifier in millimeter wave by using the WIN 0.15 um PHEMT process. And flip chip this amplifier to compare the difference in performance.

(5)

誌謝

研究所兩年的時間，其實說長不長，說短也不算短，很感謝孟慶宗老師的指導，讓我成長許多，並克服了種種困難。並感謝詹益仁教授、郭仁財教授與鍾世忠教授在百忙之餘能參加學生的口試並給予寶貴的建議，使我受益良多。在研究所期間，特別感謝聖哲的指導與量測方面的幫忙，使得資料更加完善。而 PHEMT TEAM 在珍儀的帶領下與智凱的指導再加上約廷這個生力軍的加入，得以將科專的計畫完成。接下來感謝實驗室的大家。宗翰、聖哲、珍儀、宏儒、澤宏、宇文與智凱學長姐的指導讓我對於研究有更多的了解。同時要感謝實驗室的同學英杰與樺輿的關懷以及課業上的幫忙，讓我這兩年的生活充實且愉快。此外，多謝學弟們勝文、柏誼、冠璋與約廷的支持和幫忙，讓我這兩年的研究所生活充滿回憶。特別感謝我的父、母與弟弟在求學過程，給我最大的支持及關懷。讓我能夠堅持下去並完成學業。最後，僅把此論文的榮耀獻給我的家人與以及身邊所有關懷我的朋友們。

(6)

目錄

摘要（中文）………..…i 摘要（英文）………ii 致謝……….. iii 目錄 ……….iv 圖目錄 ………vii 表目錄………..………..………….xiii 第一章導論……… …….1 1.1 研究動機……… …….2 1.2 論文組織………..2 第二章被動電路分合波器之分析與設計………..3 2.1 前言………..4 2.2 Marchand balun 理論分析與實作.………..5 2.2.1 傳統式的 Marchand balun………...………...…...5 2.2.2 Marchand balun 理論分析………...…...6 2.2.3 變壓器型式 Marchand balun 實作與量測………...22 2.2.4 微小化變壓器型式 Marchand balun 實作與量測………..27 2.3 Rat race 理論分析與實作………..30 2.3.1 傳統式的 Rat race 理論分析……….30

2.3.2 相位反轉(Phase Inverter)之 Rat race 理論分析………..35

2.3.3 交指型(Inter-digital)與相位反轉 Rat race 理論分析………..38

2.3.4 交指型相位反轉之分合波器實作與量測………...41 2.3.5 變壓器型式相位反轉之分合波器實作與量測………...45 2.3.6 微小化變壓器型式相位反轉分合波器實作與量測………...48 第三章 Marchand balun 之混頻器設計….………51 3.1 前言………52 3.2 Marchand balun 之混頻器設計與實現….………52 3.2.1 本地振盪源輸入極……….53 3.2.2 射頻輸入極……….54 3.2.3 輸出緩衝極……….55 3.2.4 晶片量測結果……….57 3.2.5 結果與討論……….62

(7)

3.3.2 射頻輸入極……….65 3.3.3 輸出緩衝極……….65 3.3.4 晶片量測結果……….65 3.3.5 結果與討論……….70 第四章 Rat race 之混頻器設計….……….71 4.1 前言………72

4.2 Transformer Rat race 之混頻器設計與實現….………72

4.2.1 本地振盪源輸入極……….73

4.2.2 射頻輸入極……….74

4.2.3 輸出緩衝極……….74

4.2.4 晶片量測結果……….74

4.2.5 結果與討論……….79

4.3 微小化 Transformer Rat race 之混頻器設計與實現………80

4.3.1 本地振盪源輸入極……….81 4.3.2 射頻輸入極……….81 4.3.3 輸出緩衝極……….81 4.3.4 晶片量測結果……….82 4.3.5 結果與討論……….88 4.4 利用 Marchand balun 和交趾型相位轉換分合波器之降頻器設計與實現 89 4.4.1 本地振盪源輸入極……….90 4.4.2 射頻輸入極……….90 4.4.3 輸出緩衝極……….90 4.4.4 模擬結果……….91 4.4.5 結果與討論……….97 第五章毫米波覆晶封裝之驅動放大器………....98 5.1 前言………99 5.2 基本放大器設計原理….………100 5.2.1 波源和負載之間的阻抗匹配………...100 5.2.2 穩定度………...103 5.3 覆晶封裝之 30GHz 微帶線型式驅動放大器……….105 5.3.1 架構簡介………...105 5.3.2 晶片量測結果………...106 5.3.3 覆晶封裝後(flip chip)量測結果比較………...107 5.3.4 結果與討論………...110 5.4 覆晶封裝之 60GHz 微帶線型式驅動放大器……….111 5.4.1 架構簡介………...111

(8)

5.4.4 結果與討論………...116 5.5 覆晶封裝之 60GHz 共平面波導驅動放大器……….117 5.5.1 架構簡介………...117 5.5.2 晶片量測結果………...118 5.5.3 覆晶封裝後(flip chip)量測結果比較………...119 5.5.4 結果與討論………...122 第六章結論………..123 參考文獻………125

(9)

圖目錄

圖 2.1 傳統式的分合波器……….………...5

圖 2.2 改良式 Marchand balun……….6

圖 2.3 Type I~IV Marchand balun………...……….7

圖 2.4 Marchand balun 基本架構圖……….8 圖 2.5 Type I S11分析………...8 圖 2.6 Type I S21分析……….……….….9 圖 2.7 Type I S31分析...………..10 圖 2.8 Type I S23分析...………..10 圖 2.9 Type I S32分析...………..10 圖 2.10 Type I S22分析...………..………..11 圖 2.11 Type I S33分析...……….…………..…….11

圖 2.12 Type I Marchand balun 示意圖………..…11

圖 2.13 Type I 訊號從埠1進入………….………..……...…….12

圖 2.14 Type I 訊號從埠 2 進入………….………...….12

圖 2.15 Type I 訊號從埠3進入………….………...…...13

圖 2.16 Type IV Marchand balun 示意圖………..….14

圖 2.17 Type IV 訊號從埠1進入………..………..14 圖 2.18 Type IV 訊號從埠2進入………15 圖 2.19 Type IV 訊號從埠3進入………15 圖 2.20 Type V 分合波器示意圖………..…17 圖 2.21 Type V 訊號從埠1進入………..………...…17 圖 2.22 Type V 訊號從埠2進入………..……..……..……….…..18

(10)

圖 2.24 Type VI 分合波器示意圖…………..………....……..……….…20

圖 2.25 Type VI 訊號從埠1進入.………....……..……….…20

圖 2.26 Type VI 訊號從埠2進入….……….……..……….…...21

圖 2.27 Type VI訊號從埠3進入………....……..………..……….….21

圖 2.28 Transformer type Marchand balun……..…....……..……….….23

圖 2.29 輸入返回損耗 (S11)………..…....……..……….…….24

圖 2.30 Magnitude (S21 & S31).….……..……….….24

圖 2.31 Phase difference (S21 & S31)…………..…....……….…..25

圖 2.32 Transformer Marchand balun die photo…..…....……..………..25

圖 2.33 Miniaturized Transformer type Marchand balun……..………...27

圖 2.34 S參數………..……….……….………...27

圖 2.35 Phase difference (S21 & S31) ………….……….………..28

圖 2.36 Miniaturized Transformer Marchand balun die photo….………...28

圖 2.37 傳統式Rat race………..……….……….…………31 圖 2.38 Rat race分合波器示意圖………...……….……….…...31 圖 2.39 訊號埠3有單位振幅輸入時奇、偶模分解電路………….………….….31 圖 2.40 Rat race奇、偶模分解電路(埠3)…………..……….…32 圖 2.41 訊號埠 1 有單位振幅輸入時奇、偶模分解電路……….………33 圖 2.42 Rat race奇、偶模分解電路(埠1)……….………….….34 圖 2.43 相位返轉(phase inverter)示意圖.……….………..35 圖 2.44 奇、偶模之phase inverter分析示意圖.……….………..…….…..36

圖 2.45 Phase Inverter Rat-race (a)偶模(b)奇模等效半電路………...…36

圖 2.46 互易性雙埠網路T型等效電路…………...…….………..…38

圖 2.47 2 l π β < 時傳輸線等效電路…..…..……...…….……….39

(11)

圖 2.50 Magnitude (S11 & S21 & S31 & S41)……...…….……….…..42

圖 2.51 Phase difference (S21 & S41)...…….……….……….………...42

圖 2.52 Inter-digital phase inverter rat race die photo….……….………...43

圖 2.53 Transformer type phase inverter rat race….……….………...45

圖 2.54 Magnitude (S11 & S21 & S31 & S41) ….……….………...45

圖 2.55 Phase difference (S21 & S41)...…….……….……….………...46

圖 2.56 Transformer phase inverter rat race die photo……….………....46

圖 2.57 Miniaturized transformer type phase inverter rat race……….……...48

圖 2.58 Magnitude (S11 & S21 & S31 & S41) ……….……...48

圖 2.59 Phase difference (S21 & S41) ...…….……….……….………..49

圖 2.60 Miniaturized transformer phase inverter rat race die photo…….………...49

圖 3.1 Marchand balun 與 Cherry Hooper 技術降頻器電路………..53

圖 3.2 Transformer Marchand balun………54

圖 3.3 微混頻器架構示意圖………..55

圖 3.4 Cherry Hooper technique employed in the micromixer……….…..55

圖 3.5 轉導與轉阻放大器小信號分析………..56 圖 3.6 轉換增益 VS. LO Power……….57 圖 3.7 轉換增益 VS. RF Power (P1dB)……….………....57 圖 3.8 轉換增益 VS. IF Frequency……….………...58 圖 3.9 轉換增益 VS. RF Frequency……….…...58 圖 3.10 IM3 ………...59 圖 3.11 隔離度……….………59 圖 3.12 返回損耗……….60

(12)

圖 3.15 微小化之 Marchand balun 與 Cherry Hooper 技術降頻器電路…………63 圖 3.16 微小化分合波器示意圖………..……...64 圖 3.17 轉換增益 VS. LO Power………...65 圖 3.18 轉換增益 VS. RF Power (P1dB) ………..66 圖 3.19 轉換增益 VS. IF Frequency………..66 圖 3.20 轉換增益 VS. RF Frequency……….67 圖 3.21 IM3 ………..………..………..………..……….67 圖 3.22 隔離度 ………...68 圖 3.23 返回損耗………...68 圖 3.24 雜訊指數……….69

圖 3.25 Miniaturized Marchand balun mixer die photo……….….70

圖 4.1 Transformer Rat race 與 Cherry Hooper 技術降頻器電路………...73

圖 4.2 Transformer Rat race………...74

圖 4.3 轉換增益 VS. LO Power………...74 圖 4.4 轉換增益 VS. RF Power (P1dB)………...75 圖 4.5 轉換增益 VS. IF Frequency ………...75 圖 4.6 轉換增益 VS. RF Frequency………...76 圖 4.7 IM3………76 圖 4.8 隔離度 ………...77 圖 4.9 返回損耗 ……….77 圖 4.10 雜訊指數……….78

圖 4.11 Rat race mixer die photo………...79

圖 4.12 微小化之 Rat race 與 Cherry Hooper 技術降頻器電路………80

(13)

圖 4.17 IM3 (LO：3GHz)………84 圖 4.18 IM3 (LO：4.9GHz)……….84 圖 4.19 IM3 (LO：9GHz)………85 圖 4.20 隔離度……….85 圖 4.21 返回損耗……….86 圖 4.22 雜訊指數……….86

圖 4.23 Miniaturized Rat race mixer die photo………87

圖 4.24 Interdigital Rat race 與 Marchand balun 降頻器電路………89

圖 4.25 Marchand balun 返回損耗 (S11)………...91

圖 4.26 Marchand balun Magnitude (S21 & S31)………...91

圖 4.27 Marchand balun Phase difference (S21 & S31)………..92

圖 4.28 Inter-digital Rat race 返回損耗 (S11)………...92

圖 4.29 Inter-digital Rat race Magnitude (S21 & S41)………93

圖 4.30 Inter-digital Rat race Phase difference (S21 & S41)………...93

圖 4.31 轉換增益 VS. LO Power………...94

圖 4.32 轉換增益 VS. RF Power (P1dB) ………..94

圖 4.33 轉換增益 VS. IF Frequency………...95

圖 4.34 轉換增益 VS. RF Frequency………...95

圖 4.35 IM3………..………96

圖 4.36 Inter-digital Rat race and Marchand balun mixer die photo………...97

圖 5.1 有載傳輸線示意圖……….100

圖 5.2 L 型匹配方式………..102

(14)

圖 5.6 微帶線式 30 GHz 兩級趨動放大器架構………...105

圖 5.7 S parameter measurement………...106

圖 5.8 A 30 GHz driving amplifier die photo………...106

圖 5.9 Flip chip 後量測結果……….107

圖 5.10 Flip chip 前後輸入返回損耗 (S11)比較…………..………...107

圖 5.11 Flip chip 前後 linear gain (S21)比較……….……...108

圖 5.12 Flip chip 前後輸出返回損耗 (S22)比較……….108

圖 5.13 Flip chip 後 30 GHz MS amplifier die photo……….109

圖 5.14 微帶線式 60 GHz 兩級趨動放大器架構………...111

圖 5.17 Flip chip 後量測結果………113

圖 5.18 Flip chip 前後輸入返回損耗 (S11)比較……….……113

圖 5.19 Flip chip 前後 linear gain (S21)比較……….……....114

圖 5.20 Flip chip 前後輸出返回損耗 (S22)比較……….……114

圖 5.21 Flip chip 後 60 GHz MS amplifier die photo………115

圖 5.22 共平面波導式 60 GHz 兩級趨動放大器架構……….117

圖 5.25 Flip chip 後量測結果………119

圖 5.26 Flip chip 前後輸入返回損耗 (S11)比較……….119

圖 5.27 Flip chip 前後 linear gain (S21)比較……….……....120

圖 5.28 Flip chip 前後輸出返回損耗 (S22)比較……….120

(15)

表目錄

表 2.1Transformer Marchand balun Summary……...26

表 2.2 Miniaturized Transformer Marchand balun Summary………..29

表 2.3 Inter-digital Phase inverter Rat race Summary…...………...43

表 2.4 Transformer type Phase inverter Rat race Summary…...…………...……...47

表 2.5 Miniaturized Transformer type Phase inverter Rat race Summary…...……….50

表 3.1 Marchand balun mixer Summary………..61

表 3.2 Miniaturized Marchand balun mixer Summary……….69

表 4.1 Rat race mixer Summary………...78

表 4.2 Miniaturized Rat race mixer Summary……….87

表 4.3 Inter-digital Rat race and Marchand balun mixer………..96

表 5.1 Flip chip 前後之 30GHz Amplifier Summary ………109

表 5.2 Flip chip 前後之 60GHz Amplifier Summary……….115

(16)

第一章

(17)

1.1 研究動機

通訊產業蓬勃發展，無線通訊部分有 Wireless LAN 802.11a/b/g/n 的出現，以及 3G 將要來臨，使需求量大增，也因為個人無線通信的普及使得無線通信系統的需求量大量的成長，對於小型化，低價格，低功率的通信元件的需求也持續的增加。而為了成本與整合的考量，未來會趨向單一晶片來實現。而單晶射頻積體電路(RFIC)的優勢在於提供小面積、高重製性、高穩定性及在大量生產時的低價格方面，給射頻技術一個很好的選擇。另外，隨著製程技術的進步不斷地提升具有高截止頻率(ft)及高最大振盪頻率(fmax)的元件，因而更高操作頻率的射頻 IC 晶片不再遙不可及，尤其採用 Silicon 製程的微波、射頻晶片由於利於單晶片的整合，將是目前研究的重點。

1.2 論文組織

本篇論文將利用 TSMC SiGe 0.35 um BICMOS、TSMC 0.35 um COMS、TSMC 0.13 um CMOS 與 WIN 0.15 um PHEMT 製程技術來設計晶片。第二章主要介紹被動電路分合波器，包括 Marchand balun 和 Rat race。第三章和第四章主要是介紹將被動電路整合到混頻器內。第五章則是設計與實作 30GHz 和 60GHz 的趨動放大器，並利用覆晶封裝的技術，比較 Flip chip 前後量測的區別。最後第六章則對於所有電路設計與實作結果做個結論。

(18)

第二章

被動電路分合波器之分析與設計

(19)

2.1 前言

近年來，由於無線通訊的普及，使得無線通訊系統的需求量大量成長，對於單晶微波積體電路(MMIC)與射頻積體電路(RFIC)的通訊元件需求量也持續的增加。而功率分波器(Power divider)與方向耦合器(Directional coupler)為電路中極重要的零組件。其中常見的 180 度的分合波器 Marchand balun 或是 Rat race 可以產生不同相位與 3dB 功率，在 single-to-differential 的電路需求上是一種良好的選擇。Balun 為 balance to unbalance 的縮寫，是可將平衡式訊號與非平衡式訊號轉換的元件，在無線系統中佔有相當重要成份，如 double-balanced mixer、push-pull amplifier、frequency doubler 及 phase shifter，都需要 balun 提供平衡式訊號。balun 有分主動式與被動式，主動式 balun 消耗較大的功率、較高的雜訊指數與 spurious reponse、較低的功率 handing capability 與三階截斷點(Third-order intercept point)，然而，在現今講求低功率消耗的需求下，被動式 balun 較為適用，但被動式 balun 也有其缺點，通常尺寸過於龐大。在本章節我們將主要介紹 Marchand balun 與 Rat race 兩個分合波器來做討論，並且實現在積體電路上，這兩種分合波器皆能提供一個寬頻的效果。另外若希望被動電路做在 IC 上，所佔據的面積將會非常大，所以如果利用一些微小化的方式或技術來將分合波器尺寸縮小是本章節重要的課題。

(20)

2.2 Marchand balun 理論分析與實作

本節一開始會介紹傳統式的 Marchand balun，接著進行目前常見的幾種 Marchand balun 型式做理論分析與設計上的考量，最後將 Marchand balun 整合到積體電路中，並實際量測電路的 performance 與觀察量測結果進行討論。

2.2.1 傳統式的 Marchand balun

Marchand balun 包含兩對耦合線，其中耦合線有微帶線式耦合線

[1][2]、Lange couple 的耦合線、螺旋線圈式的耦合線與變壓器型式 (transformer type)之耦合線[3-7]。而傳統式的 balun 如圖 2.1 所示，一對耦合線一端接地，即為一最簡單的 balun 型態。 / 4 λ o Z o Z 圖 2.1 傳統式的分合波器而如圖 2.2 為改良式的 Marchand balun，圖(a)為同軸線線型態，圖(b)為傳輸線型態，訊號從 port1 進去，在 port2 和 port3 會有大小相同而相位差 180 度的訊號輸出。與圖 2.1 傳統式的分合波器比起來多出一段耦合線，所以稱為補償式分合波器，也因此能提供另一共振腔來增加頻寬，所以 Marchand balun 是屬於寬頻的分合波器。

(21)

(a) (b) 圖 2.2 改良式 Marchand balun 另外，從阻抗的觀點來看：當在中心頻時，上式等於

Z

_L，而不在中心頻時，因為開路傳輸線阻抗

Z

₂相對起來很小，短路傳輸線阻抗

Z

_S相對於

Z

_L很大，因此，

Z

AB 仍然近似於

Z

_L，這也就是為什麼補償式的 Marchand balun 能夠如此寬頻的原因。

2.2.2 Marchand balun 理論分析

在設計 Marchand balun 時，由於耦合線在中心頻長度為

λ

/ 4

，所以有著耦合係數 C 與傳輸係數 T，而耦合係數 C 與傳輸係數 T 兩者滿足： 2 2 2 2

1 without loss

1 with loss

C

T

C

T

⎧

₊

₌

⎪

⎨

+

<

⎪⎩

，

目前我們最常用的 Marchand balun 大部分都是如圖 2.2(b)所示，那種型態是一個開路端(open)，兩個短路端(short)，從這個可以延申出其它四種類似的 Marchand balun。如圖 2.3 所示。 4 λ S Z Z_L 1 Z 2 Z open input A B output Z1 Z2 1 S Z Z_S₂ L Z output open input A B Port1 Port 2 Port 3 2

tan

cot

tan

L S AB L S

jZ Z

Z

jZ

Z

jZ

θ

_θ

θ

=

−

+

(22)

O/C

Port1

Port 2 Port 3

圖 2.3 (a) Type I Marchand balun

O/C

Port1

Port 2

O/C

Port 3

圖 2.3 (b) Type II Marchand balun

圖 2.3 (c) Type III Marchand balun

Port1

Port 2

Port 3

圖 2.3 (d) Type IV Marchand balun

O/C

Port1

Port 2

Port 3

O/C

(23)

其中耦合線在中心頻長度皆為

λ

/ 4

，因為先由模擬軟體估算出是否這四種型態的 Marchand balun 皆能產生 differential 的效果，發現圖 2.3(b)型式的分合波器在埠 2 和埠 3 的功率分配大小不一致，且並沒有達到寬頻的效果，然後埠 2 和埠 3 的相位差也不好。而圖 2.3(c) 型式的分合波器效果也並不是很好，因為 S11 無法做到很好的匹配。所以底下將會針對圖 2.3(a) Type I 與圖 2.3(d) Type IV 這兩種型態來做分析。如圖 2.3(a) Type I 的示意圖如圖 2.4 所示，來做分析並試著討論其中耦合係數 C 與傳輸係數 T 兩者之間的關係。圖 2.4 Marchand balun 基本架構圖圖 2.5 Type I S11 分析 / 4 λ λ/ 4

Open

Unbalanced input

Balanced output

Port1

Port2

Open

3

s

1

o

2

s

r

m

l

m

Port3

4 11 ( ) 2 1 T S C C C = − × + +

(24)

由圖 2.5 所示，訊號從埠 1 進去，有兩個路徑，第一個路徑會耦合(C)到

S

2短路端，再由

S

2耦合回去到埠 1，此時傳回埠 1 的訊號已變為

C

× − ×

( 1)

C

，另一個路徑則由埠 2 所吸收。而訊號從埠 1 進去的第二個路徑會經過兩個傳輸係數(T)到開路端，到開路端後又會有兩種路徑，第一個路徑是直接反彈回去再經由兩個傳輸係數(T)到埠 1，此時埠 1 又接收到

T

4的訊號，另一個路徑則是耦合到

S

3再耦合回去到開路端後，從開路端經由兩個傳輸係數(T)到埠 1，此時埠 1 又接收到的

T T C

× × × − × × ×

( 1)

C T T

訊號。這時我們會發現有個訊號會在開路端與

S

3之間做重覆性的耦合與反彈形成一個迴路，所以我們可以由上面的示意圖將所有在埠 1 所接收到的訊號波加總起來得到 Return loss (S11)：另外 S21 的分析示意圖可由圖 2.6 所示

Port1

Port2

/ 4

λ

/ 4

Open

3 21 2 1 T C S C T C × = − × + + 3

s

1

o

2

s

r

m

l

m

圖 2.6 Type I S21 分析 4 11

(

)

2

1 T

S

C

= − × +

+

2 2 2

2

1

1 C

C

−

+ −

=

+

2 2

1 3

1 C

C

−

=

+

(25)

而 S31 的分析示意圖可由圖 2.7 所示 Port1 Port3

/ 4

λ

/ 4

Open

3 31 2 1 T C S T C C = × − + 3

s

1

o

r

m

l

m

2

s

圖 2.7 Type I S31 分析同上面的分析方式可以推導出

S

21與

S

31，我們可以很明顯的看出

S

21與

S

31剛好差一個負號，從數學上來看，兩者是大小相等，而方向相反，也就是相位差了 180 度。同理可推導其它 S 參數如下圖 2.8 Type I S23 分析圖 2.9 Type I S32 分析 / 4 λ λ/ 4 2 2 23 2 1 T C S C C C = × − + 2 2 2 1 C C C + = + 2 2

2

1 C

C

=

+

1 Port

2 Port

Port

3 Open

/ 4 λ λ/ 4 2 2 2 32 2 1 T C S C C = − + 2 2 2 1 C C C + = + 2 2

2

1 C

C

=

+

1 Port

2 Port

Port

3 Open

(26)

圖 2.10 Type I S22 分析圖 2.11 Type I S33 分析 (1) Type I 矩陣參數推導 這樣子的看法很容易漏掉其中反射接收到的訊號，所以我們以樹狀圖來表示，並推導出全部的 S 參數矩陣。先從底下的 Type I Marchand balun 將波的耦合與傳輸係數用樹狀圖表示出來：

圖 2.12 Type I Marchand balun 示意圖

o c L Z L Z 0° 180° 4 λ l m r m 1 O 2 S 3 S 1 2 3 / 4 λ λ/ 4 22 S 2 2 2 2 1 T C T C = − + + 2 2 2 ( 1 ) 1 j C C − − − = + 2 2

1

1 C

C

−

=

+

1 Port

2 Port

Port

3 Open

/ 4 λ λ/ 4 33 S 2 2 2 2 1 T C T C = − + + 2 2 2 ( 1 ) 1 j C C − − − = + 2 2

1

1 C

C

−

=

+

3 Port 2 Port

1 Port

Open

(27)

圖 2.13 Type I 訊號從埠 1 進入圖 2.14 Type I 訊號從埠 2 進入

C

T

C

T

2

3

s

2

s

1

o

C

T

C

T

C

T

C

T

( )

−1

( )

+1

( )

−1

1

r

m

l

m

1

o

3

2

1

2 1 1

:

o

→

o

−

C

2

3 2 2 2 2 2 2 12 2 ; 22 2; 32 2 1 1 1 CT C T C T S TC S T S C C C C = − + = − + = − + + +

( )

+1

C

T

C

T

1

2

3

s

2

s

1

o

C

T

C

T

C

T

C

T

( )

−1

( )

+1

( )

−1

1

r

m

l

m

1

o

3

2

1

2 1 1

:

o

→

o

−

C

4 3 3 2 11 2; 21 2 ; 31 2 1 1 1 T CT CT S C S CT S CT C C C = − + = − + = − + + +

( )

+1

(28)

圖 2.15 Type I 訊號從埠 3 進入將上面所推導出來的所有 S 參數做整理可以下列矩陣表示之：由上面矩陣可以看出即使在有損耗的情況下仍然是保持反相的。假設沒有損耗情況下將 2 1 T = −j −C 代入上面矩陣中可得下列矩陣：所以在時，S11 會達到完美的匹配。

C

T

C

T

2

3

s

1

o

C

T

C

T

C

T

C

T

( )

−1

( )

+1

1

l

m

o

1

3

2

1

2 1 1

:

o

→

o

−

C

3

s

( )

−1 l

m

3 ( )

+1 3 2 2 2 2 2 2 13 2; 23 2; 33 2 1 1 1 CT C T C T S CT S C S T C C C = − = − = − + + + +

[ ]

4 3 3 2 2 2 2 3 2 2 2 2 2 2 2 2 2 1 3 2 2 2 2 2 2 2 2 2

1

st

T

CT

C

CT

C

CT

C T

S

CT

T

C

CT

C T

CT

C

T

C

⎡

⎤

−

+

−

+

−

⎢

₊

⎥

⎢

⎥

⎢

⎥

= −

_⎢

+

−

+

−

_⎥

+

⎢

⎥

⎢

₋

₊

⎥

⎢

₊

⎥

⎣

⎦

[ ]

2 2 2 2 2 2 2 2 2 2 2 2 1 2 2 2 2 2 2

1 3

2

1

2

1

2

1

2

1

2

1

2

1

st

C

j

C

S

j

C

j

C

⎡

₋

⎤

−

⎢

⎥

+

⎢

⎥

⎢

₋

⎥

⎢

⎥

=

+

⎢

⎥

⎢

₋

⎥

⎢

₋

⎥

⎢

+

⎥

⎣

⎦

1/ 3

C

=

(29)

(2) Type IV 矩陣參數推導

圖 2.16 Type IV Marchand balun 示意圖接著再以樹狀圖將 Type IV 的 S 參數表示出來：圖 2.17 Type IV 訊號從埠 1 進入 c s L Z L Z 0° 180° 4 λ l m r m 2 S 3 S 1 S 3 2 1 ( 1)− ( 1)− ( 1)− ( 1)− 2 S S₂ 2 T 4 2 11 2 1 C S T T = − − − 3 21 2 1 C T S TC T = − − − 3 31 2 1 C T S TC T = + − r

m

1

l

m

l

m

2

S

2

S

3

S

3

2

(30)

圖 2.18 Type IV 訊號從埠 2 進入圖 2.19 Type IV 訊號從埠 3 進入 ( 1)− ( 1)− ( 1)− ( 1)− 2 S S₂ 2 T 3 12 2 1 C T S TC T = − − − 2 2 2 22 2 1 C T S C T = − − − 2 2 2 32 2 1 T C S T T = + −

2

1

3

S

2

S

2

S

1

S

l

m

r

m

C

T

( 1)− ( 1)− ( 1)− ( 1)− 2 S S₂ 2 T 3 13 2 1 TC S TC T = + − 2 2 2 23 2 1 T C S T T = + − 2 2 2 33 2 1 T C S C T = − − −

1

2

3

l

m

l

m

3

S

3

S

2

S

2

S

C

T

C

(31)

將上面所推導出來的所有 S 參數做整理可以下列矩陣表示之：由上面矩陣可以看出即使在有損耗的情況下仍然是保持反相的。假設沒有損耗情況下將 2 1 T = −j −C 代入上面矩陣中可得下列矩陣：所以在時，S11 會達到完美的匹配。

比較 Type I 與 Type IV 最後推導出來的矩陣，發現 Type I 的耦合量為，而 Type IV 的耦合量為比 Type I 還要高，故在實作上比較不容易達到，但利用 EM 模擬軟體可以得知 Type IV 的頻寬會比 Type I 還要寬一點，雖然比較不容易實現。 4 3 3 2 2 2 2 3 2 2 2 2 2 2 4 2 2 2 3 2 2 2 2 2 2 2 2 2

1

1 [ ]

1

th

C

C T

TC

T

TC

T

C T

T C

S

TC

C

T

C T

T C

TC

T

C

T

⎡

⎤

−

+

⎢

₋

⎥

⎢

⎥

⎢

⎥

= −

_⎢

−

+

_⎥

−

⎢

⎥

⎢

₊

₋

⎥

⎢

₋

⎥

⎣

⎦

2 2 2 2 2 2 2 2 2 4 2 2 2 2 2 2 2 2 2

2 3

2

1

2

1

2

1

2

2 [ ]

2

1

2

th

C

j C

C

j C

C

j C

C

S

C

j C

C

⎡

₋

⎤

⎢

⎥

−

⎢

⎥

⎢

₋

⎥

⎢

⎥

=

−

⎢

⎥

⎢

₋

⎥

⎢

⎥

⎢

−

⎥

⎣

⎦

2 / 3

C

=

1/ 3

C

=

C

=

2 / 3

(32)

(3) Type V 矩陣參數推導

另外觀察圖 2.12 與圖 2.16 可以發現一個有趣的現象，若將圖 2.12 Type I 的 Marchand balun 開路端變短路端，短路端變開路端，則形成如圖 2.20 Type V 的分合波器：圖 2.20 Type V 分合波器示意圖以樹狀圖將 Type IV 的 S 參數表示出來：圖 2.21 Type V 訊號從埠 1 進入 o c Zs Zoe,Zoo L Z L Z 0° 4 λ l m r m 1 S 1 2 3 2 O 3 O o c 0° C T C T 1 2 3 3 o 2 o 1 s C T C T C T C T ( )−1 ( )+1 ( )−1 1 r m l m 1 s 3 2 1 2 1 1: o →o −C 4 3 3 2 11 2; 21 2; 31 2 1 1 1 T CT CT S C S CT S CT C C C = − = − = − + + + ( )+1

(33)

圖 2.22 Type V 訊號從埠 2 進入圖 2.23 Type V 訊號從埠 3 進入

C

T

C

T

2

3

o

2

o

1

s

C

T

C

T

C

T

C

T

( )

−

1 ( )

+

1 ( )

−

1

r

m

l

m

1

s

3

2

1

2 1 1

:

o

→

o

−

C

2

3 2 2 2 2 2 2 12 2 ; 22 2 ; 32 2 1 1 1 CT C T C T S TC S T S C C C C = − = − = − + + +

( )

+

1 C

T

C

T

2

3

o

1

s

C

T

C

T

C

T

C

T

( )

−1

( )

+

1

l

m

s

1

3

2

1

2 1 1

:

o

→

o

−

C

3

o

( )

−1 l

m

3 ( )

+

1

3 2 2 2 2 2 2 13 2

;

23 2

;

33 2

1

1 CT

C T

S

CT

S

C

S

T

C

=

−

=

−

=

−

+

(34)

將上面所推導出來的所有 S 參數做整理可以下列矩陣表示之：假設沒有損耗情況下，將 2 1 T = −j −C 代入上面矩陣中可得下列矩陣：由上面的矩陣可以看出在埠 2 和埠 3 所接收到的訊號為大小相等、方向也相同。這是與 Type I 所不同的。所以我們可以依電路需求 來選擇埠 2 和埠 3 是要同相亦或是反相的訊號。

倘若將圖 2.16 Type IV 的 Marchand balun 開路端變短路端，短路端變開路端，則形成如圖 2.24 Type VI 的分合波器，再以樹狀圖來推導出所有的矩陣參數來做比較。

[ ]

4 3 3 2 2 2 2 3 2 2 2 2 2 2 2 2 2 1 3 2 2 2 2 2 2 2 2 2

1

bst

T

CT

C

CT

C

CT

C T

S

CT

T

C

CT

C T

CT

C

T

C

⎡

⎤

−

⎢

₊

⎥

⎢

⎥

⎢

⎥

=

_⎢

−

_⎥

+

⎢

⎥

⎢

₋

⎥

⎢

₊

⎥

⎣

⎦

[ ]

2 2 2 2 2 2 2 2 2 2 2 2 1 2 2 2 2 2 2 3 1 2 1 2 1 1 1 1 2 1 1 2 1 1 1 2 1 2 1 1 1 1 bst C C C C C j j C C C C C C C S j C C C C C C C j C C C ⎡ ₋ ₋ ₋ ⎤ − − ⎢ ⎥ + + + ⎢ ⎥ ⎢ ₋ ₋ ⎥ ⎢ ⎥ = − + + + ⎢ ⎥ ⎢ ₋ ₋ ⎥ ⎢₋ ⎥ ⎢ + + + ⎥ ⎣ ⎦

(35)

(4) Type VI 矩陣參數推導 圖 2.24 Type VI 分合波器示意圖圖 2.25 Type VI 訊號從埠 1 進入 c o Zoe,Zoo L Z L Z 0° 4 λ 1 2 3 l m r m 2 o 3 o 1 o 0° c o c o ;

1 C

T

r

m

1

o

T

C

T

C

1

2

3

2

o

T

C

3

o

( 1)+

m

_l

T

C

T

C

3

2

o

1

2

2 S S :₂ 2 T 4 2 11 2 1 C S T T = + − 3 21 2 1 C T S TC T = + − 3 31 2 1 C T S TC T = + − ; ( 1)+ ( 1)+ ( 1)+

(36)

圖 2.26 Type VI 訊號從埠 2 進入圖 2.27 Type VI 訊號從埠 3 進入

2 C

T

r

m

1

O

T

C

T

C

1

2

3

2

O

T

C

3

O

m

_l

T

C

T

C

3

2

O

( 1)+

1

2

2 S S₂: 2 T 3 12 2 1 C T S TC T = + − 2 2 2 22 2 1 C T S C T = + − 2 2 2 32 2 1 T C S T T = + − ; ; ( 1)+ ( 1)+ ( 1)+

3 C

T

3

O

( 1)+

m

_l

T

C

1

2 T

C

3

2

O

T

C

3

O

m

_l

T

C

3

2

O

T

C

1

2

2 S S₂: T2 3 13 2 1 TC S TC T = + − 2 2 2 23 2 1 T C S T T = + − 2 2 2 33 2 1 T C S C T = + − ; ; ( 1)+ ( 1)+ ( 1)+

(37)

將上面所推導出來的所有 S 參數做整理可以下列矩陣表示之：假設沒有損耗情況下將 2 1 T = −j −C 代入上面矩陣中可得下列矩陣：由上面的矩陣可以看出在埠 2 和埠 3 所接收到的訊號仍然為大小相等、方向也相同。這是與 Type IV 所不同的。剛好可以和 Type I 和 Type V 這一組電路做對應。

2.2.3 變壓器型式 Marchand balun 實作與量測

根據上一小節討論的結果，因為在設計 Marchand balun 時，由於耦合線在中心頻長度為

λ

/ 4

，因此，若以微帶線式耦合線、Lange couple 的耦合線製作，電路尺寸將會很大，很難去整合在積體電路(IC) 上，而以螺旋型線圈式或變壓器(transformer)型式之耦合線來看，除 4 3 3 2 2 2 2 3 2 2 2 2 2 2 4 2 2 2 3 2 2 2 2 2 2 2 2 2

1

1 [ ]

1

bth

C

C T

TC

T

TC

T

C T

T C

S

TC

C

T

C T

T C

TC

T

C

T

⎡

⎤

+

⎢

₋

⎥

⎢

⎥

⎢

⎥

=

_⎢

+

_⎥

−

⎢

⎥

⎢

₊

⎥

⎢

₋

⎥

⎣

⎦

2 2 2 2 2 2 2 2 2 4 2 2 2 2 2 2 2 2 2

3

2

1

2

1

2

1

2

2 [ ]

2

1

2

bth

C

j C

C

j C

C

j C

C

S

C

j C

C

⎡

₋

⎤

−

⎢

⎥

−

⎢

⎥

⎢

₋

⎥

⎢

⎥

= −

−

⎢

⎥

⎢

₋

⎥

⎢

⎥

⎢

−

⎥

⎣

⎦

(38)

了能夠縮小其 layout，也能靠傳輸線間增加互相耦合以減少金屬線的長度。本電路將以 Transformer 型態繞轉，可以增加其互感(mutual inductance)及互耦(mutual capacitance)，因此，在相同長度的金屬線下，以繞線圈型的共振頻率比直線型還低，故變壓器型態的架構擁有比較小的尺寸，也就是說比較適合整合在積體電路中。

本電路我們將使用 Type I 形式的 Marchand balun 來設計，並利用 TSMC 0.35um CMOS 製程製作。整體架構可以由圖 2.24 所示：

Port1

O/C

Port 2

Port 3

Port1

O/C

Port 2 Port 3

(39)

模擬與量測結果

圖 2.29 輸入返回損耗 (S11) 4.0 8.0 12.0 16.0 -25.0 -20.0 -15.0 -10.0 -5.0 0.0 Transmission (dB ) Frequency (GHz) Measurement_S21 Measurement_S31 Simulation_S21 Simulation_S31 ShortenedConnectingLine_S21 ShortenedConnectingLine_S31 圖 2.30 Magnitude (S21 & S31) 0.0 5.0G 10.0G 15.0G 20.0G -50 -40 -30 -20 -10 0 10 dB Frequency Simulation_S11 Measurement_S11

(40)

圖 2.31 Phase difference (S21 & S31)

Die Photo

Port3 Port2 Port1 Port3 Port2 Port1 Connecting Line

圖 2.32 Transformer Marchand balun die photo

5.0G 10.0G 15.0G -360 -240 -120 0 120 240 360 Phase Frequency Simulation_phase(S(2,1)) Simulation_phase(S(3,1)) Measurement_phase(S(2,1)) Measurement_phase(S(3,1))

(41)

表 2.1 Transformer Marchand balun Summary

Frequency 11 GHZ

S11 -10 dB

S21 -10.018 dB

S31 -12.85 dB

Phase difference of sum port 180.23 deg Die size 0.6 mm x 0.8 mm

結果與討論

由圖 2.25 輸入返回損耗 S11 量測結果可以看出 S11 從 5GHz 到 15GHz 皆有-10dB 以下，表示此 Marchand balun 具有非常寬頻的特性。再由圖 2.26 Magnitude (S21 & S31)來看，兩者的大小約差了兩到三 dB 左右，與之前所推導的理論結果並不是很符合，或許是因為在矽製程上製程損耗非常大，加上兩個 Transformer 之間的連接線 (Connecting Line)太長，約有 180 um，如圖 2.28 Die photo 所示導致兩邊的 Magnitude 不同。從圖 2.27 Phase difference 約持在 180 度左右的頻帶並沒有很寬頻，歸咎原因可能是在量測時，因為埠 1 是 GSG 而埠 2 和埠 3 是採用 GSGSG 針，在量測時並無法一次同時量測，必須先量埠 1 和埠 2 時，把埠 3 的部分 Terminal 掉，可以量到 S21 與 S11 的資訊。接著再量測 S11 與 S31 的資訊時把埠 2 的部分 Terminal 掉，所以量測過程中必須校正(Calibration)兩次，所導致的大小與相位差。

(42)

2.2.4 微小化變壓器型式 Marchand balun 實作與量測

延續上面的實作，為了將 Marchand balun 更加的微小化，利用在傳輸線兩端加電容的方式影響其共振頻率，使得操作頻率往下降，然後電路尺寸卻仍維持固定，即達到微小化的目的。利用 TSMC 0.35 um SiGe BiCMOS 製程進行實作，電路架構圖如圖 2.33 所示：

圖 2.33 Miniaturized Transformer type Marchand balun

晶片模擬結果

0.0 2.0G 4.0G 6.0G 8.0G 10.0G -40 -35 -30 -25 -20 -15 -10 -5 0 dB Frequency dB(S(1,1)) dB(S(2,1)) dB(S(4,1)) 圖 2.34 S 參數

Port1

Port 2

Port 3

O/C

(43)

0.0 2.0G 4.0G 6.0G 8.0G 10.0G 0 60 120 180 240 300 360 phase(S(2,1))-phase(S(3,1)) P ha se_ di ff e ren ce Frequency

圖 2.35 Phase difference (S21 & S31)

Die Photo

圖 2.36 Miniaturized Transformer Marchand balun die photo Port1

(44)

表 2.2 Miniaturized Transformer Marchand balun Summary

Frequency 5 GHZ

S11 -20 dB

S21 -9 dB

S31 -7 dB

Phase difference of sum port 180 deg Die size 0.6 mm x 0.7 mm

結果與討論

由圖 2.34 輸入返回損耗 S11 模擬結果可以看出 S11 在 5GHz 有 -10dB 以下，由 Magnitude (S21 & S31)來看，兩者的大小約差了兩 dB 左右，但若考慮到往後與混頻器結合，Magnitude 差別仍屬於可以接受的範圍，主要是相位差 180 即可。從圖 2.35 Phase difference 約持在 180 度左右的頻帶並沒有很寬頻，是因為加上電容後使得原本電路變的較窄頻，但與上一電路比較，尺寸維持一致，但操作頻率卻往下降了，達到微小化的目的。

(45)

2.3 Rat race 理論分析與實作

在本章節我們將會討論 Rat race 4 埠的分合波器，並將它實現在積體電路中，因為被動電路分合波器要做在 ic 裡面所佔據的面積會非常大，所以必須採取一些微小化的方式才能整合到晶片裡面。底下將會討論從傳統式的 Rat race (尺寸很大)[8]，進而利用相位反轉(phase inverter)的技術[9]讓整個電路尺寸大大的縮小，接著再利用交指型 (Inter-digital)[10][11][12]加上相位反轉(phase inverter)的方式讓 Rat race 又更進一步縮小，最後將以 TSMC 積體電路製程設計與製做。

2.3.1 傳統式的 Rat race 理論分析

Rat race 為一個四埠的網路，可以依電路需求選擇兩輸出埠之間有著 0 度或 180 度的相位差。如圖 2.37 所示為一個傳統式的 Rat race，若希望得到兩輸端為相同相位，可由埠 4 輸入，在埠 3 和埠 1 會得到大小和相位皆一樣的功率輸出，若由埠 1 輸入，在埠 2 和埠 4 會有 180 度的相位差功率輸出。另外 Rat race 除了可以當分波器外，還可以當合波器使用，若信號從埠 1 和埠 3 輸入，在埠 4 為兩信號之和，而埠 2 則為兩信號之差。其 S 參數的矩陣可由下列表示之： 180

0 1 0

1

0

1

0 j

S

0

1

0

1

2

1

0

1

0 −

⎡

⎤

⎢

₋

⎥

− ⎢

⎥

=

⎢

⎥

⎢

⎥

⎣

⎦

(46)

圖 2.37 傳統式 Rat race 圖 2.38 可以很清楚看出其功率分或合的情況。圖 2.38 Rat race 分合波器示意圖接著藉由奇、偶模的分析將 Rat race 分成兩個部分來看[13][14] 圖 2.39 訊號埠 3 有單位振幅輸入時奇、偶模分解電路 1 2 4 ₃ / 4 λ / 4 λ / 4 λ 3 / 4λ o Z o Z o Z o Z o 0 o 0 o 0 o 180 1 2 3 4 1 2 + 1 2 + 1 3 2 4

1

. . O C 1 2 + 1 2 − 1 3 2 4

1

. . S C

(47)

由圖 2.39 我們可以奇、偶模做重疊原理得到： 13 S =1/2 (Te-To) 、S =1/2 (Te+To) 23 、S =1/2 ( e+ o)33 Γ Γ 、S =1/2 ( e- o)43 Γ Γ 14 S =1/2 (Te+To) 、S =1/2 (Te-To) ₂₄ 、S =1/2 ( e- o)₃₄ Γ Γ 、S =1/2 ( e+ o)₄₄ Γ Γ (a)偶模 (b)奇模圖 2.40 Rat race 奇、偶模分解電路(埠 3) 圖 2.40 表示 Rat race 分解成半電路後，以傳輸線表示的型態。再分別解出奇、偶模的 ABCD 矩陣。將所得到的 ABCD 矩陣代入下列式子算出等效奇、偶模 S 參數 ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ − = ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ − ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ = ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ 1 2 2 1 1 2 0 1 0 2 2 0 1 2 0 1 j j j j j j D C B A e 1 0 0 2 1 0 1 2 1 0 1 2 1 2 2 2 o j A B j j j j C D _j ⎡ ⎤ ⎡ ⎤ ⎡ _{⎤ ⎡} ₋ _⎤ ⎡ ⎤ _⎢ _⎥_⎢ _⎥_⎢ _⎥ = − = ⎢ ⎥ ⎢ ⎥ _⎢ _⎥_⎢ _⎥_⎢ _⎥ ⎣ ⎦ _⎢ _⎥_⎢ _⎥_⎢ _⎥ ⎢_⎣ ⎥_⎦ ⎣ ⎦⎣ ⎦⎣ ⎦ 1 2 + 4 λ 8 λ 3 8 λ e T e T . . O C . . O C 1 2 + 4 λ 8 λ 3 8 λ o T . . S C . . S C o T 0 0 11 0 0 B A CZ D Z S B A CZ D Z + − − = + + + 12 0 0 2(AD BC) S B A CZ D Z − = + + + 21 0 0 2 S B A CZ D Z = + + + 0 0 22 0 0 B A CZ D Z S B A CZ D Z − + − + = + + +

(48)

得到

S =1/2 (Te-To)=0

₁₃ 23

-j

S =1/2 (Te+To)=

2 S =1/2 ( e+ o)=0

₃₃

Γ Γ

43

-j

S =1/2 ( e- o)=

2 Γ Γ

由上面所推導出來的結果可以看出訊號由埠 3 進去，而埠 2 和埠 4 會等功率且等相位，另外埠 3 則為隔離埠。符合一開始所推論的。接著我們繼續推導出若訊號由埠 1 進入，看是否埠 2 和埠 4 會得到大小相等，相位相反的訊號。如圖 2.41 所示：圖 2.41 訊號埠 1 有單位振幅輸入時奇、偶模分解電路 11

1

2

1

2

1

2

e e

j

S

j

+

−

+

−

Γ =

=

+

−

21

2

1

2

1

2

e e

j

T

S

j

−

=

+

−

11

1

2

1

2

1

2

o o

j

S

j

− +

−

Γ =

=

− +

+

21

2

1

2

1

2

o o

j

T

S

j

−

=

− +

+

1 2 − 1 2 + 1 3 2 4

1

. . S C 1 2 + 1 2 + 1 3 2 4

1

. . O C

(49)

由圖 2.41 我們可以奇、偶模做重疊原理得到： 11 S =1/2 ( e+ o)Γ Γ 、S =1/2 ( e- o) 21 Γ Γ 、S =1/2 (Te-To) 31 、S =1/2 (Te+To)41 12 S =1/2 ( e- o)Γ Γ 、S =1/2 ( e+ o) 22 Γ Γ 、S =1/2 (Te+To) 32 、S =1/2 (Te-To)42 (a)偶模 (b)奇模圖 2.42 Rat race 奇、偶模分解電路(埠 1) 同理，將所得到的 ABCD 矩陣轉為等效奇、偶模 S 參數得到 11

1

2

1

2

1

2

e e

j

S

j

− +

−

Γ =

=

− +

+

21

2

1

2

1

2

e e

j

T

S

j

−

=

− +

+

11

1

2

1

2

1

2

o o

j

S

j

+

−

+

−

Γ =

=

+

−

21

2

1

2

1

2

o o

j

T

S

j

−

=

+

−

1 2 + 4 λ 8 λ 3 8 λ Te e T . . O C . . O C 1 2 − 4 λ 8 λ 3 8 λ o T . . S C . . S C o T ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ − = ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ − = ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ 1 2 2 1 1 2 0 1 0 2 2 0 1 2 0 1 j j j j j j D C B A e ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ − = ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ − ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ ⎥ ⎥ ⎦ ⎤ ⎢ ⎢ ⎣ ⎡ = ⎥ ⎦ ⎤ ⎢ ⎣ ⎡ 1 2 2 1 1 2 0 1 0 2 2 0 1 2 0 1 j j j j j j D C B A o

(50)

11

S =1/2 ( e+ o)=0

Γ Γ

21

j

S =1/2 ( e- o) =

2 Γ Γ

31

S =1/2 (Te-To) =0

41

-j

S =1/2 (Te+To)=

2

由上面所推導出來的結果可以看出訊號由埠 1 進去，而埠 2 和埠 4 會等功率且相位相反，另外埠 3 則為隔離埠。

2.3.2 相位反轉(Phase Inverter)之 Rat race 理論分析

從 2.3.1 節所提到的環型 rat-race 電路分析，可以清楚的說明產生同相位與差動訊號的優點。但其常因 3 / 4

λ

長度過長佔據了電路上很大的面積以及頻寬很窄的缺點所困擾。我們將延續上面推導並且利用

/ 4

λ

長度加 180 度相位反轉(Phase Inverter)取代原本傳統環型 rat race 的3 / 4

λ

的長度，亦可達到電路四埠的結構對稱性，且克服了傳統環型 rat race 窄頻的缺點。我們以 C.Y. Chang 於 2003 所提出的微小化 rat-race 做為設計依據[15]，如圖 2.43 為 phase inverter 的 rat race。

圖 2.43 相位反轉(phase inverter)示意圖 4

λ

1 Port Port2 3 Port 4 Port Phase Inverter

(51)

接著我們一樣利用奇、偶模半電路來做 phase inverter 電路分析。[9]

圖 2.44 奇、偶模之 phase inverter 分析示意圖

(a) (b)

圖 2.45 Phase Inverter Rat-race (a)偶模(b)奇模等效半電路我們將圖 2.44 使用奇模、偶模半電路做分析(如圖 2.45)，奇模與偶模輸出入阻抗剛好是反對稱的，為簡化電路數學推導使 2 1 2 tan 2 b =y j θ 與 2 2 2 tan 2 y b = −j _θ ，求得奇、偶模的 ABCD 矩陣: 2 1 1 1 1 1 1 1 1 1 1 2 1 2 1 1 1 1 1 1

cos sin sin

1 1

cos sin sin cos sin cos

e b j jY Y A B C D b jY b b j b b j Y Y θ θ θ θ θ θ θ θ θ ⎡ ₊ ⎤ ⎢ ⎥ ⎡ ⎤ _⎢ _⎥ == ⎢ ⎥ _⎢ _⎥ ⎣ ⎦ ₊ ₊ ₊ ₊ ⎢ ⎥ ⎣ ⎦ 1 1 1 1 1 1 2 0 2 1 1 1 1 2 1 1 1 1 1 1

cos sin sin

1

cos sin sin cos sin cos

b j j Y Y A B C D b b jY b b j b j θ θ θ θ θ θ θ θ θ ⎡ ₊ ⎤ ⎢ ⎥ ⎡ ⎤ _⎢ _⎥ = ⎢ ⎥ _⎢ _⎥ ⎣ ⎦ ₊ ₊ ₊ ⎢ ⎥ o y o y o y o y 1 1 yθ 1 1 yθ 2 2 yθ 2 2 ₂ yθ 2 2 ₂ yθ 1 2 3 4 A A − 180o ϕ = 1 y θ₁ 2 1 2 tan 2 b =y j θ 2 2 2 tan 2 y b = −j _θ 1 y 1 θ 2 1 2 tan 2 b = y j θ 2 2 2 tan 2 y b = −j _θ

被動分合波器與主動混頻器之整合及覆晶封裝之毫米波驅動放大器設計與實作

國 立 交 通 大 學

電信工程學系碩士班

碩 士 論 文