• 沒有找到結果。

單晶片無線多媒體資訊家電之設計與製作(III)---總計畫:單晶片無線多媒體資訊家電之設計與製作

N/A
N/A
Protected

Academic year: 2021

Share "單晶片無線多媒體資訊家電之設計與製作(III)---總計畫:單晶片無線多媒體資訊家電之設計與製作"

Copied!
21
0
0

加載中.... (立即查看全文)

全文

(1)

行政院國家科學委員會專題研究計畫 成果報告

總計畫:單晶片無線多媒體資訊家電之設計與製作

計畫類別: 整合型計畫 計畫編號: NSC91-2218-E-009-001- 執行期間: 91 年 08 月 01 日至 92 年 10 月 31 日 執行單位: 國立交通大學資訊科學學系 計畫主持人: 張瑞川 共同主持人: 溫岸,蔣迪豪,李鎮宜,陳伯寧 計畫參與人員: 楊晏昇 報告類型: 完整報告 報告附件: 出席國際會議研究心得報告及發表論文 處理方式: 本計畫可公開查詢

中 華 民 國 92 年 10 月 20 日

(2)

行政院國家科學委員會補助專題研究計畫

□ 成 果 報 告

□期中進度報告

單晶片無線多媒體資訊家電之設計與製作

計畫類別:□ 個別型計畫 ■ 整合型計畫

計畫編號:

NSC 91-2218-E-009-001

執行期間: 89 年 8 月 1 日 至 92 年 7 月 31 日

計畫主持人:

張瑞川

共同主持人:

陳伯寧、李鎮宜、溫

-壞

岸、蔣迪豪

計畫參與人員:

楊晏昇

成果報告類型(依經費核定清單規定繳交):□精簡報告 ■完整報告

本成果報告包括以下應繳交之附件:

□赴國外出差或研習心得報告一份

□赴大陸地區出差或研習心得報告一份

□出席國際學術會議心得報告及發表之論文各一份

□國際合作研究計畫國外研究報告書一份

處理方式:除產學合作研究計畫、提升產業技術及人才培育研究計畫、列

管計畫及下列情形者外,得立即公開查詢

□涉及專利或其他智慧財產權,□一年□二年後可公開查詢

執行單位:

國立交通大學資訊科學學系、電子工程學系、電信工程學系

中 華 民 國 92 年 10 月 15 日

(3)

摘要

隨著後 PC 時代的來臨,3C 的整合是未來發展的潮流,在本整合計畫中, 我們將發展具備高速無線通訊存取能力的多媒體系統單晶片。 首先,為了支援無所不在的資訊存取,我們整合無線網路於系統晶片上, 並將速度由目前的 2Mbps 提升到 11Mbps 以因應對頻寬的需求。同時,在可預見 的將來,無線網路的承載內容將不只是語音資料,也將包含數位多媒體,因此, 我們也將發展具容錯能力的 MPEG-4 視訊編解碼系統。最後,我們研究及實作以 唯讀記憶體為基礎的 Linux 核心,並將重組 Linux 成為模組化以適應不同系統單 晶片之系統需求。 關鍵詞:系統單晶片;嵌入式系統;MPEG-4;無線網路

(4)

Abstract

With the coming of post-PC age, the integration of 3C (Computer, Communication, and Consumer Electronics) is the trend of future. The goal of this integrated project is to develop a multimedia SoC with high-speed wireless communication access ability.

At first, in order to support ubiquitous information access, wireless access ability is integrated into the SoC and the communication speed is upgraded from 2Mbps to 11Mbps to accommodate the urgent demand on bandwidth. Besides, the content of wireless network will be not only voice data, but also digital multimedia in the near future. Therefore, we develop a fault-tolerant MPEG-4 encoder/decoder system. Finally, we research and develop a ROM-based Linux kernel and modulize it to fit into various requirements of different SoCs.

(5)

目錄

摘要………..………II Abstract………III 計畫之背景及目的……….…..…………....1 研究方法……….…………..……9 結果與討論………..………10 參考文獻……….……….12 計畫成果自評………..14

(6)

計畫之背景及目的

近年來,由於半導體電路及製程技術的持續進步以及網際網路的快 速發展,使得結合電腦、通訊與消費電子(Computer, Communication and Consumer Electronics)的 3C 技術正快速整合成為進入 21 世紀最重要的新 興科技與產業。根據國科會「3C 整合技術研究規劃」3C 整合應用趨勢 之主要內涵,有下列數項:資訊數位化、設備家電化、網路聚合、人機 介面,無所不在的資訊存取環境以及無線接取(wireless access)。 此外,由於積體電路技術已進入 0.18 微米製程,數以百萬計的電晶 體 可 放 入 同 一 晶 片 行 程 完 整 的 系 統 單 晶 片 (System-on-a chip) 。 根 據 Dataquest 預測從 1998 起到 2002 年,SoC 的市場規模將以 127%的驚人幅 度持續成長,且這樣的成長主要是落在電腦通訊及消費電子產品上,所 以對我國資訊以及半導體業者來說,3C 整合的系統單晶片(SoC)的相關軟 /硬體技術是未來研發的重點。 有鑑於此,本研究群結合交通大學具備電子、電信與資訊等領域專 長的教授共同緊密合作,期能從事 3C 整合技術之研究。本研究群的目標 是研究及實作無線網際網路接取(wireless internet access)能力的系統單晶 片多媒體資訊家電。根據我們初步了解,目前國內資訊產業界設計資訊 家電仍是以 PC 架構的 X86 CPU 為主,目前量產的資訊家電產品如 Settop-box 及 Thin Severs 等 大 都 以 National Semiconductor 公 司 的

MediaGX 為主。National Semiconductor 公司亦於前幾月推出新一代的 IA

SoC Geode,此 SoC 除了整合了 Pentium-class 的 CPU,傳統 PC 所需的

晶片組外亦包含了 MPEG2 encoder/decoder。Philips 亦於 1999 年推出 TriMedia SoC,用於 Settop-box 及 Thin Clients,此晶片包含了 180MHz

VLIW,RISC CPU 及處理 video compression 及 audio processing 的協同處理

(7)

整合了 CPU 和 LAN,WAN 的功能,可用於 web phone 及 handheld communicators 等用途。Inetel 亦推出以 StrongARM 為主的 SoC-SA-1100

和 SA-1101,此晶片組合除了整合了 32-bit StrongARM RISC CPU,Cache 及周邊設備控制晶片外還包含了 LCD controller 和 Video 處理功能。

我們認為在考慮省電和處理速度,未來 IA-on-Chip SoC 將以 RISC 晶片為主,但是需要適當的作業系統及應用程式配合。同時目前 SoC 尚 未加無線網際網路接取(Wireless Access)功能。本研究群參與教授長期合 作從事無線網路關鍵模組技術,嵌入式作業系統及 MPEG-4 多媒體系統 技術,再配合國內產業界已有之 RISC CPU 如 MIPS/ARM 及周邊設備控 制 IP,應可在三年內以國內 Fab 製程完成 Wireless Multimedia Information Appliance SoC 的相關軟/硬體技術及雛形系統。預計完成之 SoC 如圖一

所示,將包括 11Mbps Wireless LAN Baseband/MAC,2.4GHz RF Front End,以 Linux 為基礎的 Embedded 作業系統,適用於無線傳輸的 MPEG-4

多媒體系統;以及整合智原公司擬提供之 RISC CPU IP 和周邊設備如 VGA,USB 及 UART 等 IP,而成一系統單晶片系統。

M IP S /M u ltim e d ia A p p lic a tio n E m b e d d e d D R A M V G A U S B U A R T R ea l tim e tim er W ireless L A N B a seb a nd/M A C 2 .4 G H z R F A nte n na S yste m B us P erip h era l B us (圖一)

圖一中的虛線部分包括 Embedded DRAM 和 RF CMOS IP 的整合工 作將遵照構想書評審委員建議,視三年後 CIC 可提供之製程技術的情況

(8)

再行考量。

本「3C 整合科技」研究計劃其研究項目符合國科會「3C 整合規劃」 研究重點二:Media Processing Technology on SoC Project,研究重點三: Digital Consumer Network and Transmission,研究重點五:Real Time

Operating System(Linux based software IP and component for 3C integration

applications)和研究重點六 SoC Design for 3C System。

各子計劃的分工和研究方向如下:

(1 ) 子 計 劃 一 應 用 於 系 統 單 晶 片 嵌 入 式 Linux 作 業 系 統 之 實 作

由 資 訊 科 學 系 張 瑞 川 教 授 負 責;此 計 畫 的 目 標 為 將 目 前 日 漸 受 到 重 視 的 Linux 作 業 系 統 重 新 模 組 化 , 以 及 SoC 環 境 下 使 用 , 預 計 將 重 新 設 計 Linux 核 心 的 主 要 部 分 包 括 ROM-b as ed Kern el , 記 憶 體 管 理 系 統 , Ex ecuti on-In -place 、

Fl ash b as ed fil e s ys t em、Mi cro Wind ow S ys tem、Micro Brows er

以 及 SoC Power Management 系 統 等。此 外 我 們 也 將 加 強 嵌 入 式 系 統 軟 體 與 晶 片 設 計 共 同 發 展 (co-design) 和 測 試 除 錯 功 能 , 以 適 應 SoC 發 展 所 需 。 本 計 劃 亦 將 配 合 總 計 劃 進 行 系 統 整 合 與 測 試 。 (2 ) 子 計 劃 二 高 速 無 線 數 據 存 取 控 制 與 基 頻 收 發 積 體 電 路 模 組 整 合 設 計 由 電 信 工 程 系 陳 伯 寧 教 授 與 電 子 工 程 系 李 鎮 宜 教 授 負 責 ; 此 三 年 子 計 畫 的 目 標 , 主 要 是 探 討 高 速 無 線 網 路 的 存 取 控 制 與 基 頻 收 發 電 路 模 組 設 計 和 製 作 , 進 而 結 合 其 他 子 計 畫 的 研 究 成 果 , 探 討 單 晶 片 實 現 的 可 行 性 和 整 合 的 相 關 研 究 議

(9)

題 。 隨 著 無 線 通 訊 市 場 的 與 日 遽 增 和 可 攜 式 3C 應 用 系 統 的 普 及 化 , 高 速 無 線 傳 輸 成 為 一 必 然 的 趨 勢 , 目 前 無 線 區 域 網 路 所 採 用 的 技 術,以 直 接 序 列 展 頻 通 訊( DSSS)和 跳 頻( FH) 為 主 , 並 以 ISM2.4G 頻 帶 , 為 其 傳 輸 媒 介 , 以 DSSS 而 言 , 目 前 標 準 所 制 訂 的 傳 輸 速 率 為 2Mbps, 然 而 由 於 和 有 線 乙 太 網 路 的 傳 輸 率 ( 10/100Mbps) 仍 有 一 段 差 距 , 且 價 格 亦 高 出 好 幾 倍 , 因 此 不 易 為 現 有 市 場 所 接 受 。 目 前 新 一 代 高 傳 輸 率 ( 5.5/11Mbps)的 標 準,已 於 1999 年 第 二 季 定 案,採 用 Intersil ( 原 Harris ) 和 Lu cent 所 推 的 互 補 碼 Compl em ent ar y Co d e

Ke yi n g (CCK) 為 調 變 / 解 調 的 技 術 。 而 至 於 正 交 分 頻 多 工 ( OFDM ) 的 技 術 , 則 受 限 技 術 層 面 和 頻 譜 的 特 性 , 目 前 則 定 位 在 ISM5G 的 頻 帶。對 於 基 頻 收 發 器 的 電 路 設 計,最 重 要 的 是 同 步 和 調 變 技 術 , 在 過 去 我 們 曾 經 以 全 數 位 的 設 計 方 法 , 完 成 DSSS 的 基 頻 電 路 設 計 , 其 傳 輸 率 可 達 4Mbps, 如 圖 三 所 示 , 主 要 包 含 比 對 濾 波 器( match filter), 頻 率 合 成 器 ( digital frequency synthesizer),時 脈 還 原( clock recovery), 調 變 / 解 調 電 路 等 , 藉 由 全 新 的 設 計 方 法 , 我 們 提 出 了 一 techn olo g y in depend ent 的 DSSS 實 現 方 案 , 同 時 發 展 出 對 於

基 頻 電 路 實 現 的 重 要 模 組 技 術 。 而 在 研 發 的 過 程 , 我 們 也 體 會 到 基 頻 電 路 設 計 和 其 他 子 系 統( RF/ IF、MAC)等 密 不 可 分 的 關 係 , 因 而 採 用 由 上 而 下 ( top-down) 高 階 模 擬 和 系 統 劃 分( system partitioning),對 於 系 統 的 整 合 和 子 系 統 的 實 現 , 有 非 常 大 的 助 益 。 這 些 研 發 經 驗 和 成 果 , 將 有 助 於 本 案 所 提 的 研 究 議 題 和 內 容 , 尤 其 在 同 步 電 路 的 設 計 。 對 於 提 升 資 料 傳 輸 速 率,我 們 將 以 CCK/OFDM 的 調 變 方 式 為 研 究 主 軸,探 討 其 實 現 的 方 式 , 並 和 其 他 的 方 式 作 比 較 , 尤 其 是 對 於 在 有 限 頻 寬 下 ( e.g. 17.5MHz, or 85MHz), 如 何 達 成 億 位 元 的 傳 輸 率 並 且 不 影 響 前 端 電 路 的 特 性 和 實 現 ( 如 功 率 放 大 器 PA 之 工 作 區 間 )。

(10)

圖 三 : DSSS (a)基 頻 收 發 器 架 構 圖 和 (b)晶 片 佈 局 。 另 一 方 面 , 目 前 之 無 線 數 據 網 路 規 約 如 IEEE 802. 11的 介 質 存 取 控 制 積 體 電 路 , 多 是 以 處 理 器 為 基 礎 設 計, 將 大 部 份 的 介 質 多 工 存 取 層 與 實 體 層 的 標 準,例 如 具 碰 撞 避 免 功 能 的 分 立 架 構 無 線 載 波 偵 測 多 重 存 取 (CSMA/CA), 以 嵌 入 碼 (Emb edd ed Cod e)的 方 式 實 現, 例 如 以

8018 8 處 理 器 為 基 礎 的 AM D79C 30 與 DSP 處 理 器 為 主 軸 的 HFA38 41 。 這 與 乙 太 網 路 的 介 質 存 取 控 制 積 體 電 路 所 採 用 的 , 針 對 協 定 特 定 設 計 的 方 式 , 有 著 極 大 的 不 同 。 此 種 設 計 方 式 , 固 然 有 「 韌 體 程 式 修 改 維 護 方 便 」 與 「 Protocol 更 新 時 , 免 除 重 新 設 計 積 體 電 路 」 的 優 點 , 卻 也 帶 來 了 韌 體 運 算 速 度 受 限 於 處 理 器 速 度 , 迫 使 在 追 求 高 速 數 據 傳 輸 時 必 需 採 用 高 運 算 速 度 處 理 器 來 作 為 設 計 核 心 , 相 對 的 影 響 整 體 成 本 效 益 。 更 重 要 的 是 ,「 以 處 理 器 為 核 心 之 MAC 模 組 設 計 」 在 與 Baseband 甚 至 RF/ IF 作 單 晶 片 整 合 時,將 不 易 進 行 整 體 單 晶 片 的 系 統 模 擬 。 所 以 我 們 將 於 此 子 計 畫 中 , 針 對 IEEE 802. 11 所 規 範 的 具 碰 撞 避 免 功 能 的 分 立 架 構 無 線 載 波 偵 測 多 重 存 取 , 與 需 及 時 處 理 的 控 制 框 架 (Control Frame)-- 如 RTS/CTS 與 ACK, 乃 至 於 管 理 框 架 (Managem ent Fram e)的 處

理 , 設 計 一 個 專 用 的 無 線 數 據 網 路 介 質 存 取 控 制 積 體 電 路 電 路 模 組 。 並 將 包 含 「 高 速 平 行 CRC 線 路 架 構 」 與 「 Double

(11)

Bu fferi n g 架 構 」, 以 達 到 高 速 傳 輸 目 標 。 未 來 將 與 本 子 計 畫 之 基 頻 訊 號 處 理 積 體 電 路,乃 至 於 子 計 畫 一 之 模 組, 共 同 構 成 一 IP 以 供 未 來 整 合 入 單 晶 片 。 (3 ) 子 計 劃 三 射頻傳收系統整合設計環境及技術建立 由 電 子 工 程 系 溫 瓌 岸 教 授 負 責;本 子 計 劃 目 標 包 括 本 子 計 畫 目 標 包 括 (一 )高 速 無 線 網 路 (High-speed WLAN)電 路 整 合 模 擬 技 術 開 發 及 系 統 架 構 設 計 (二 ) 射 頻 前 級 (RF front end) 電 路 模 組 設 計 。 整 合 模 擬 技 術 開 發 部 分 包 括 系 統 鏈 結 分 析 、 射 頻 /基 頻 整 合 設 計 及 軟 硬 體 整 合 模 擬 ; 系 統 架 構 設 計 部 分 則 藉 由 整 合 模 擬 訂 定 系 統 架 構 , 如 調 變 方 式 、 模 組 劃 分 及 介 面 規 格 訂 定 ; 射 頻 前 級 電 路 設 計 包 括 架 構 設 計 及 模 組 設 計 。 計 畫 架 構 如 下 : (一)系統架構設計 整合模擬技術開發 Æ系統鏈結分析 Æ射頻 /基頻整合設計 Æ軟硬體整合模擬 系統架構設計 Æ調變方式訂定 Æ模組劃分 Æ介面規格訂定; (二 ) 射頻前級 電路模組設計 射頻前級 架構設計 ÆSuperheterodyne ÆLo-IF ÆHomoheterodyne 射頻前級 模組設計 ÆLNA / Mixer ÆFilter / Osc ÆSynthesizer 系統整合 Æ射頻 /基頻整合 Æ軟硬體整合 射頻前級 整合 (4 ) 子 計 劃 四 MPEG-4 在無線通訊下抗錯視 訊 編 解碼 系 統 之 設 計 與 製 作

(12)

由 電 子 工 程 系 蔣 迪 豪 教 授 負 責;此 計 畫 的 主 要 目 標 為 設 計一個強韌而抗錯的 MPEG-4 視訊編碼系 統 。MPEG-4 視 訊 編 解碼 系 統 將 建 立 於 Linux 作 業 平 台 以 及 SoC 環 境 上 。本子 計 畫 年 度 目 標 包 括 (一 ) MPEG-4 視 訊 編 解碼 系 統 在 Linux 作 業 系 統 上 之 模 擬 與 設 計 (二 ) MPEG-4 視 訊 編 解碼 系 統 在 無 線 傳 輸 上 強 韌 抗 錯 之 模 擬 與 設 計 。 無線通訊的普及化是未來的趨勢。目前數位無線通訊的技術正在 蓬勃的發展中。現在無線網路的承載內容大都以語音為主。然而在可預 見的將來,數位多媒體無線通訊的服務將成為主流產品。本計畫把 發 展一套抗錯編碼技術分解為兩個問題包 括 : (一 ) 探 討 在 Linux 作 業 系 統 下 執 行 MPEG-4 視訊 編解碼: 如何在以 Embedded Liunx 為 基 礎 的 環 境 下 執 行 困 難 的 視訊壓縮功能是技術上的一 大挑戰。此時將假設無傳 輸 錯 誤 ,主要在解決編 解碼演算法軟體程式實現時之問題。 (二) 探 討 在 無 線 傳 輸 時 強 韌 抗 錯 編解碼: 如何在 位元有錯誤時補償視訊品質是一項困難的技術。 MPEG-4 提供了一些編解碼的工具但並未指定如 何使用。我們希望發展出一套符合標準規格且強 韌 之 解碼演算法。 本子計畫成果的應用價值在可組合數位無線通訊之新標準規格 IEEE 802.11 及多媒體通訊標準 MPEG-4 而產生一極具有競爭力之先進無 線通訊產品。其學術價值亦可從最近相關論文不斷發表於國際會議中可 看出端倪。

(13)

總 計 劃 將 負 責 以 SDL 進 行 軟 體 共 同 設 計 (Hardware/Software Co-Design)建立 SoC 設計,驗證及測試流程,負責整合各子計劃研發之

(14)

研究方法

首先我們將收集及研究國內外 SoC 設計及實作的技術資料及相關 文獻,尤其是關於 Information Appliance 方面的設計經驗。 因為系統單晶片兼具硬體與軟體及數位和類比電路,其設計流程 將比一般 ASIC 高出許多。傳統 ASIC 設計方法,流程與工具將需要作大 幅的改變。在總計劃中我們將配合「國家晶片系統設計中心」System Level Integration(SLI)設計環境,並希望與我們長期合作的 Agilent EESof,

Synopsys,Avanti 及 Cadence 等著名 EDA 公司共同建立設計流程,預計

我們將以 Telelogic 之 SDL 工具進行硬體/軟體共同設計,Agilent ADS 做 RF front end 的設計,模擬 Synopsys 及 Cadence 公司的 EDA 工具進行數

位電路部分的設計與實作。

我們希望在第一年於交大建立各子計劃所需設計與驗證工作流 程,並以 SDL 進行系統需求規劃與硬體/軟體共同設計。我們也將配合交 通大學已有之無線通訊實驗室,積體電路設計實驗室現有設備,建立及 整合 SoC 測試實驗設備。

在第二年計劃,我們將與 CIC 及 EDA 公司合作建立 SoC 整體設 計與驗證流程與工具。初步構想以 Behavior level 的 CPU Instruction Set Simulator 配合 RTL level 的 Simulation Tools 共同進行軟/硬體系統驗證。

同時我們也將利用各子計劃第一年發展出的成果進行 board-level 的整合。 在第三年計劃,我們將整合各子計劃的 IP 與系統軟體進行 SoC 設計 流程進行系統電路合成,physical design 和利用 CIC 所提供的晶片製作服務 實際 tape-out SoC 晶片,並將製作系統電路板以進行軟/硬體 SoC 層次的驗 證與整合。

(15)

結果與討論

在計畫第一年中, 在 硬 體 設 備 方 面 ,我們配合交通大學已有之無線通訊 實驗室,積體電路設計實驗室之現有設備,建立及整合 SoC 測試實驗設備。

在 設 計 流 程 方 面 , 我 們 建 立 了 Hardware/Software Co-Design 及 Co-Verification 的環境。在 Co-Design 方面, 我們使用 Cadence 公司的 Virtual

Components Codesign (VCC)作為 system level 的設計工具。我們用 SDL 來描述

block 的 behavior, 且用 VCC 進行 behavior level 及 performance level 的模擬。

在 Co-Verification 方面,我們用 Mentor Graphics 公司的 Seamless Co-Verification Environment (Seamless CVE) 來做 Hardware/Software Co-Simulation。如此一來我

們可以在 hardware prototype 出來之前就先驗證 software 與 hardware 整合後的 系統之正確性。綜合來說,我 們 已 經 建立了各子計劃所需之設計與驗證工作流 程。

在計畫第二年度, 我 們 致 力 於 建立 SoC 整體設計與驗證流程與工具。我 們 以 Behavior level 的 CPU Instruction Set Simulator 配合 RTL level 的 Simulation Tools 共同進行軟/硬體系統驗證。除 此 之 外,我 們 也 利用各子計劃在第一年發 展出的成果進行 board-level 的整合與測試。整合測試最重要的一項工作就是元件 間的溝通。由於子計畫二所發展出來的無 線 數 據 存 取 控 制 與 基 頻 收 發 積 體 電 路 模 組 是 屬 於 軟 硬 體 共 同 設 計 。 其 中 軟 體 是 以 Embedded Li nux /AR M (子計畫一)為 基 礎 的 程 式 , 所 以 其 發 展 出 來 的 硬 體 必 須 能 夠 以 ARM 的 匯 流 排 協 定 與 處 理 器 溝 通 , 這 樣 才 能 達 到 軟 硬 體 間 互 相 溝 通 的 目 的。所 以 我 們 測 試 及 調 整 軟 硬 體 間 的 介 面,直 到 能 完 全 符 合 ARM 的 匯 流 排 協 定 為 止。在計畫第二年度結束前,無 線 數 據 存 取 控 制 模 組 的 軟 硬 體 部 分 已 經 經 過 整 合 及 測 試 , 證 明 可 以 正 確 無 誤 的 收 送 資 料 。

(16)

在計畫的第三年度,我 們 著 重 於 各 子 計 畫 SOC 雛 形 平 台 的 整 合。我 們 將 基 頻 收 發 積 體 電 路 模 組 與 無 線 數 據 存 取 控 制 模 組 和 軟 體 一 起 做 整 合測試。接著,我們也整合各子計劃的 IP 與系統軟體(Embedded Linux + MPEG4 Encoder/Decoder) 來進行整體的 SoC 設計流程。我們利用 ARM Integrator 平台

做為我們的 SOC 雛 形 平 台 ,在此平台上整合 Embedded Linux, MPEG-4 IP, WLAN MAC/Baseband 等 IP,並實際透過 point-to-point 的對接測試。經過驗

證,我們的所有 IP 可以整合在同一 SOC 雛 形 平 台 上,並 有 可 以 接 受 的 效 能 。

(17)

參考文獻

1. The 1997 National Technology Roadmap for Semiconductors, Semiconductor Industry Assoc., San Jose, Calif., 1997.

2. T. W. Albrecht, Johann Notbauer, and S. Rohringer, “HW/SW CoVerification Performance Estimation & Benchmark for a 24 Embedded RISC Core Design,” Proc. ACM Conf. Design Automation, 1998, pp. 808-811.

3. A. Balboni, W. Fornaciari, and D. Sciuto, “Co-synthesis and Co-simulation of Control-deminated Embedded Systems,” Design Autmation for Embedded System, JUL 1996.

4. C. Berthet, G. Mas, F. Pogodalla, & STMicroelectronics, “Functional Verification Methodology of Chameleon Processor,” 33rd DAC, 1996.

5. P. Chou, R. Ortega, K. Partridge, and G. Borriello, “IPCHINOOK: An Integrated IP-based Design Framework for Distributed Embedded Systems,” Proc. ACM/IEEE Conf. Design Automation , 1999, pp. 44–49.

6. M. Dalpasso, A. Bogliolo, and L. Benini, “Virtual Simulation of Distributed IP-Based Designs,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 50–55. 7. W.E. Donath, “Placement and Average Interconnection Lengths of Computer

Logic,” IEEE Trans. Circuits and Systems, Apr. 1979, pp. 272-277.

8. D. Edelstein et al., “Full Copper Wiring in a Sub-0.25 µm CMOS ULSI Technology,” Proc. IEEE Int’l Electron Devices Meeting, IEEE Press, Piscataway, N.J., 1997, pp. 773-776.

9. D. D. Gajski, “IP-Based Design Methodology,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 43.

10. D. Geist, G.Biran, T. Arons, M Slavkin, Y. Nustov, M.Farkas, K. Holtz, A. Long, D. King, and S. Barret, “A Methodology For the Verification of a ‘System on Chip,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 574-579.

11. M. Genoe, “Requirements Capturing and Specification of System-on-Chip,” MEDEA/ESPRIT conference on HW/SW codesign, 1998.

12. S. P. Harbison, “System-Level Hardware/Software Trade-offs,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 258–259.

13. C. Hu, “Gate Oxide Scaling Limits and Projection,” Proc. IEEE Int’l Electron Devices Meeting, IEEE Press, Piscataway, N.J., 1996, pp. 319-322.

14. Y.I. Ismail, E.G. Friedman, and J.L. Neves, “Figures of Merit to Characterize the Importance of On-Chip Inductance,” Proc. Design Automation Conf., ACM Press, New York, 1998, pp. 560-565.

(18)

an ATM Network Interface Card: a Case Study,” CODES/CASHE’99.

16. D. Kirovski and M. Potkonjak, “Engineering Change: Methodology and Applications to Behavioral and System Synthesis,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 604–609.

17. J. Monaco, D. Holloway, and R. Raina, “Functional Verification Methodology for the PowerPC 604 Microprocessor,” 33rd DAC, 1996.

18. M. Miyamoto, T. Takeda, and T. Furusawa, “High-Speed and Low-Power Interconnect Technology for Sub-Quarter-Micron ASICs,” IEEE Trans. Electron Devices, Feb. 1997, pp. 250-256.

19. P. Paulin, “A Flexible Hardware/Software Development Environment and its Application to Consumer Multimedia Products Design,” CODES/CASHE’98. 20. G.. A. Sai-Halasz, “Performance Trends in High-Performance Processors,” Proc,

IEEE, Jan. 1995, pp. 20-36.

21. D. Stepner, N. Rajan, and D. Hui, “Embedded Application Design Using a Real-Time OS,” Proc. ACM/IEEE Conf. Design Automation, 1999, pp. 151–156. 22. P. Sudame and B.R. Badrinath, “On Providing Support for Protocol Adaptation in

Wireless Networks,” to be published in ACM Baltzer Journal Mobile Networks and Applications (MONET) special issue on Wireless Internet and Intranet Access.

23. D. Sylvester and K. Keutzer, “Getting to the Bottom of Deep Submicron II: A Global Wiring Paradigm,” Proc. Int’l Symp. Physical Design, ACM Press, New York, 1999, pp.193-200.

24. S. Tsasakou, C. Dre, H. Kharantanasis, and A. Birbas, Univ. of Patras/Intracom SA, “Combined Assessment of an Industrial Current Practice and CoWare’s Methodology to the Codesign/Cosimulation Problem,” MEDEA/ESPRIT confrence on HW/SW codesign, 1998.

25. P. Zarkesh-Ha and J.D. Meindl, “Stochastic Net Length Distributions for Global Interconnects in a Heterogeneous System-on-a-Chip,” Proc. Symp. VLSI Technology, IEEE Press, Piscataway, N.J., 1998, pp. 44-45

(19)

計畫成果自評

本計劃的目標在於無線資訊家電的系 統 單 晶 片 雛 形 的 建 立 。其 中 包 含 四 個 子 計 畫:應 用 於 系 統 單 晶 片 嵌 入 式 Linux 作 業 系 統 之 實 作,高 速 無 線 數 據 存 取 控 制 與 基 頻 收 發 積 體 電 路 模 組 整 合 設 計,射頻傳收系統整 合設計環境及技術建立,與 MPEG-4 在無線通訊下抗錯視 訊 編 解碼 系 統 之 設 計 與 製 作 。 在 三 年 的 計 畫 中 , 總計劃主要負責以 SDL 進行軟體共同設計 (Hardware/Software Co-Design) 建立 SoC 設計,驗證及測試流程,以利各子計畫

IP 的開發。同時,總計劃還負責整合各子計劃研發之 IP 以及系統整合。我們將

各個子計畫的 IP (i.e., WLAN MAC and Baseband Logic, MPEG Software)與嵌 入 式 Linux 進 行 整 合 , 並 在 ARM Integrator Board 上 進 行 整 個 系 統 的 驗 證 。 經 過 驗 證 結 果 , 我 們 已 經 可 以 在 ARM Integrator 上 透 過 WLAN MAC/Baseband 作 on-line point-to-point 的 MPEG 檔傳輸與播放。

整體說來,此計畫的成果與預期之結果大致符合。在此計畫中,我們除了 完成此 SOC 雛形平台之外,最重要的,我們也增加了許多嵌 入 式 作 業 系 統 的 技 術 與 軟硬體共同驗證的經驗,對未來的研究有頗大助益。

(20)

可供推廣之研發成果資料表

□ 可申請專利

;

可技術移轉 日期:92 年 10 月 15 日

國科會補助計畫

計畫名稱:單 晶 片 無 線 多 媒 體 資 訊 家 電 之 設 計 與 製 作 計畫主持人:張瑞川 計畫編號: 學門領域:資訊工程

技術/創作名稱

單 晶 片 無 線 多 媒 體 資 訊 家 電 系 統

發明人/創作人

楊晏昇,張瑞川 中文: 隨著後 PC 時代的來臨,3C 的整合是未來發展的潮流,在本 整合計畫中,我們整合了具備高速無線通訊與多媒體系統於單晶片 中。 首先,我們整合 802.11b MAC/baseband 於系統晶片雛形平 台上。同時,我們也整合具容錯能力的 MPEG-4 視訊編解碼系統與 嵌入式 Linux 核心於系統晶片雛形平台上。

技術說明

英文:

With the coming of post-PC age, the integration of 3C (Computer, Communication, and Consumer Electronics) is the trend of future. The project is to develop a multimedia SoC with high-speed wireless communication access ability.

At first, we integrate 802.11b MAC/baseband into the SoC prototype system. Besides, we also integrate a fault-tolerant MPEG-4 encoder/decoder system and develop an embedded Linux kernel into the SoC prototype system.

可利用之產業

可開發之產品

System on Chip

Wireless Communication Devices

技術特點

Hardware Software Co-verification FPGA-based Verification

Embedded System 附件二

(21)

推廣及運用的價值

Integrated SOC system

Hardware Software Co-verification Techniques

※ 1.每項研發成果請填寫一式二份,一份隨成果報告送繳本會,一份送

貴單位研發成果推廣單位(如技術移轉中心)。

※ 2.本項研發成果若尚未申請專利,請勿揭露可申請專利之主要內容。

參考文獻

相關文件

設計 黃政維 聽障 銀牌 宏佳資訊有限公司 呂芳懌;李金石 網頁設計 何季倫 聽障 銀牌 台灣軟體製造股份. 有限公司 蕭佳賓;陳彥錚

3.丙級:包括應用作業系統、安裝軟體與使用電腦週邊設 備、設定繪圖環境、控制圖形螢幕、輸出圖形與 管理圖面等基本工作及繪製單件立體圖、立體剖

【5+2產業】亞洲矽谷 電腦資訊技術類 物聯網自動灌溉與排水系統設計班. 【5+2產業】亞洲矽谷

利用 Microsoft Access 資料庫管理軟體,在 PC Windows 作業系統環境 下,將給與的紙本或電子檔(如 excel

由三位選手共同集體創作一套事先公開且具創新功能之機械(電)作品,工

整體網站之規劃與設計設,包括網站企畫,網頁版面美工設計,網頁版面

由三位選手共同集體創作一套事先公開且具創新功能之機械

單晶片電路接受到 A/D 轉換器的信號後,即將此數位信號由顥示器 顯示。此時單晶片 IC 並將此一 A/D 轉換器與指撥設定開關做比較,A/D 轉換器的信號高於設定值時,即由 OUT CONTROL