佈局參數對高壓金氧半場效電晶體電性影響之研究

(1)

國立交通大學

電子工程學系

電子工程學系電子研究所碩士班

電子研究所碩士班

碩

碩士

士

士論

士

論

論文

論

文

佈局參數對高壓金氧半場效電晶體

電性影響之研究

A study on the influence of layout

parameters on electrical characteristics

of high-voltage MOSFETs

研

究

生：

生

：

：柳旭茹

柳旭茹

指

指導

導

導教

教

教授

教

授：

授

：

：崔秉鉞

崔秉鉞

崔秉鉞教授

教授

中華民國九十六年八月

(2)

國立交通大學

電子工程學系電子研究所碩士班

碩士論文

佈局參數對高壓金氧半場效電晶體

電性影響之研究

A study on the influence of layout

parameters on electrical characteristics

of high-voltage MOSFETs

研

究

生：柳旭茹

指導教授：崔秉鉞教授

(3)

佈局參數對高壓金氧半場效電晶體

電性影響之研究

A study on the influence of layout

parameters on electrical characteristics

of high-voltage MOSFETs

研究生：柳旭茹 Student : Hsu-Ju Liu 指導教授：崔秉鉞 Advisor : Bing-Yue Tsui

國立交通大學

電子工程學系電子研究所碩士論文

A Thesis

Submitted to Department of Electronics Engineering& Institute of Electronics College of Electrical and Computer Engineering

National Chiao Tung University in Partial Fulfillment of the Requirements

for the Degree of Master in

Electronics Engineering 2007

Hsinchu, Taiwan, Republic of China

(4)

佈局參數對高壓金氧半場效電晶體電性影響之研究

研究生:柳旭茹指導教授:崔秉鉞國立交通大學電子工程系電子研究所碩士班摘摘摘摘要要要要隨著半導體製程的發展，自七零年代至今，高壓高功率元件已由以閘流體與雙極功率電晶體為主的市場，逐漸發展到現今的高功率金氧半場效電晶體，由於高壓功率金氧半場效電晶體之低成本、切換速度快與其功率消耗較低的優勢，因此，已成為現今工業界中，最易與低電壓之傳統互補式金氧半場效電晶體的製程技術整合在一起者，多被設計用於控制與承載較高電流且耐高壓的高功率積體電路。在本論文主要探討佈局參數對高壓金氧半場效電晶體電性上的影響趨勢，包括︰電晶體內閘極汲極間淺溝式隔離之長度(S 參數)、汲極基極間淺溝式隔離之長度(d 參數)、閘極電極覆蓋在淺溝式隔離上方之長度(a 參數)、與閘極電極下高壓 N 型植入井至淺溝式隔離邊緣之長度(b 參數)等等，先藉由實驗量測的結果，去探討在電性上，各個佈局參數對電晶體之影響，再以製程元件模擬軟體去模擬其結果與了解其發生的物理機制。研究發現，高壓金氧半場效電晶體之臨界電壓與佈局參數皆無相關性。若欲提升高壓金氧半場效電晶體之崩潰電壓，可選擇將 S 參數拉長或將電晶體設計為對稱型的結構，但我們發現，將電晶體製作為對稱型的結構，其對耐壓的提升效果並不如直接將 S 參數拉長的效果來得顯著。至於 d 參數也不能設計得過短，因 d 縮小時將引發電晶體崩潰點的移轉，由原本閘極下通道處的累增崩潰轉移到外圍基極下的穿透崩潰。此外，亦發現 b 值會影響到電晶體之基體電流與熱載子效應，在實驗元件中當 b 值縮小至 0.6µm 時，將會引發相當高且持續增加的基極電流；並且，當 b 值設計在

(5)

0.6µm 時，因閘汲極間電流路徑的陡峭與電流的集中效應，故會使得導通電流大幅降低；欲改善此效應可試著將 b 值略微加長，但要注意 b 值亦不可過長，否則也會因電流路徑的拉長而造成導通電流的下降，故 b 值必須要視不同的電晶體構造來取得一個對元件特性的最佳值，值得進一步的研究。

(6)

A study on the influence of layout parameters on

electrical characteristics of high-voltage MOSFETs

Student : Hsu-Ju Liu Advisor : Bing-Yue Tsui

Department of Electronics Engineering

Institute of Electronics

National Chiao Tung University

ABSTRACT

With the progress of integrated circuit technology, high-voltage devices with high power have developed into the market of HV-MOSFETs from the market of thyristors and bipolar power transistors in 1970’s, which have become the most preferable devices to be integrated with the technology of conventional CMOS due to its low cost, fast switching speed, and low power loss. Hence, HV-MOSFETs are mostly-applied to not only control but also carry the high power ICs with high current nowadays.

In this thesis, we study on the influence of layout parameters on electrical characteristics of high-voltage MOSFETs and those layout parameters include the length of shallow-trench-isolation between gate and drain (parameter S), the length of shallow-trench-isolation between drain and bulk (parameter d), the overlap between gate and shallow-trench-isolation (parameter a), and the length from HV-N well to the edge of shallow-trench-isolation under gate electrode (parameter b). In the beginning, we survey the electrical characteristics of different devices with various layout parameters, finding out the effect of each layout parameter according to the measured data and then use the simulation tool (ISE-TCAD) to figure out the physics inside the transistors and to explain how those layout parameters affect the electrical characteristics of HV

(7)

MOSFETs.

In this study, we find that layout parameters have nothing to do with the threshold voltage of HV-MOSFETs. To raise the breakdown voltage of HV-MOSFETs, it is useful to increase the length of parameter S or to design the transistor to be symmetric. However, we discover that the improvement from designing the transistor with symmetry is much less than that from the increase of parameter S. As for parameter d, it should be designed long enough to avoid the punch-through breakdown which occurs under the bulk electrode ahead of the conventional avalanche breakdown. Besides, we observe that parameter b can affect the substrate current and induce severe hot carrier effect when b shrinks down. At the same time, it is found that the on-current will drop as b decreases to 0.6µm because of the high resistance current path resulted from the current-crowding effect around the shallow-trench-isolation between gate and drain. The solution to these problems can be the increase on the parameter b. Nevertheless, quite a long parameter b may lower the on-current as well due to the longer current path it could build. Thus, according to different device structures, parameter b should be designed accurately to accomplish the optimal electrical characteristics, which is worth studying furthermore.

(8)

謝誌

隨著本論文的完成，學生生涯即將劃上句點。在兩年的碩士生活裡首先要感謝指導教授崔秉鉞老師在論文與研究上的指導，讓學生在兩年中培養了獨立思考和研究的能力，受益匪淺。其次感謝世界先進積體電路有限公司，提供實驗晶片與技術上的協助。特別感謝林耿立經理ヽ戴惠珊工程師等人給予完整的資訊與指導。在從事研究期間，感謝實驗室學長ヽ同學們的指導以及學弟妹們的幫忙，盧季霈學長ヽ洪玉仁ヽ李振欽ヽ李振銘及黃勻珮同學，謝謝你們這兩年來的協助和相互照顧，感謝劉筱函學妹在模擬上的指導；可愛的學弟妹們，也謝謝你們為枯燥的研究生活中增添許多樂趣。最後我要感謝父母多年的栽培和信任，讓我可以專心向學而順利完成碩士學位，謝謝三姐每每在我最困頓消極的時候給我信心和方向。感謝男友，達，在研究所的這兩年中，歷經幾多波折卻仍然永遠給予我支持和鼓勵，總在我最沮喪失去目標的時候陪伴我並傾聽。感謝你們，沒有你們，我將做不到這一切。

(9)

目

錄

_錄

中文摘要

… … … …I

英文摘要

……….III

謝

謝誌

誌

……….V

表目錄

……….VIII

圖目錄

… … … …I X

第一章

緒論

………1 1-1 功率元件的歷史沿革………..……… 1 1-2 高功率元件操作時所面臨的電性問題………. 4 1-3 論文研究動機………...6 1-4 論文架構………..7

第二章

第二章實驗元件及變異參數介紹

實驗元件及變異參數介紹

………..………....15 2-1 實驗元件介紹………..15 2-2 實驗元件之變異參數介紹………..16

第

第三章

三章

_{三章元件佈局參數對電性特徵之影響}

元件佈局參數對電性特徵之影響

………...………...24 3-1 b 參數之影響………..…………...………. 24 3-1-(a) 臨界電壓………..24 3-1-(b) 高閘極電壓下的汲極飽和電流………27 3-1-(c) 基體電流………..28 3-1-(d) 崩潰電壓………..29 3-2 S 參數之影響………...………... 31 3-2-(a) 臨界電壓………..32 3-2-(b) 崩潰電壓………..33 3-3 d 參數之影響………...………... 35

(10)

3-3-(b) 崩潰電壓………..36

第四章

第四章模擬元件佈局參數對電性之影響

模擬元件佈局參數對電性之影響

……….……… 68 4-1 b 參數之影響………..…………...………. 68 4-1-(a) 高閘極電壓下的汲極飽和電流………68 4-1-(b) 基體電流………..70 4-1-(c) 崩潰電壓………..73 4-2 S 參數之影響………..…………...………. 74 4-3 d 參數之影響……….……. 78

第五章

結論和未來展望

……….117 5-1 結論………...………….…………..117 5-2 未來展望………...………..119

參考文獻

參考文獻 ………

……..………...………...121

(11)

表目錄

第二章

表2-1 高壓金氧半場效電晶體之製作流程……….19 表2-2 不對稱型元件與對稱型元件之個別標準化設計參數………20 表2-3 本次論文中總測試樣本之詳細變異參數及佈局………..21

第三章

表3-1 調變 b 參數時之實驗電晶體詳細佈局參數………39 表3-2 不對稱型 N 型高壓金氧半場效電晶體之臨界電壓………….40 表3-3 對稱型 N 型高壓金氧半場效電晶體之臨界電壓……….40 表3-4 不對稱型 N 型高壓金氧半場效電晶體之導通崩潰電壓……41 表3-5 對稱型 N 型高壓金氧半場效電晶體之導通崩潰電壓………41 表3-6 調變 S 參數時之實驗電晶體詳細佈局參數………42 表3-7 探討元件的對稱性對崩潰之影響時的實驗樣本………..43 表3-8 元件之對稱性對崩潰電壓之影響………..44 表3-9 調變 d 參數時之實驗電晶體詳細佈局參數………45 表3-10 高壓金氧半場效電晶體內 d 參數對崩潰電壓之影響………..46

第四章

表4-1 模擬 b 參數之變異時的高壓金氧半場效電晶體之詳細佈局參數………..81 表4-2 模擬 S 參數之變異時的高壓金氧半場效電晶體之詳細佈局參數………..82 表4-3 模擬 a 參數之變異時的高壓金氧半場效電晶體之詳細佈局參數………..83 表4-4 模擬 d 參數之變異時的高壓金氧半場效電晶體之詳細佈局參數………..84

(12)

圖目錄

第一章

圖1-1 V 型垂直式通道金氧半場效電晶體………9 圖1-2 垂直式雙擴散金氧半場效電晶體………..10 圖1-3 溝槽式閘極功率金氧半場效電晶體……….11 圖1-4 雙擴散汲極金氧半場效電晶體………..12 圖1-5 側邊雙擴散金氧半場效電晶體………..13 圖1-6 閘極移位調變側邊雙擴散金氧半場效電晶體………..14 圖1-7 改變GSLDD 中 Lgs 之長度對崩潰電壓之增益………14

第二章

圖2-1 不對稱型N 型高壓金氧半場效電晶體之元件剖面圖………22 圖2-2 對稱型N 型高壓金氧半場效電晶體之元件剖面圖………….23

第三章

圖3-1 不對稱型 N 型高壓金氧半場效電晶體中 b 參數對臨界電壓之影響……….47 圖3-2 對稱型 N 型高壓金氧半場效電晶體中 b 參數對臨界電壓之影響………..48 圖3-3 不對稱型 N 型高壓金氧半場效電晶體中 b 參數對臨界電壓之影響……….49 圖3-4 對稱型 N 型高壓金氧半場效電晶體中 b 參數對臨界電壓之影響………..49 圖3-5 (a) Vd=32V，源汲極未反接，(b) Vd=32V，源汲極反接(移除TED 效應) ………...50 圖3-6 b 參數對高閘極電壓下之汲極電流的影響……….51 圖3-7 不對稱型 N 型高壓金氧半場效電晶體中 b 參數對基體電流之影響……….52 圖3-8 對稱型 N 型高壓金氧半場效電晶體中 b 參數對基體電流之影響………..53 圖3-9 不對稱型 N 型高壓金氧半場效電晶體中 b 參數對導通崩潰電壓之影響………54 圖3-10 對稱型 N 型高壓金氧半場效電晶體中 b 參數對導通崩潰電

(13)

壓之影響………55 圖3-11 不對稱型 N 型高壓金氧半場效電晶體中 b 參數對導通崩潰電壓之影響………56 圖3-12 對稱型 N 型高壓金氧半場效電晶體中 b 參數對導通崩潰電壓之影響………56 圖3-13 不對稱型 N 型高壓金氧半場效電晶體中 S 參數對臨界電壓之影響……….57 圖3-14 對稱型 N 型高壓金氧半場效電晶體中 S 參數對臨界電壓之影響………..58 圖3-15 不對稱型 N 型高壓金氧半場效電晶體中 S 參數對崩潰電壓之影響……….59 圖3-16 對稱型 N 型高壓金氧半場效電晶體中 S 參數對崩潰電壓之影響………..60 圖3-17 高壓金氧半場效電晶體之對稱性對崩潰電壓之影響………61 圖3-18 高壓金氧半場效電晶體之對稱性對崩潰電壓之影響………62 圖3-19 不對稱型 N 型高壓金氧半場效電晶體中 d 參數對臨界電壓之影響……….63 圖3-20 對稱型 N 型高壓金氧半場效電晶體中 d 參數對臨界電壓之影響………..64 圖3-21 不對稱型 N 型高壓金氧半場效電晶體中 d 參數對崩潰電壓之影響……….65 圖3-22 對稱型 N 型高壓金氧半場效電晶體中 d 參數對崩潰電壓之影響………..66 圖3-23 高壓金氧半場效電晶體中 d 參數對崩潰電壓之影響………..67

第四章

圖4-1 高壓金氧半場效電晶體內電流密度分佈@ b=0.6μm 、 Vd=32V、Vg=40V………85 圖4-2 高壓金氧半場效電晶體內電流密度分佈@ b=1.0μm 、 Vd=32V、Vg=40V………85 圖4-3 電流密度沿著閘汲極間STI 前端 AA’切線之縱深分佈……..86 圖4-4 b 參數對高閘極電壓下之導通電流的影響@Vd=32V………87

圖4-5 電流密度(a)<(b)<(c)引發之 Kirk effect 與內部電場移轉之現

(14)

圖4-6 (a) 高壓金氧半場效電晶體內部電場分佈 @ b=0.6μm ， Vd=32V，Vg=40V。(b)高壓金氧半場效電晶體內離子撞擊游離率分佈@ b=0.6μm，Vd=32V，Vg=40V………89 圖4-7 (a) 高壓金氧半場效電晶體內部電場分佈 @b=1.0μm ， Vd=32V，Vg=40V。(b)高壓金氧半場效電晶體內離子撞擊游離率分佈@ b=1.0μm， Vd=32V，Vg=40V………90

圖4-8 (a) 離子撞擊游離率沿著閘汲極間 STI 前端 AA’之縱深分

佈………..91 (b) 離子撞擊游離率沿著閘汲極間 STI 中端 BB’之縱深分佈………..92 圖4-9 (a) 高壓金氧半場效電晶體崩潰時 Vd=56V 的電場分佈@ b=0.6μm。(b) 高壓金氧半場效電晶體崩潰時 Vd=57V 的電場分佈@ b=1.0μm………...93 圖4-10 b 參數對電晶體崩潰空乏邊界的影響………..94 圖4-11 (a)高壓金氧半場效電晶體崩潰時 Vd=65V 的電場分佈@ S/a=2.0/1.0。(b)高壓金氧半場效電晶體崩潰時 Vd=56V 的電場分佈@ S/a=1.2/0.6………..95 圖4-12 元件內部電場沿著閘汲極間 STI 中線 AA’之縱深分佈……96 圖4-13 (a)高壓金氧半場效電晶體崩潰時 Vd=65V 的電流密度分佈圖@ S/a=2.0/1.0。(b)高壓金氧半場效電晶體崩潰時 Vd=56V 的電流密度分佈圖@ S/a=1.2/0.6………...97 圖4-14 (a)高壓金氧半場效電晶體崩潰時 Vd=65V 的離子撞擊游離率分佈圖@ S/a=2.0/1.0。(b)高壓金氧半場效電晶體崩潰時 Vd=56V 的離子撞擊游離率分佈圖@ S/a=1.2/0.6………98 圖4-15 元件內部離子撞擊游離率延著閘汲極間 STI 中線之 AA’縱深分佈………..99 圖4-16 (a)高壓金氧半場效電晶體崩潰時 Vd=56V 的電場分佈@ S/a=1.2/0.6。(b)高壓金氧半場效電晶體崩潰時 Vd=56V 的電場分佈@ S/a=1.2/1.0………100 圖4-17 (a)高壓金氧半場效電晶體崩潰時 Vd=56V 的離子撞擊游離率分佈圖@ S/a=1.2/0.6。(b)高壓金氧半場效電晶體崩潰時 Vd=56V 的離子撞擊游離率分佈圖@ S/a=1.2/1.0…………..101 圖4-18 元件內部電場分佈延著閘汲極間 STI 中線之 AA’縱深分佈………102

(15)

圖4-19 元件內部離子撞擊游離率延著閘汲極間 STI 中線之 AA’縱深分佈………103 圖4-20 (a)高壓金氧半場效電晶體崩潰時 Vd=65V 的電場分佈@ S/a=2.0/0.6。(b)高壓金氧半場效電晶體崩潰時 Vd=65V 的電場分佈@ S/a=2.0/1.0………104 圖4-21 (a)高壓金氧半場效電晶體崩潰時 Vd=65V 的離子撞擊游離率分佈圖@ S/a=2.0/0.6。(b)高壓金氧半場效電晶體崩潰時 Vd=65V 的離子撞擊游離率分佈圖@ S/a=2.0/1.0…………..105 圖4-22 元件內部電場分佈延著閘汲極間 STI 中線之 AA’縱深分佈………106 圖4-23 元件內部離子撞擊游離率延著閘汲極間 STI 中線之 AA’縱深分佈………107 圖4-24 元件 S/a=1.2/1.0 和 S/a=2.0/1.0 內部電場分佈延著閘汲極間 STI 中線之 AA’縱深分佈………108 圖4-25 元件 S/a=1.2/1.0 和 S/a=2.0/1.0 內部離子撞擊游離率延著閘汲極間STI 中線之 AA’縱深分佈………..109 圖4-26 元件 S/a=1.2/0.6 和 S/a=2.0/0.6 內部電場分佈延著閘汲極間 STI 中線之 AA’縱深分佈………110 圖4-27 元件 S/a=1.2/0.6 和 S/a=2.0/0.6 內部離子撞擊游離率延著閘汲極間STI 中線之 AA’縱深分佈………..111 圖4-28 高壓金氧半場效電晶體崩潰時的電場分佈@ (a) d=2.0μm………..112 (b) d=1.8μm………..113 (c) d=1.6μm………..114 (d) d=1.4μm………..115 (e) d=1.2μm………..116

(16)

第一章

緒論

1-1 功率元件的歷史沿革

功率元件的歷史沿革

隨著半導體製程的發展，自七零年代至今，各類電子元件的操作及運用漸趨多樣化，尤其是高壓功率元件更被廣泛地應用，其應用範圍包括了電力電子元件、無線射頻系統、控制馬達、通訊設備或薄膜電晶體液晶顯示器等方面。而高功率元件的演化過程，也由以閘流體(Thyristor)與雙極功率電晶體(Bipolar Power Transistor)為主流的七零年代，逐漸發展到現今的高功率金氧半場效電晶體(Power-MOSFET)。由於閘流體本身的操作需求，受到高功率消耗及面積上的限制考量，造成應用上的受限[1]；而雙極功率電晶體的驅動，則需提供電晶體本身基極一個驅動電流，才能使雙極功率電晶體導通，同樣地，如果欲使電晶體關閉，也必須提供一個反向電流在電晶體基極。基於這些效應，都使得雙極功率電晶體在操作時，增加了成本的損耗。此外，在電晶體進行開關間狀態切換時，由於雙極功率電晶體有內部少數載子產生及復合的現象 (Generation and Recombination)，因此在開關時會有延遲切換時間的問題 (Switching tail)，此現象不但使雙極功率電晶體的操作機制更複雜化，無法單一討論、應用，同時也延遲了雙極功率電晶體的切換速度[2-3]。有鑑於上述現象，於是發展出低成本，切換速度快且功率消耗低的高壓功率金氧半場效電晶體。早期的金氧半場效電晶體，是利用雙擴散的方式設計，為節省元件的面積消耗以及增加元件耐高電壓的能力，因此將汲極作在最底層，成為垂直式的結構，並在矽晶片表面挖出一個 V 型溝槽，因此形成一九七五年

(17)

最早的 V 型垂直式通道金氧半場效電晶體(V-Shape Channel VMOS)[4]，如圖 1-1 所示。

但 V 型垂直式通道金氧半場效電晶體的應用，由於在 V 型溝槽的尖端，易造成電場集中、加高而加速崩潰的問題，因此後續在一九七八年，垂直式雙擴散金氧半場效電晶體(Vertical Double-diffused MOS 或簡稱 VDMOS)被提出[5]；由圖 1-2 中可以看出，垂直式雙擴散金氧半場效電晶體雖然改善了 V 型垂直通道金氧半場效電晶體電場集中，因而使得耐壓能力下降的問題，但垂直式雙擴散金氧半場效電晶體卻有了新的挑戰，即是接面場效電晶體(Junction Field Effect Transistor 或簡稱 JFET)的效應，此問題發生自 N 型漂移區(N-Drift Region)與兩側的 P 型基體區域 (P-Body Region)之間的空乏區會向內擠壓，引起接面場效電晶體效應，將使得元件本身的導通電阻上升[6-8]，使得應用受限。

一九九零年，溝槽式閘極功率金氧半場效電晶體(Trench Gate Power MOSFET或簡稱UMOS)被提出，如圖1-3所示。如前述，由於欲改善垂直式雙擴散金氧半場效電晶體所引起之接面場效電晶體效應的問題，必須將元件兩側的P型基體區域拉開才行，但這將會大大影響到面積成本的問題；於是，在中央挖一道垂直式的深溝槽---溝槽式閘極功率金氧半場效電晶體的結構被提出。溝槽式閘極功率電晶體因為具有高輸入阻抗、低導通電阻及高切換速度等優點。因此，漸漸地取代了前述的其它高功率元件，成為分離式高功率元件的主流[9]。上述這些垂直式結構的金氧半場效電晶體因為其縱向的結構，使它可以有較大的導通電流且承受較高的耐壓能力，故多著重在提高元件本身功率的效能上；但它的缺點為較難和橫向式的結構整合作為積體電路，因此在應用上，大多都被做成分離式的單顆元件；相對地，以下要提到的水平式的結構，則是改良將汲極設計於表面，使得電子的流動維持在平面上，

(18)

主要著重在提高元件的耐壓能力，為現今工業界中最易與低電壓之互補式金氧半場效電晶體(CMOS)的製程技術整合在一起者，因此多被設計用於控制及承載較高電流且耐高壓的高功率積體電路。

水平式構造主要有兩種：雙擴散汲極金氧半場效電晶體(Double- Diffused Drain MOSFET 或簡稱 DDDMOS)與側邊雙擴散金氧半場效電晶體(Lateral Double-Diffused MOSFET 或簡稱 LDMOS )。雙擴散汲極金氧半場效電晶體，如圖 1-4 所示，由於在操作上，當汲極電壓增加時，易有突然折回(Snapback)的現象及寄生的雙極接面電晶體(Bipolar Junction Transistor，或簡稱 BJT)效應，應用較受限，故多用於操作電壓低的工作範圍[10-12]。側邊雙擴散金氧半場效電晶體，如圖1-5所示，由於更容易與互補式金氧半場效電晶體(CMOS)整合在一起，因此被廣泛地使用，多被應用於操作電壓高的工作範圍，因此在結構上，側邊雙擴散金氧半場效電晶體中的漂移區是該元件設計上的關鍵。因為漂移區的雜質濃度比較低，因此，當側邊雙擴散金氧半場效電晶體在汲極接上高壓時，由於漂移區是屬於高阻抗區域，因而能夠承受更高的電壓。故側邊雙擴散金氧半場效電晶體增加耐壓的方式，多是增加汲極端的漂移區長度，但這同時會造成缺點，因為拉長漂移區長度會引起面積的耗損與導通電阻的上升，而使得側邊雙擴散金氧半場效電晶體的應用受到限制。因此，在側邊雙擴散金氧半場效電晶體的設計上，外延層(Epitaxial Layer)厚度、摻雜的濃度與漂移區的長度是最重要的設計參數[13-14]。我們知道，高壓側邊雙擴散金氧半場效電晶體元件的耐壓能力(Blocking)和導通電阻取決於外延層的濃度、厚度及漂移區長度的折衷選擇。因為耐壓能力和導通阻抗對側邊雙擴散金氧半場效電晶體來說，為一組互相矛盾的參數 (trade-off)。提高其崩潰電壓要求厚的輕摻雜外延層與長漂移區，然而低的導通電阻則要求薄的重摻雜外延

(19)

層與短的漂移區，因此在設計上，必須選擇最佳的外延層參數和漂移區長度，以便滿足在一定的崩潰電壓前提下，得到元件最小的導通電阻。因此，在側邊雙擴散金氧半場效電晶體的設計上，大多都致力於要設法降低其導通電阻，並同時能維持足夠的高工作電壓[15]。然而，除此缺點之外，側邊雙擴散金氧半場效電晶體在結構上有時多會設計加上一層阻障層(Buried Layer)來避免因高電場時引起的基體漏電現象(Substrate Leakage)；然而，由於這層阻障層的存在，同時會使得高功率元件在操作時，由於工作時產生的焦耳熱不易逸散出去，而使得元件本身的溫度升高，進而影響到元件電性及汲極電流的下降(drop)、自我生熱(Self-Heating Effect)、微分負電阻、及溫度效應(Temperature Effect) [16-18]等問題；而以上所述的這些種種困難點，也正是目前高壓高功率元件在操作上所不得不面臨到的挑戰。

1-2 高功率元件

高功率元件

高功率元件操作時

操作時

操作時所

所面臨的電性

所

面臨的電性

面臨的電性問題

問題

高功率元件的發展自七零年代至今，如前所述，儘管在結構、材料以及製程上的迥異，有著不同的形貌，但在電晶體操作在高壓應用時，對設計者來說，卻都同樣的有著電性特徵上的限制與考量，分述如下：崩潰電壓、導通電壓、汲極電流、基體漏電、自我生熱等問題。 (一) 電晶體崩潰電壓：在高功率元件操作時，為了達到其工作於耐高壓，大電流的條件下，故提昇電晶體的耐壓(Blocking)能力實為重要。我們至今已知，欲提升其崩潰電壓，可由元件製程和設計上兩方面著手，在製程部分，可藉由改變功率元件的高壓 N 型植入井(N-well)的離子植入濃度、劑量，或元件接面的曲度(curvature)[19]、通道長度、製程材料等條件，來增加其崩潰電壓；而在元件設計上，則可採用增加 Floating Field Ring，

(20)

(junction)向外延伸開，減少電場集中，藉這些方法來提高耐壓與崩潰電壓[20]。 (二) 基體電流：當高功率元件操作時，由於處在高電場的操作範圍下，故電晶體內部的電子受到離子撞擊游離(Impact Ionization)效應反覆作用下，使得基體電流增加由基體流出，引起基體效應；由基體電流(Substrate Current)對閘極電壓(Ib-Vg)的特性分析上來看，此趨勢是用來判斷元件熱載子效應(Hot Carrier Effect)的重要指標；而在金氧半場效電晶體中的寄生雙極接面電晶體上，我們常會發現基體電流對閘極電壓的特性上會有雙峰(Double-hump)產生[21]，此乃肇因於元件漂移區中仍存有很大的電場而引起離子撞擊游離(Impact Ionization)，反覆加乘下使得基體電流變大，導致基體效應越趨嚴重，將會影響到元件可靠度(Reliability)的問題，而必須加以避免。因為不但會造成電性特徵的異常，更可能影響電晶體工作效能。[22] (三) 自我生熱：高功率元件操作時，由於電晶體本身操作產生的焦耳熱能，可能由於阻障層(buried layer)過厚或元件基體材料的選擇問題，使得焦耳熱不易逸散，進而影響到電晶體的操作，使得汲極電流衰退(drop)，不如預期的電流值，以及功率消耗變大等問題，因此使得應用受限。針對自我生熱的問題，目前已知可利用改變元件矽晶片或阻障層的厚度、基體材料的選擇等方法來降低此效應[23]。 (四) 微分負電阻效應：如前所述，高功率元件操作時會有自我生熱效應 (Self-Heating Effect)，使得汲極電流衰退，因此在汲極電流對汲極電壓上 (Id-Vd)，會有負電阻(Negative Resistance)的現象產生；除此之外，在雙極功率電晶體中，微分負電阻的效應也有可能是源自於電晶體內部的 Kirk effect 所引起的 base widening 現象，因而使得電流增益大幅降低，造成負電阻的問題[24-25]。另外，微分負電阻的效應也會被頻率的震盪、雜訊、

(21)

或端點材料的選擇所影響，因此都需善加避免。

(五) 電晶體臨界電壓：當驅動電晶體時，臨界電壓為一重要參數，因它將會反映出電晶體的實際驅動能力以及影響到電晶體汲極飽和電流的大小，然而，其值則往往受到通道長度所影響；就我們目前所知，不論是短通道效應(Short Channel Effect)或是反短通道效應(Reverse Short Channel Effect)[26-27]，臨界電壓值對通道長度的敏感波動，都是元件設計者在設計時的一大重點。因此本論文即是著重在如何設計高功率金氧半場效電晶體元件上的各個佈局(layout)參數，來使得如上所述高壓高功率元件會面臨到的電性問題(包括崩潰電壓、基極電流、臨界電壓、熱載子效應)降到最低，藉由實驗量測數據與模擬電場電位的分佈，釐清高功率金氧半場效電晶體元件的佈局參數對工作電性特徵之影響趨勢。

1-3 論文研究動機

論文研究動機

對元件設計者而言，在調變臨界電壓的設計上，就佈局參數(layout) 上來說，我們已知臨界電壓的大小和通道長度有密切的關係。而隨著半導體產業的發展和元件尺寸微縮化的影響下，通道長度將會越做越短，然而，在反短通道效應中(Reverse Short Channel Effect)，此作法將會使得臨界電壓隨之增加[28]，因而降低元件的驅動能力。而這個問題的解決方案，可從元件的製程上著手，我們目前已知，可利用製程上減少矽晶片的厚度，將可減緩此臨界電壓異常上升的問題[29]。除此之外，功率元件最重要的耐壓能力，也實為一大考量；增加元件崩潰電壓的方法，除了前述利用製程上的改良，包括調變高壓 N 型植入井(N-well)的離子植入濃度等方法外；在元件設計層面上，除了額外製作增加步驟的 Floating Ring 或場板外[30-31]，我們亦尋求可直接由元件的實際佈局上改良的方法；目前已知在高壓側邊雙擴散金氧半場效電晶體

(22)

(LDD)元件中，如圖 1-6 所示，我們可藉由調變閘極與 N 型植入井(N-well) 植入光罩的距離或是調變閘極覆蓋上區域性矽片氧化(LOCOS) Field oxide 的長度(Lgs)來製作出不同的閘極移位調變側邊雙擴散金氧半場效電晶體(Gate-Shifted LDD, GSLDD) [32]。由目前已知發表過的資料證明出，如圖 1-7 所示，隨著閘極覆蓋上 Field oxide 的長度(Lgs)做長後，可藉此設計有效提升高壓 LDD 元件的崩潰電壓。基於此調變佈局參數的概念，因此，在本篇論文中，我們即是針對 N 型高壓功率金氧半場效電晶體(HV-NMOS)，設法調變其元件的佈局參數，包括高壓金氧半場效電晶體元件內場氧化層之總長度、閘極電極跨在場氧化層上重疊(overlap)之長度、或是閘極電極下，高壓 N 型植入井 (N-well)至場氧化層間的長度等等，利用調變這些不同的參數，進行實際的量測與電腦模擬，欲釐清這些元件設計上的佈局參數對於高壓功率金氧半場效電晶體元件的特性，包括臨界電壓、崩潰電壓、基極電流等特徵有何影響，及其影響趨勢為何。

1-4

論文架構

本篇論文包括了電性量測與電腦模擬兩部份，來探討高壓功率金氧半場效電晶體元件(HV-NMOS)中佈局參數(layout)的調變時，對元件操作時的電性特徵造成的改變及影響。第一章一開始先概述高壓高功率元件的歷年發展及沿革，包括不同的結構及其優缺點，其演進與改革。再敘述高功率元件在操作於耐高壓、大電流的工作環境下時容易發生的問題及其特殊的電性特徵，以及前人已使用過的改善方法，最後引出本篇論文的研究背景與研究動機。第二章介紹本篇論文所使用的實驗元件，是來自世界先進積體電路股份有限公司(Vanguard International Semiconductor Corporation)所提供的操作電壓 32 伏特之 N 型高壓功率金氧半場效電晶體(HV-NMOS)。並詳

(23)

述其元件之結構以及本次論文中欲調變量測之佈局參數。

第三章中則將利用量測儀器 Agilent 4156 (Precision Semiconductor Parameter Analyzer)進行電性上的測量與分析，針對不同的調變佈局參數來量測其元件工作之電性特徵，包含崩潰電壓、臨界電壓、基體電流等效應，就實驗數據上分析各個佈局參數對元件電性特徵之影響趨勢。第四章則是接著第三章進行更詳盡的分析，在第三章中我們已經使用量測儀器對於元件進行電性上的測量，而在第四章中，我們進一步要以製程及元件模擬軟體(ISE TCAD)，針對元件予以不同的佈局參數進行模擬，並依據模擬所得之電場電位分布、或離子撞擊游離率 (Impact Ionization Rate)等結果，與前章量測所得之電性上的結果加以比較、說明、驗證與分析。第五章則是在最後將整個論文做一個總結，釐清高壓功率金氧半場效電晶體(HV-NMOS)上的不同佈局參數(layout)對其元件工作時的電性特徵之影響趨勢為何；並且，對於未來研究此類功率元件可持續進行改善的地方做一檢討與建議。

(24)

N+

P-Body

N-N+

DRAIN

GATE

SOURCE

High Electric Field

圖

(25)

N+

P-Body

N-N+

DRAIN

GATE

SOURCE

Rj

JFET Region

圖

圖 1-2 垂直式雙擴散金氧半場效電晶體

垂直式雙擴散金氧半場效電晶體

垂直式雙擴散金氧半場效電晶體(VDMOS)

(26)

SOURCE

N+

P-Body

N-N+

GATE

DRAIN

圖

圖 1-3 溝槽式閘極功率金氧半場效電晶體

溝槽式閘極功率金氧半場效電晶體

溝槽式閘極功率金氧半場效電晶體(UMOS)

(27)

Poly Gate Source Drain N+/P+ N+/P+ NDD/PDD NDD/PDD

圖

圖 1-4 雙擴散汲極金氧半場效電晶體

雙擴散汲極金氧半場效電晶體

雙擴散汲極金氧半場效電晶體(DDDMOS)

雙擴散汲極金氧半場效電晶體

(28)

FOX N-Well N+ P-Subtrate N+ Gate Drain Source FOX

圖

圖 1-5 側邊雙擴散金氧半場效電晶體

側邊雙擴散金氧半場效電晶體

側邊雙擴散金氧半場效電晶體(LDMOS)

(29)

FOX N-Well N+ P-Subtrate N+ Gate Drain FOX Lgs Source

圖

圖 1-6

閘極移位調變

閘極移位調變側

閘極移位調變

側

側邊雙擴散金氧半場效電晶體

側

邊雙擴散金氧半場效電晶體

邊雙擴散金氧半場效電晶體(GSLDD)

圖

圖 1-7

改變

改變 GSLDD 中

中

中 Lgs 之長度

之長度

之長度對崩潰電壓之增益

之長度

對崩潰電壓之增益

(30)

第二章

實驗元件及變異參數介紹

2

22 2-

--

-1

1 1 實驗元件介紹

1 實驗元件介紹

實驗元件介紹

本論文所使用的實驗元件，是由世界先進積體電路股份有限公司 (Vanguard International Semiconductor Corporation)所提供，為操作電壓 32 伏特的 N 型高壓功率金氧半場效電晶體(HV-NMOS)，其製作流程首先先成長底部的 P 型基體層(Substarte Layer)，接著在其上成長 P 型 epi layer，並植入高壓 N 型與 P 型植入井(HV well)，其摻雜物與分別的離子植入濃度和劑量如表 2-1 所列；完成後繼續著手成長電晶體內之場氧化層，我們可以注意到，此處的場氧化層並不是一般的區域性氧化(Locos) ，而是選擇做溝槽式的淺溝式隔離(Shallow Trench Isolation，STI)，其側壁會較傳統的 Locos 氧化層來的陡直。完成後進行電晶體內部之離子佈植調變臨界電壓，然後繼續成長閘極下氧化層、多晶矽的閘極電極、輕摻雜之汲極 (Lightly-doped drain)，並長閘極兩端之 nitride spacer，完成後繼續佈值源極與汲極之 N+/P+重度摻雜區域，並在多晶矽上繼續生長金屬矽化層 (silicide)以降低閘極的電阻，之後蓋上 inter-layer dielectric (ILD)，並以 CMP 磨平後再製作上電極、金屬層與金屬間介電層(IMD)，最後蓋上金屬並做好表面處理，防止鈍化(passivation)。其元件之詳細製作流程與植入條件如表 2-1 所列。在同樣製程條件下，本批實驗分為兩大類元件，一類為對稱型 N 型高壓金氧半場效電晶體，另一類為非對稱型 N 型高壓金氧半場效電晶體。其元件的詳細佈局圖及元件剖面圖，分別如圖 2-1 及圖 2-2 所示。由圖 2-1 及圖 2-2 中，我們可以看出，本次實驗元件中，我們欲調變的佈局參數

(31)

(layout)，各標示如圖中，並說明如下：

S 參數定義為高壓金氧半場效電晶體元件內閘汲極間之淺溝式隔離技術(Shallow Trench Isolation)所作之長度。

a 參數定義為閘極電極跨在淺溝式隔離技術上重疊(overlap)之長度。 b 參數定義為閘極電極下，高壓 N 型植入井(N-well)至閘汲極間淺溝式隔離技術邊緣之長度。 c 參數標示為該元件中的四極金屬端點所作之橫向寬度。 d 參數定義為汲極與基極間淺溝式隔離(STI)的前端至基極下高壓 P 型植入井(P-well)邊緣之長度 f 參數為主體端(Bulk)下，高壓 P 型植入井兩端之長度。

2-2

實驗元件之變異參數介紹

從圖 2-1 與圖 2-2 中可以看出，本次實驗中所用到的對稱型 N 型高壓金氧半場效電晶體元件與非對稱型 N 型高壓金氧半場效電晶體元件本質上在結構製程就有些微的差異，分述如下︰ 1. 我們可以看出，在非對稱型 N 型高壓金氧半場效電晶體元件的源極端有一層繪製為斜線的介面，那是植入時多一道光罩 (Mask)的位置，原因是在非對稱型元件的構造中，由於源極與閘極間並不像對稱型元件一樣有淺溝式隔離(STI)隔開，因此為了避免在製程時，源極與閘極碰觸在一起，因此才在非對稱型元件製作時，在源極端會有多一道 Mask 的步驟。 2. 對稱型 N 型高壓金氧半場效電晶體元件與非對稱型元件之相異之處是在於，對稱型元件的對稱性是來自它在源極閘極間和閘極汲極間都有做淺溝式隔離(STI)，而非對稱型的元件則惟獨在

(32)

閘汲極間有 STI，源閘極間並沒有，因此我們知道非對稱型的元件在源極端會明顯的少了一段阻抗。實驗元件的”對稱性” 即是定義在此源閘極間淺溝式隔離的有無。 3. 對稱型 N 型高壓金氧半場效電晶體元件與非對稱型 N 型高壓金氧半場效電晶體元件除了上述兩點的迥異不同外，在佈局參數 (S、a、b、d)上也有些微的差距，列於表 2-2 所示。表 2-2 標示的為本次實驗元件的標準佈局參數(爾後，會再有 S、a、b、 d 四項參數的個別調變)，我們可以看出，不論是對稱型 N 型高壓金氧半場效電晶體元件或是非對稱型 N 型高壓金氧半場效電晶體元件，其元件內淺溝式隔離技術(Shallow Trench Isolation) 所作之兩端隔離之長度 S 必定設計為閘極電極跨在淺溝式隔離技術上重疊之長度的兩倍，意即 a=S/2，唯不同點在於，在對稱型 N 型高壓金氧半場效電晶體元件中，其淺溝式隔離長度 S 標準化設計為 1.2µm，而在非對稱型 N 型高壓金氧半場效電晶體元件中是 2µm。 4. 另外，對稱式與非對稱式元件的通道長度也不相同，對稱型 N 型高壓金氧半場效電晶體通道長度為 3µm，而非對稱型 N 型高壓金氧半場效電晶體則是 2µm。由於世界先進積體電路股份有限公司 (Vanguard International Semiconductor Corporation)所提供的元件，涵括了對稱型 N 型高壓金氧半場效電晶體元件與非對稱型 N 型高壓金氧半場效電晶體元件兩大類，而其中，在對稱型與非對稱型兩大類元件中，又分別有不同佈局參數的差異，因此，在經過我們詳細地整理列表之後，我們本次論文的所有實驗元件之佈局參數的詳述，即如表 2-3 所示。是故，本論文的主要研究方向即是在調變這些佈局參數(S、a、b、d)，

(33)

分別針對對稱型 N 型高壓金氧半場效電晶體和不對稱型 N 型高壓金氧半場效電晶體，利用實驗元件本身佈局上 S、a、b、d 參數的變異，分別進行電性上的量測與分析，了解元件本身的佈局參數對於電晶體之崩潰電壓、導通電壓、汲極電流與基體電流等效應有何影響，同時並藉由半導體元件與製程模擬軟體(ISE TCAD)的輔助，模擬出佈局參數對元件內部電場電位分布圖，以及對其離子撞擊游離率(Impact Ionization Rate)的分佈之影響，來釐清其佈局參數對元件工作的電性特徵影響趨勢為何，而能使得高壓金氧半場效電晶體的性能能夠達到最佳化；同時比較在對稱型 N 型高壓金氧半場效電晶體和非對稱型 N 型高壓金氧半場效電晶體的結果有何異同，釐清元件的對稱性是否會對元件之電性特徵有影響，以及佈局參數在對稱型或不對稱型元件上的效果及其影響的趨勢。本論文的實驗方法分為實際元件的量測數據及電腦模擬元件兩部份進行；在量測方面，我們所用的量測儀器為 Agilent 4156 (Precision Semiconductor Parameter Analyzer)，主要量測不同的佈局參數(S、a、b、 d)對實驗元件的導通電壓、崩潰電壓、汲極飽和電流大小和基極電流等的影響趨勢，其中我們定義的導通電壓值是採用汲極電流對閘極電壓圖中 (Id-Vg)，其最大互導值(Transconductance，gm)所在的一組數據，其切線交於閘極座標軸上之電壓值，定義為該元件之導通電壓[33]。而在電腦模擬方面，我們藉助製程及元件模擬軟體(ISE TCAD)的輔助，引用並考慮進電子電洞復合(electron/hole recombination)、電子電洞累增崩潰 (electron/hole Avalanche) 、 Shockley-Read-Hall recombination theory、Auger、以及 Temperature/Doping dependency 等物理模型(physics model)，模擬出不同的佈局參數對元件內部的電場電位分布圖與離子撞擊游離率(Impact Ionization Rate)等結果，進一步與我們先前所得到的量測結果相比較、說明與驗證，並以合理的物理機制解釋之。

(34)

表

表 2-1 高壓金氧半場效電晶體之製作流程

高壓金氧半場效電晶體之製作流程

NBL Formation P-epi Growth HV well Formation OD/STI HV Vt Tuning HV Gate Oxide

LV Retrograde Twin Well

Dual Gate Oxide

Poly (Amorphous Si ) N/P LDD Nitride Spacer N+/P+ Implant Salicide ILD/CMP Contact Metal 1/ IMD Via/ Metal 2 Passivation

Dopants Energy Dose Depth

HV N well Phosphorous 330KeV 5E12 cm-2 2.5µm

(35)

表

表 2-2 不對稱型元件與對稱型元件之個別標準化設計參數

不對稱型元件與對稱型元件之個別標準化設計參數

Length of Parameters Asymmetric NMOS Symmetric NMOS

W(µm) 20 20 L(µm) 2 3 S(µm) 2 1.2 a(µm) 1 0.6 b(µm) 0.8 0.8 c(µm) 1 1 d(µm) 2 2 f(µm) 2 2

(36)

表

表 2-3 本次

本次

本次論文中

本次

論文中

論文中總測試樣本之詳細變異參數及佈局

總測試樣本之詳細變異參數及佈局

1.0 Asymmetric NMOS 0.6 W/L=20/2 S/a=2.0/1.0 c=1.0 d=2.0 f=2.0 1.0 b (μm) Symmetric NMOS 0.6 W/L=20/3 S/a=1.2/0.6 c=1.0 d=2.0 f=2.0 2.0/1.0 1.8/0.9 1.6/0.8 1.4/0.7 Asymmetric NMOS 1.2/0.6 W/L=20/2 b=0.8 c=1.0 d=2.0 f=2.0 2.0/1.0 1.6/0.8 1.2/0.6 1.0/0.5 S/a (μm) _{Symmetric NMOS} 0.6/0.3 W/L=20/3 b=0.8 c=1.0 d=2.0 f=2.0 2.0 1.8 1.6 1.4 Asymmetric NMOS 1.2 W/L=20/2 S/a=2.0/1.0 b=0.8 c=1.0 f=2.0 2.0 1.8 1.6 1.4 d (μm) Symmetric NMOS 1.2 W/L=20/3 S/a=1.2/0.6 b=0.8 c=1.0 f=2.0

(37)

Bulk Source Drain Bulk

HV P well STI STI _STI P+ N+ N+ P+ HV P well HV N well d S a b P sub P epi Gate N well P-well Gate S a b d Metal f f/2 STI STI c

圖

圖 2-1 不

不

不對稱型

對稱型 N 型

對稱型

型

型高壓金

型

高壓金

高壓金氧半場效電晶體之元件剖面圖

高壓金

氧半場效電晶體之元件剖面圖

(38)

HV N well

Bulk Source Drain Bulk

P sub P epi Gate d HV P well HV P well STI HV N well l HV P well HV N well d S b a N+ STI STI P+ N+ S b a STI STI STI f f/2 c P+ N well P-well Gate Metal

圖

圖 2-2 對稱型

對稱型

對稱型 N 型高壓金氧半場效電晶體之元件剖面圖

型高壓金氧半場效電晶體之元件剖面圖

(39)

第三

第三章

章

元件佈局參數對電性特徵之影響

3-1

b 參數之

參數之

參數之影響

參數之

影響

由第二章所定義的佈局參數，如圖 2-1 及圖 2-2 所示，我們已知元件中的 b 參數標示的是閘極電極下，高壓 N 型植入井(N-well)至淺溝式隔離技術(STI)邊緣間之長度。因此，在此節中，我們即將要探討 b 參數對電晶體的臨界電壓、基極電流、與崩潰電壓之影響趨勢為何。我們在此節探討 b 參數變異的情況時之量測樣本為︰對稱型 N 型高壓金氧半場效電晶體 —b=1.0µm 與 b=0.6µm 非對稱型 N 型高壓金氧半場效電晶體—b=1.0µm 與 b=0.6µm 其中對稱型與不對稱型元件之其餘詳細佈局參數及尺寸如表 3-1 所示。

(a)

(a) 臨界電壓

臨界電壓

我們使用的量測儀器為 Agilent 4156 (Precision Semiconductor Parameter Analyzer)，量測條件為汲極加電壓 0.1V，源極接地，閘極加電壓 0~3V，紀錄汲極電流對閘極電壓(Id-Vg)之關係圖。

由於我們已知金氧半場效電晶體之臨界電壓的值通常是會被通道內的參數所影響，如 fixed charge、mobile ions、或元件本身功函數，及摻雜濃度等條件所影響[34]；因此，我們推斷，對金氧半場效電晶體來說，其元件外部的佈局參數(layout)應該都不會對其導通電壓有所影響；而由我們實際量測到的實驗結果，如圖 3-1 與圖 3-2 所示中，

(40)

導通電壓並無顯著的影響，這點不論在對稱型元件或是不對稱型元件上，都得到一致的結果。表 3-2 與表 3-3 分別為我們量測一百組對稱型與不對稱型電晶體所分析得之臨界電壓數據結果，包含平均值與一倍標準差；統計之資料分別繪製如圖 3-3 與圖 3-4 所示，由圖 3-3 與圖 3-4 中，我們可以清楚看出，在不對稱型電晶體抑或對稱型電晶體中，其佈局參數 b 對於元件之臨界電壓都無影響。比較圖 3-3 和圖 3-4，發現到一個有趣的差異，量測到的臨界電壓平均值，不對稱元件是 1.15V，但對稱元件卻是 0.67V 左右，相差了 0.48V。根據臨界電壓公式與理論[34]，源極端的阻抗或佈局參數上的差異不應該影響到臨界電壓的值。在通道內的佈值條件與閘極下的 HV P well 濃度都一樣的情況之下，不對稱元件與對稱元件的臨界電壓值應該要相等才對。由此推測此 0.5V 的差距可能來自於元件內部暫態加速擴散(transient enhanced diffusion)所引起[35]；因為當元件製程時，佈值源極與汲極時多會用到重摻雜的離子佈值，而在這道高能量的重度摻雜製作的時候，將會把原本的矽基體打成非晶矽 (amourphous Si)，因而使得大量的矽原子離開其原本的晶格點，而形成在空隙間的矽(Si interstitial，SiI)，故這些 SiI在元件工作受熱時將會開始擴散，而帶著摻雜物硼(boron)開始往四面八方擴散移動；當它們擴散靠近通道時，將會影響到通道的濃度分布(doping profile)，將通道邊緣的濃度拉高，因而使得臨界電壓上升。至於此現象在對稱元件不明顯的原因是在於，由圖 2-1 中可以看出，不對稱元件在源極端靠近通道處的地方，並沒有作一段淺溝式隔離技術(STI)，而對稱型元件卻有；因此，在不對稱元件中，植入源極時所打的 N+會直接落在閘極邊緣，因此當元件內部暫態加速擴散 (transient enhanced diffusion)效應發生時，會拉高電晶體的通道濃度，

(41)

故不對稱元件之臨界電壓時會較高；相反地，當元件內源極和閘極間有形成 STI 時(對稱型電晶體)，則植入源極時所打的 N+就不會落於閘極邊緣，因此電晶體內閘極下通道的濃度分佈並不會受到元件內暫態加速擴散(transient enhanced diffusion)效應的影響，故沒有臨界電壓增高的現象發生。

為了驗證我們的推論，因此我們試著將不對稱型金氧半場效電晶體的源極、汲極反接，並將汲極加壓到 32V 後再次進行量測；因為在汲極加大電壓 (bias)可以將受暫態加速擴散 (transient enhanced oxidation)影響的通道區域空乏掉，當 TED 效應被移除後，不對稱元件的臨界電壓值是否真的會下降至與對稱元件相同；圖 3-5(a)是我們分別將對稱與不對稱元件之汲極電壓加至 32V 所量測得之閘極電壓對汲極電流圖，由圖中可以明顯看到此時對稱與不對稱元件之臨界電壓尚有 0.5V 差距；而圖 3-5(b)則是我們將元件之源極汲極反接後再次將汲極電壓拉高至 32V 並將汲極電流對通道 normailized 過的量測結果，由圖中我們可以明顯看出，當我們將源極與汲極反接並且將汲極加到 32V 以遮蔽掉元件暫態加速擴散的效應之後，不對稱元件的臨界電壓很明顯地降到了 0.7V，而此值正好與源汲極反接並加壓 32V 的對稱元件之臨界電壓吻合了。由此可以看出，我們之前的推論是正確︰不對稱元件的臨界電壓之所以會高出對稱元件 0.48V，是源自於不對稱元件中源極與通道間沒有作一道淺溝式隔離技術(STI)，因此佈值源極時的 N+直接打在閘極邊緣，以致於電晶體內部的暫態加速擴散(TED)拉高臨界電壓；而在移除了此效應之後，果然得到對稱元件與不對稱元件一致的臨界電壓值。

(42)

(b

(b)

)

) 高閘極電壓下的

高閘極電壓下的

高閘極電壓下的汲極飽和電流

高閘極電壓下的

汲極飽和電流

前一小節可知，佈局參數 b 對於高功率金氧半場效電晶體的導通電壓並無明顯之影響，而且當改變 b 參數長度時，其閘極加壓由 0 到 3V 當中的汲極電流大小也無影響(如圖 3-1 與圖 3-2 所示)；然而我們卻發現，這現象只限於在閘極低電壓的情況下，圖 3-6 中我們可以看到，當閘極加大電壓到 20V 以上之後，b 參數開始對高閘極電壓下的汲極飽和電流有顯著的影響。如圖 3-6 所示，是我們量測不對稱金氧半場效電晶體，閘極電壓 0~35V，源極接地，汲極電壓分別操作在 32V 與 35V 的測試條件下，所量得的汲極電流對閘極電壓(Id-Vg)之關係圖。由圖 3-6 中我們可以看出，在低閘極電壓時，b 參數對於元件汲極飽和電流並無影響；但在高閘極電壓下時，卻很明顯地可以看出， b=0.6µm 的元件汲極飽和電流反而會遠低於 b=1.0µm 的元件，這意味著此時 b=0.6µm 的元件阻抗較大於 b=1.0µm 的元件；在我們查閱過實驗時的元件測試腳位，確認 b=0.6µm 的元件與 b=1.0µm 的元件測試腳位是相同的，代表其外部的電流路徑阻抗都是相等的，因此推論造成其元件阻抗大不相同的原因是來自於電晶體內部。當高壓金氧半場效電晶體操作時，汲極加正電壓使得元件內部的電流由源極出發，接著注入閘極下的通道，然後會遭遇汲極與閘極間的 STI，此時必須繞過其結構下緣，最後回到汲極。因此，當高功率金氧半場效電晶體操作在高閘極、汲極電壓下時，當 b 參數即閘極下方 N-well 至 STI 中間的距離縮短時，對電流路徑流經閘汲極間 STI

下緣時來說會顯得格外陡峭，故當電流行經此區時，沒有足夠的空間可以讓它均勻地散佈開並且流動，因此電流集中(crowding)的現象在此區會尤其嚴重，因而使得元件阻抗增加，造成汲極飽和電流的下

(43)

降。這解釋了我們的量測結果，即圖 3-6 中 b=0.6µm 的元件汲極飽和電流會大大的低於 b=1.0µm 的元件，乃主因於電晶體內部的電流繞行路徑阻抗之不同所致，針對此現象，我們在模擬的時候會證實 b=0.6µm 的元件其電流密度確實會比 b=1.0µm 的元件來的高而且密集。

(c

(c)

)

) 基體電流

基體電流

在高功率金氧半場效電晶體操作時，由基體電流 (Substrate Current)對閘極電壓(Ib-Vg)的特性分析上來看，此趨勢是用來判斷元件熱載子效應(Hot Carrier Effect)的重要指標，當基體效應越嚴重時，也將會引發元件可靠度(Reliability)的問題。

因此，此節中，我們所用的量測方法是利用 Agilent 4156 (Precision Semiconductor Parameter Analyzer)進行電性上的測量，將元件的源極接地，閘極加壓由 0~20V，汲極電壓分別為 32V 與 35V 的操作條件下，紀錄其基體電流對閘極電壓(Ib-Vg)之關係圖。圖 3-7 與圖 3-8 分別為我們量測不對稱型高壓金氧半場效電晶體與對稱型高壓金氧半場效電晶體中 b 參數對其基體電流影響之數據結果。從圖 3-7 中可以看出，在 b=1.0µm 的不對稱元件中，其基極電流對閘極電壓唯有一峰值，約在閘極加壓到 5.2~5.4V 左右，為該元件操作時會遭受到熱載子效應(Hot-Carrier Effect)損害(damage)最嚴重的偏壓點；但是同樣地在圖 3-7 中我們卻可以看出，當元件的佈局設計 b 縮短至 0.6µm 的情況時，其基體電流之最大值並不只出現在一個峰值了，而是會隨著閘極電壓不斷加大之下，基體電流也一直遽增，將會造成十分嚴重的熱載子效應，甚至影響元件的可靠度 (reliability)。在圖 3-8 中我們可以看到這個現象在對稱元件中表現的更加明顯而顯著︰當元件設計佈局在 b 參數為 0.6µm 的情況時，其基

(44)

體電流會隨著閘極電壓的增加而遽增，完全不會呈現似 b=1.0µm 元件時的唯有一組峰值的情況，且此現象在對稱元件中會較不對稱元件來的嚴重許多；由此數據顯示，我們可以看出，在高功率金氧半場效電晶體中，當高壓 N 型植入井(N-well)至淺溝式隔離技術邊緣間之長度做到一定小的時候，將會使得基體效應變得十分嚴重，損害到元件的性能。這個現象，在我們查閱過已發表的文獻[36-37]中可略窺見一二；由參考文獻[37]中我們得知，已有類似的現象發表出，即是在高功率的側邊雙擴散金氧半場效電晶體(HV-LDMOS)操作時，當閘極加壓到高工作電壓的時候，元件內部的最大電場及最大的離子撞擊游離率 (Impact Ionization Rate)會由傳統 LOCOS 的鳥嘴區域(Bird’s beak)逐漸往外部汲極端靠近，而慢慢脫離閘極下的控制。由於當閘極對其的控制能力降低之後，由熱載子引發的介面電荷(interface charges)就將無束縛地更容易貢獻出劇烈的基體電流，因此在實驗上，才會觀察到基體電流對閘極電壓的趨勢是不斷地增加的情況；上述這個現象被稱做為 Kirk effect [38-39]。因此，在第四章模擬的時候，我們即將模擬出為何元件在設計在 b=0.6µm 的時候，將會呈現出 Kirk effect 以及其內部最大電場與最大的離子撞擊游離率(Impact Ionization Rate)之所以會轉移到元件外側的成因，同時並釐清此 Kirk effect 之影響趨勢在對稱元件中會較不對稱元件嚴重之原因。

(d

(d)

)

) 崩潰電壓

崩潰電壓

崩潰電壓的大小無庸置疑的是高功率元件工作時最值得注意到的一個特性；為了達到其工作於耐高壓、高電流的環境下，因此提升其電晶體之耐壓(Blocking)能力實為重要。故在此節中，我們即將探討佈局參數 b 的值對高壓金氧半場效電晶體的崩潰電壓有何影響。

(45)

我們用的量測方法是利用 Agilent 4156 (Precision Semiconductor Parameter Analyzer)進行電性上的測量，分別將測試元件的汲極電壓由 0V 加到 80V，源極接地，閘極維持加壓 10V，紀錄其汲極電流對汲極電壓(Id-Vd)之關係圖。圖 3-9 與圖 3-10 分別為量測不對稱型高壓金氧半場效電晶體與對稱型高壓金氧半場效電晶體之導通崩潰(On-Breakdown)的結果，從圖中，可以看出，當高壓金氧半場效電晶體內的佈局參數 b 由 0.6µm 拉長到 1.0µm 的時候，元件本身的導通崩潰電壓會因此設計而略為提升得到改善，但改善幅度並不大。表 3-4 與表 3-5 分別為我們量測對稱型與不對稱型電晶體所分析得之導通崩潰數據結果，包含平均值與一倍標準差；統計之資料分別繪製如圖 3-11 與圖 3-12 所示，由圖 3-11 與圖 3-12 中，我們可以明確的看出，在元件設計不論是對稱型或是不對稱型的 HV-NMOS 元件中，當閘極下的高壓 N 型植入井(N-well) 至淺溝式隔離邊緣間之長度(b)拉長了之後，將會對元件之導通崩潰微有助益，但其幫助非常小(<5%)。至於此現象的原因以及元件內部的物理機制為何我們將在第四章藉助模擬加以說明。此外，在此我們也注意到一點，即是在相同的 b 參數佈局下，不對稱金氧半場效電晶體之崩潰電壓都會比對稱型的電晶體來的大；可以看出，在 b=0.6µm 的設計下時，不對稱型的電晶體其崩潰電壓可高達 59V，而對稱型電晶體卻只有 48V；在 b=1.0µm 的設計時，不對稱型的電晶體其崩潰電壓可高達 60.46V，而對稱型電晶體卻是 49V；歸論此現象，我們推論有可能是與以下兩個因素有關連︰ 1. 元件的對稱性︰對稱型的電晶體與不對稱型的電晶體在佈局上的不同，如圖 2-1 與 2-2 中我們可看出，對稱型的電晶體在源極與閘極間有多製程一道淺溝式隔離(STI)，而不對

(46)

稱型的元件卻少了這一道 STI；由此可判定，當電晶體操作電流由汲極流向源極的時候，對稱型元件的電流路徑將會較不對稱型元件的電流路徑，多繞過一段 STI 的邊緣，因此電流路徑較長，電晶體整體阻抗較大，理應有較大的崩潰電壓，但此與我們實際量測到的結果不符。因此我們排除因元件的對稱性而影響到耐壓之可能性。 2. STI 之長度︰第二個因素則是有可能來自對稱與不對稱兩類元件本身佈局參數上的差異，由表 3-1 我們可以看出，當我們量測的樣本為 b 參數變異的同時，其實對稱元件與不對稱元件本身 STI 的長度(S)就有所不同，其中不對稱元件的 STI 是 2.0µm 而對稱元件的 STI 是 1.2µm。在電晶體內當 S 縮短時，等同於 N+距離閘極邊緣之距就縮短，故會引起元件內部電場的上升因而加速崩潰。故我們推論有因 STI 的長度不同而影響到元件耐壓之可能性。有鑑於此，為了釐清此一現象，故在下一節中，我們即將針對 STI 之長度來進行量測與分析，觀察在同樣的一顆電晶體內，其 S 參數是否真的會影響到元件之耐壓。我們將分別針對不對稱元件與對稱元件，改變其淺溝式隔離之長度，量測其崩潰電壓，看看是否會對元件的耐壓有所影響。

3-2

S 參數之

參數之

參數之影響

參數之

影響

由第二章中所定義的佈局參數，如圖 2-1 及圖 2-2 所示，我們已知元件中的 S 參數值標示的是高壓金氧半場效電晶體元件內閘汲極間淺溝式隔離(Shallow Trench Isolation)所作之長度。因此，在此節中，我們即將要探討 S 參數對元件的驅動能力(臨界電壓值)與崩潰電壓之影響趨勢為何。

(47)

我們在此節探討 S 參數變異的情況時的量測樣本為︰對稱型 N 型高壓金氧半場效電晶體 —S/a=2.0/1.0、1.6/0.8、1.2/0.6、1.0/0.5、0.6/0.3。非對稱型 N 型高壓金氧半場效電晶體 —S/a=2.0/1.0、1.8/0.9、1.6/0.8、1.4/0.7、1.2/0.6。其中對稱型與不對稱型元件之其餘詳細佈局參數及尺寸如表 3-6 所示。

(a)

(a) 臨界電壓

臨界電壓

我們使用的量測儀器為 Agilent 4156 (Precision Semiconductor Parameter Analyzer)，量測條件為汲極加電壓 0.1V，源極接地，閘極加電壓 0~3V，紀錄其汲極電流對閘極電壓(Id-Vg)之關係圖。圖 3-13 與圖 3-14 分別為量測不對稱型高壓金氧半場效電晶體與對稱型高壓金氧半場效電晶體的元件，在其他佈局參數都維持相同的情況下，唯改變其淺溝式隔離(STI)之長，所測得之汲極電流對閘極電壓(Id-Vg)之趨勢圖。由圖中我們可以清楚看出，改變元件之淺溝式隔離長度對臨界電壓值並無影響，這結果與我們在稍前 3-1(a)節中量測 b 參數對臨界電壓有無影響時得到的結論是一致的︰即是說根據我們所熟知的金氧半場效電晶體，其臨界電壓的值通常是會被通道內的參數，如 fixed charge、mobile ions、或元件本身功函數，及摻雜濃度等條件所影響[34]；因此，對金氧半場效電晶體來說，其元件外部的佈局參數(layout)，不論是 b 參數(閘極電極下，高壓 N 型植入井(N-well)至淺溝式隔離邊緣間之長度)或是 S 參數(電晶體元件內閘汲極間淺溝式隔離(Shallow Trench Isolation)所作之兩端長)都不會對其導通電壓有所影響。

(48)

(b

(b)

)

) 崩潰

崩潰

崩潰電壓

崩潰

電壓

在 3-1(d)節中，我們發現即使在量測相同的 b 佈局參數時，不對稱金氧半場效電晶體之崩潰電壓都會比對稱型金氧半場效電晶體來的大，因此我們推論此現象可能與元件內部閘極汲極間的 STI 長度有關，因為在我們進行 b 參數量測的時候(表 3-1)，對稱與不對稱這兩大類元件其本身 STI 的長度就有所不同。因此，為了釐清此因素，我們在此節中，將針對對稱與不對稱這兩大類的電晶體，在其他的佈局參數都完全相同的情況下，改變不同的 STI 長度進行量測其崩潰電壓的實驗，以釐清元件內閘汲極間淺溝式隔離之長度對元件耐壓的影響為何。

我們的實驗方法是使用 Agilent 4156 (Precision Semiconductor Parameter Analyzer)進行電性上的測量，分別將測試元件的汲極電壓由 0V 加到 80V，源極接地，量測至其崩潰，紀錄其汲極電流對汲極電壓(Id-Vd)之關係圖。圖 3-15 的量測樣本是不對稱型的高壓金氧半場效電晶體，在其他佈局參數(b、c、d、f)都固定的情況下，改變其 S 參數之長度所量得的汲極電流對汲極電壓(Id-Vd)之關係圖；從圖中我們可以看出，有某幾顆元件其電流遽增的速率較慢，為較緩慢的增加然後才達到其崩潰點，推測應該是因不同顆電晶體的測試腳位不同，故其外部阻抗較大所引起的原因；但大抵看來，我們都可以發現一個共同的現象，即是當 S 參數縮短的時候，元件之耐壓能力也會因此而下降；而且，我們發現元件之崩潰電壓會隨著 S 參數的縮短而降低這個現象，在對稱型高壓金氧半場效電晶體中也成立，我們從圖 3-16 中可以看到，甚至有更顯著之象。因此，由此實驗數據，我們得知元件內閘極汲極間所做的淺溝式

佈局參數對高壓金氧半場效電晶體電性影響之研究

國立交通大學

國立交通大學

國立交通大學

國立交通大學

電子工程學系

電子工程學系

電子工程學系

電子工程學系 電子研究所碩士班

電子研究所碩士班

電子研究所碩士班

電子研究所碩士班

碩

碩

碩

碩 士

士

士 論

士

論

論 文

論

文

文

文

佈局參數對高壓金氧半場效電晶體

佈局參數對高壓金氧半場效電晶體

佈局參數對高壓金氧半場效電晶體

佈局參數對高壓金氧半場效電晶體

電性影響之研究

電性影響之研究

電性影響之研究

電性影響之研究

A study on the influence of layout

parameters on electrical characteristics

of high-voltage MOSFETs

研

研

研

研

究

究

究

究

生：

生

生

生

：

：

：柳旭茹

柳旭茹

柳旭茹

柳旭茹

指

指

指

指 導

導

導

導 教

教

教 授

教

授：

授

授

：

：

：崔秉鉞

崔秉鉞

崔秉鉞

崔秉鉞 教授

教授

教授

教授

中華民國九十六年八月

中華民國九十六年八月

中華民國九十六年八月

中華民國九十六年八月

電子工程學系電子研究所碩士班

碩士

士論

論文

指導

導教

教授

崔秉鉞教授

電子工程學系電子研究所碩士班

碩士論文

指導教授：崔秉鉞教授

謝誌

目錄

_錄