行政院國家科學委員會補助專題研究計畫成果報告
行政院國家科學委員會補助專題研究計畫成果報告
行政院國家科學委員會補助專題研究計畫成果報告
行政院國家科學委員會補助專題研究計畫成果報告
※※※※※※※※※※※※※※※※※※※※※※※※※
※ ※
※ 寬頻分碼多重進接無線通訊上鏈傳收系統 ※
※ 之 設 計 與 製 作
( 3 / 3 ) ※
※
Transceiver System Design and Implementation for ※
※
WCDMA Uplink Communication (3/3) ※
※ ※
※※※※※※※※※※※※※※※※※※※※※※※※※
計畫類別：□個別型計畫 ■整合型計畫
計畫編號：NSC 90－2219－E－009－002
執行期間：90 年 8 月 1 日至 91 年 7 月 31 日
計畫主持人： 林大衛 交通大學電子工程學系 教授
共同主持人： 杭學鳴 交通大學電子工程學系 教授
王聖智 交通大學電子工程學系 副教授
陳紹基 交通大學電子工程學系 教授
魏哲和 交通大學電子工程學系 教授
張仲儒 交通大學電信工程學系 教授
本成果報告包括以下應繳交之附件：
□赴國外出差或研習心得報告一份
□赴大陸地區出差或研習心得報告一份
□出席國際學術會議心得報告及發表之論文各一份
□國際合作研究計畫國外研究報告書一份
執行單位：國立交通大學電子工程學系
中 華 民 國 九 十 一 年 七 月 三 十 一 日
行政院國家科學委員會專題研究計畫成果報告
寬頻分碼多重進接無線通訊上鏈傳收系統之設計與製作
寬頻分碼多重進接無線通訊上鏈傳收系統之設計與製作
寬頻分碼多重進接無線通訊上鏈傳收系統之設計與製作
寬頻分碼多重進接無線通訊上鏈傳收系統之設計與製作
(3/3) (總計畫
總計畫
總計畫
總計畫
)
Transceiver System Design and Implementation for WCDMA Uplink
Communication (3/3)
計畫編號：NSC 90-2219-E-009-002 執行期限：90 年 8 月 1 日至 91 年 7 月 31 日 主持人：林大衛 交通大學電子工程學系 教授 共同主持人： 杭學鳴、陳紹基、魏哲和 交通大學電子工程學系 教授 王聖智 交通大學電子工程學系 副教授 張仲儒 交通大學電信工程學系 教授 一、摘要 一、摘要一、摘要 一、摘要 本計畫為期三年，研究無線傳輸技術， 其中特別針對第三代行動通訊系統標準 3GPP 寬頻分碼多重進接(WCDMA)之上鏈 傳輸技術進行共同研究。共分六個子計 畫，探討無線傳輸用之訊源(音視訊)與通道 編解碼、加解密處理、同步技術、信號檢 測、及媒介擷取與連線允諾控制。在信號 檢測技術方面，我們考慮幾種不同複雜度 的途徑，即耙狀接收機、多用戶檢測、及 時空域信號處理。本整合型計畫的目的有 二，一是從事個別技術項目之研究，二是 以 數 位 訊 號 處 理 器(DSP) 為 平 台 ， 進 行 3GPP WCDMA 各傳收器組件之軟體實現 與整合。本報告摘要簡述三年之主要成果 作。三年來，在個別之技術項目上，各子 計畫均有其之成果。我們亦完成了各傳收 器組件的DSP 軟體實作，並將之連結形成 數個可供展示之子系統。 關鍵詞： 關鍵詞：關鍵詞： 關鍵詞：寬頻分碼多重進接、視訊編碼、 音訊編碼、通道編碼、密碼學、同步、耙 狀接收機、多用戶檢測、時空域信號處理、 媒介擷取控制、連線允諾控制、數位訊號 處理器實現 AbstractIn this three-year project, we consider wireless transmission technologies, especially we conduct a coordinated study regarding the uplink transceiver technologies for the third-generation mobile communication systems standard, the 3GPP WCDMA. The project contains 6 subprojects, wherein we deal with source (video and audio) and channel coding and decoding for wireless transmission, crypto-processing, synchronization, signal detection, and
medium access control and call admission control. For signal detection, we consider several approaches differing in complexity, which are rake receiver, multiuser detection, and space-time signal processing. The goal of this project is two-fold. On one hand, we research into individual technology items, and on the other, we conduct a software realization of the transceiver modules using digital signal processors (DSPs) and an integration of the modules. This report briefly summarizes the major achievements in the three years. Through the three years’ work, each subproject has its achievements in some individual technology items. We have also completed the DSP software realization of the transceiver modules and connected them into several subsystems useful for demonstration.
Keywords: Wideband CDMA (WCDMA),
Video Coding, Audio Coding, Channel Coding, Cryptography, Synchronization, Rake Receiver, Multiuser Detection, Space-Time Signal Processing, Medium Access Control, Call Admission Control, DSP Implementation 二 二二 二、、、計畫緣、計畫緣計畫緣計畫緣由與目的由與目的由與目的由與目的 本計畫研究無線傳輸技術，並針對第三 代行動通訊標準 3GPP (Third-Generation Partnership Project) 寬 頻 分 碼 多 重 進 接 (WCDMA) 之上鏈傳輸技術進行共同研 究。該標準之chip rate 為 3.84 Mcps，展頻 比為4 至 256 (因此每一通道之位元率為 15 至960 kbps)。其中也規範了加解密方法， 亦持續在加入新的訊源編碼規範。鑒於人 力等因素，我們著重上鏈傳輸技術。在上
鏈傳輸中，其傳送端(即行動台)宜較簡單， 而接收端(即基地台)則可以較複雜。
本計畫共分六個子計畫，分別探討無線 傳輸用之訊源(音視訊)與通道編解碼、加解 密處理、同步技術、信號檢測技術、及連 線允諾控制(call admission control)與媒介 擷取控制(medium access control)。在信號 檢測技術方面，我們考慮幾種不同複雜度 的途徑，即耙狀接收機、多用戶檢測、及 時空域信號處理。本整合型計畫的目的有 二，一是個別技術項目之研究(未必特別針 對3GPP WCDMA 標準)，二是以數位訊號 處理器(DSP)為平台，進行 3GPP WCDMA 上鏈傳送器與接收器各組件之軟體實現與 整合。計畫之架構如圖一所示。 三、結果與討論 三、結果與討論三、結果與討論 三、結果與討論 以下簡單討論本計畫的成果，其中以總 計畫及各子計畫結合的成果為主，各子計 畫成果為輔。 A. 總計畫及各子計畫結合之成果總計畫及各子計畫結合之成果總計畫及各子計畫結合之成果總計畫及各子計畫結合之成果 在敘述成果之前，首先說明一個研究理 念。一般之傳收系統設計與實現，通常包 括演算法設計與實體實現兩大步驟。在實 體實現中，有一部分系統功能可能較適於 使用 DSP 及微處理器(microprocessor)來達 成，如訊源編解碼及媒介擷取與連線允諾 控制，另一部分則較適於使用特用積體電 路(ASIC)來達成，如調變器及耙狀接收 器。在ASIC 實現的過程中，可能會先使用 FPGA 做功能驗證，再進行最終的硬體實 現 。 由 於 演 算 法 設 計 常 是 用 非 即 時 (non-real-time)計算機模擬方式進行，而目 前的 FPGA 的大小仍有相當限制，故對複 雜的系統而言，在演算法設計與全系統之 即時(real-time)功能驗證之間，仍存在一個 鴻溝，不但使全系統之即時功能驗證相當 不便，亦使得系統設計程序大致是由前(演 算法設計)而後(系統功能驗證)單向進行， 而不易反覆修正。但近年來數位訊號處理 器技術的快速發展，使得我們可以考慮在 演算法設計的過程中，於非即時計算機模 擬之外，用數位訊號處理器做即時軟體實 現，以進行系統的細部功能設計與驗證。 這一方面彌補了前述的鴻溝，另方面在無 線通訊的領域，也符合所謂軟體無線電的 發展方向。 本計畫所實現之傳收系統，符合前段所 述之考量。我們係使用二台個人電腦與其 上加插之DSP 板完成之，其架構如圖二所 示。此架構係在計畫執行過程中，參酌較 早期之計畫研究成果，並經若干次之討 論，逐漸修訂而成。 如圖二所示，我們基本上是使用一台個 人電腦與其上之DSP 插板作傳送器及無線 通道模擬，而用另一台電腦與其上之 DSP 插板作接收器。(接收端之方根升餘弦濾波 器，則為便於實現之故，放在傳送端的DSP 插板上。)二端之間所須的高速數位訊號傳 輸係透過PCI bus 及 DSP 板所提供的高速 板際傳輸功能來完成，所須的低速數據傳 輸則透過一般電腦連線(如 RS232)完成。主 要之基頻數位訊號傳收功能係在DSP 上進 行，而個人電腦則係用來提供使用者介面 並進行一些系統控制功能。我們所使用的 DSP 為 TI 的 TMS320C6201 及 C6701 晶 片。前者為定點(fixed-point)運算晶片，而 後者為浮點(floating-point)。除 T3 板使用後 者外，餘均使用前者。(無線通道模擬所需 的若干計算，較易以 floating-point 運算達 成。) DSP 插板中，T1 及 R1 是 Blue Wave Systems 的 PCI/C6600，其他為 Innovative Integration 的 Quatro6x。我們之所以使用 Blue Wave Systems 插板，係導因於過去已 有使用該板子的經驗並已根據其使用環境 撰寫了一些軟體；而之所以使用Innovative Integration 插板，則除價格、計算功能等因 素之考慮外，還因為其高速板際傳輸之功 能。 亦如圖二所示，本計畫係將不同之訊號 處理與無線資源控制功能交由不同的 DSP 及個人電腦來執行。其實每一DSP 所需承 擔的計算量未盡相同。但由於本計畫是由 多人接續共同合作，故從分工方便、責任 明確、及減少錯誤機率與偵誤複雜度等角 度來看，我們以為不宜遽將不同的人所負 責的部分放置在同一DSP 上執行，而宜先 將不同人員所負責的訊號處理功能元件， 不論其複雜度，均放置在不同的DSP 上。 我們除實現個別傳收功能組件外，還將 這些組件連結成三個可供展示的子系統， 分別是：(1) 從視聲訊輸入經 T1, T2, R2, R1 至視聲訊輸出，(2) 由一 DSP 產生亂數 資訊(未顯示於圖二)經 T3 之各元件及 T4 再返回以計算錯誤位元率，及(3) 在個人電 腦上作無線資源控制的演算，監測隨機產 生的無線通道狀況以控制傳送端的輸出功 率等。 除人才培育外，本計畫之主要成果可歸 納為兩類如下： 1. 多項分碼多重進接(CDMA)系統適用 之訊號處理與無線資源控制技術：
這些技術包括視訊資料之抗誤傳 輸(error-resilient transmission) 技 術 與 其加密技術，以及第三代行動通訊標 準3GPP WCDMA 無線傳輸之碼同步 技術、通道響應估計技術、多使用者 共同檢測技術、媒介擷取控制技術、 與連線允諾控制技術等等。 這些成果含多項創新之發現，具 學術價值，並陸續以學術論文方式發 表中。多項成果亦具實用性，可實際 應用於資料之抗誤傳輸與保密，以及 CDMA 無線通訊系統之訊號傳輸與無 線資源控制。 2. 多項 3GPP WCDMA 無線通訊系統訊 號處理與無線資源控制技術之DSP 即 時軟體設計與實現，或ASIC 設計： 以軟體實現而言，本計畫實現了 G.723.1 國 際 標 準 語 音 編 解 碼 法 與 H.263 version-2 國際標準視訊編解碼 法，3GPP WCDMA 之 f8 加解密法、 前向誤控(forward error control)編解碼 法 、 資 料 多 工 組 合(multiplexing and framing)與解多工組合法、展頻調變 器、接收濾波器、碼同步器、耙狀接 收器、三用戶共同檢測器、與無線資 源控制展示程式等，以及一個無線通 道模擬器。我們並將這些組件以不同 方式連結，形成若干可供展示之子系 統。以ASIC 設計而言，本計畫設計了 數個公匙加解密法的核心運算單元， 及接收機適用之低功率相關器。 以上DSP 軟體設計與 ASIC 硬體 設計之方式與成果，具有學術價值， 亦陸續以學術論文方式發表中。這些 軟硬體設計與實現成果，也具實用價 值，可使用於實際之第三代無線通訊 系統及多媒體通訊系統之開發。 B. 子計畫一：無線傳輸之訊源及通道編碼子計畫一：無線傳輸之訊源及通道編碼子計畫一：無線傳輸之訊源及通道編碼子計畫一：無線傳輸之訊源及通道編碼 本子計畫幾項研究課題為：(1) G.723.1 及AMR(適應性多重位元率，adaptive multi rate)語音編碼之研究、模擬與 DSP 實作， (2) H.263 及 H.263 version-2 視訊編碼之研 究、模擬與DSP 實作，(3)抗誤視訊編碼之 研究，及(4)通道編解碼之研究、模擬與 DSP 實現。 在語音編碼方面，我們研究其品質與在 對抗通道雜訊上的表現。G.723.1 含 5.3 kbps 及6.3 kbps 兩版本，而 AMR 是一個第三代 行動通訊系統所考慮的新壓縮標準，提供 八個位元率，分別是 12.2, 10.2, 7.95, 7.4, 6.7, 5.9, 5.15, 和 4.75 kbps，運算複雜度中 等，語音品質也不錯。在DSP 實現方面， 我們取用一個既有的高階語言編解碼模擬 程式碼，加以修改以適用於 DSP 即時執 行。目前對一段 20 ms 的語音框，編碼需 2.6 MIPS，解碼需 0.35 MIPS，為原程式的 60%，達即時執行所需速度。程式碼大小 亦大幅減少，但編碼與解碼部分總和仍大 於一個 DSP 的 on-chip 程式記憶體容量。 在整合系統 中係使 用 G.723.1 編解碼。 G.723.1 是 一 個 以 code-excited linear predictive coding (CELP)為設計基礎的標
準。經過將原始程式碼最佳化後，在 DSP 上處理壓縮、解壓縮所耗費的運算量是0.9 百萬運算週期，為原本未經調整之運算量 的1.7%。 在H.263 version-2 視訊編解碼器的實現 方面，我們採用一個公開的程式，作為主 要的程式架構。在編碼器中，motion vector search 及 DCT (discrete cosine transform)為 其 兩 個 運 算 量 最 大 的 部 分 。 為 了 達 到 real-time 的要求，我們針對此兩部分採用 了快速演算法。在motion vector search 方 面，我們利用 diamond search 取代原先的 spiral search，而在 DCT 方面，我們使用了 H.263 version-2 Annex W 所提供的定點運 算 DCT 取代。為了有效利用 DSP 的硬體 資源，我們也對原始程式碼做了精簡以及 部分的重新改寫。綜合所有成果，達成了 每秒鍾約20 張 QCIF (176x144)畫面的編解 碼效能。 在抗誤視訊編碼方面，我們考慮多重敘 述編碼(multiple description coding)。該方法 既往之研究側重於靜態影像，我們雖亦研 究靜態影像傳輸，但也著重動態影像的保 護。我們採用H.263 壓縮演算法進行研究。 首先，將輸入端的影像序列，區分為兩個 相互間具有相關性的集合，分別編碼，再 經由兩個互相獨立的通道傳輸至接收端。 在通道編碼方面，我們採用3GPP 所規 範的迴旋碼(convolutional codes)，並在 DSP 上實現其編碼器與Viterbi 解碼器，其中解 碼器遠較編碼器複雜。我們利用DSP 硬體 架構之特性作最佳化程式之撰寫，使程式 執行平行度提高，並且亦降低其所需之硬 體資源，而達到即時編解碼的要求。目前 Viterbi 解碼器的解碼速率約為 150 kbps， 而本子計畫設計之語音與視訊資訊率約為 60 kbps，已可達 real-time 編解碼之需求。 C. 子計畫二：寬頻分碼多重進接無線通訊子計畫二：寬頻分碼多重進接無線通訊子計畫二：寬頻分碼多重進接無線通訊子計畫二：寬頻分碼多重進接無線通訊
之加解密系統 之加解密系統之加解密系統 之加解密系統 本子計畫幾項研究課題為：(1) RSA 公 匙密碼系統演算法之 ASIC 設計與 DSP 實 現研究，(2) elliptic curve 公匙密碼系統演 算法之ASIC 設計研究，(3) 3GPP f8 私匙 加解密方 法的 DSP 實現，及(4)適用於 H.263 及 MPEG2 等等形式之視訊資料的特 別之加密方法研究設計。 在 RSA 公匙密碼演算法 ASIC 設計方 面，我們嘗試運用 systolic array 之架構。 此架構中主要的運算是乘法冪。我們分別 設計出 double-layer 及 non-interlaced 兩種 systolic array 硬體架構。模擬測試的結果顯 示，此二架構在速度及硬體面積上，都較 現有其他架構為佳。在RSA 的 DSP 實現研 究方面，由於DSP 中最大的字元長度是 32
bits，而 RSA 密碼系統往往需要 512-bit 以 上的運算，才能提供足夠的保密性。所以
我們考慮了兩種做512-bit 運算的架構，分
別是 bit-wise 和 long-integer 乘法架構。若 採用 bit-wise 架構，以 32-bit 的私鑰來對 512-bit 的資料加密，估計需 51 M cycles， bit rate 約為 2.01 kbps。若使用 long-integer 架構，則估計約35.3 M cycles，而 bit rate
約為2.9 kbps。因此兩個架構都無法達到即 時處理。減少公匙長度或縮短資料長度都 可以加速加解密運算，但保密性也會降 低。故在本系統中，無法單用公匙密碼達 成即時加解密功能。 Elliptic curve 密碼系統一般是架構在 Fq或 F2m上。若是運用 homogeneous 座標 系，就可消除其中的除法，而只需做乘法。 因此，在系統實現上，主要的運算是架構 在 Fq或是 F2m上的乘法冪運算。我們亦嘗 試運用 systolic array 之架構。我們利用 partitioning 及 pairing-off 兩種架構來加速 乘法冪的運算。模擬測試結果顯示，此二 架構在速度及硬體面積上，都較現有其他 架構為佳。 在3GPP f8 私匙加解密方法的 DSP 實現 方面，我們已完成其軟體實現。其速度可 達數個Mbps，足敷即時執行之所需。 在H.263 及 MPEG2 等等形式之視訊資 料特用之加密方法方面，我們想出一個獨 特的加密方法，就是定時更改視訊編碼所 用的變長碼(VLC)簿。實驗證實，如果接收 端不知道換過的碼簿，就會解出高度受損 的視訊。碼簿的改變，可透過公匙加密傳 遞。 D. 子計畫三：寬頻分碼多重進接無線通訊子計畫三：寬頻分碼多重進接無線通訊子計畫三：寬頻分碼多重進接無線通訊子計畫三：寬頻分碼多重進接無線通訊 之同步與耙狀接收機研究及設計 之同步與耙狀接收機研究及設計之同步與耙狀接收機研究及設計 之同步與耙狀接收機研究及設計 本 子 計 畫 與 子 計 畫 四 共 同 研 究 碼 同 步，含碼擷取(code acquisition)與碼追蹤 (code tracking)，及碼同步之 DSP 實現。此 外，本子計畫亦研究耙狀接收機、其 DSP 實現、及其中之相關器(correlator)的 ASIC 設計。 3GPP 上鏈可以做非連續傳輸。碼擷取 的目的是要偵測傳送端是否開始傳送，並 且使接收端產生的擬似亂碼時基與傳送端 相差在一個設定範圍之內。它必須產生不 同時基的擬似亂碼，一一與接收到的訊號 做比對，以找出正確的時基。由於在系統 剛啟動時無法得知控制通道的傳送內容， 故此時僅能使用非同調演算法。我們利用 觀察多個符元(symbols)來提高碼擷取的準 確度。本計畫較早期的研究所考慮之時基 精度是一個 chip，後來由於傳送端使用四 倍的oversampling，故採用一個 2-step 的架 構，先找到 8 個精度在一個 chip 之內的
coarse paths，其次在其周圍做 fine search 來找到4 個精度在 1/4 chip 之內的 paths。 在DSP 實現方面，經最佳化後的軟體已超 過即時執行所需之速率。碼追蹤方面之研 究成果則敘述於下節。 耙狀接收機方面，需做通道估測及相關 運算。通道估測的目的，是要用來設定耙 狀接收器的係數。在WCDMA 規格中，上 鏈實體通道中包含了控制通道及資料通 道，而控制通道中包含了導航信號及其他 控制訊號。其中導航信號可以用來做初步 的同步通道估測。其估測的方法有線性內 插法、最小均方差內插法、移動平均法、 無延遲窗型濾波法和延遲窗型濾波法等。 其中線性內插法及最小均方差內插法和延 遲窗型濾波法皆需要未來的訊號，所以在 實作中需要延遲的時間。而移動平均法及 無延遲窗型濾波法則不需要等候一段時間 就能得到其估測值，而代價則為增加其通 道估測的不準確性。在DSP 實現中，我們 使用移動平均法，實作結果可達即時執行 速率。 在耙狀接收機中，相關器是一個重要組 件。在本計畫中，我們亦提出一個相關器 的低功率ASIC 設計。 E. 子計畫四：寬頻分碼多重進接通訊多用子計畫四：寬頻分碼多重進接通訊多用子計畫四：寬頻分碼多重進接通訊多用子計畫四：寬頻分碼多重進接通訊多用 戶信號檢測器設計和實現 戶信號檢測器設計和實現戶信號檢測器設計和實現 戶信號檢測器設計和實現 本 子 計 畫 與 子 計 畫 三 共 同 研 究 碼 同 步，含碼擷取(code acquisition)與碼追蹤 (code tracking)，及碼同步之 DSP 實現。此
外，本子計畫亦研究CDMA 系統之多用戶 信號共同檢測技術。本子計畫執行至第二 年時，因主持人魏哲和教授榮任國科會主 委，不便再擔任計畫主持人，故本子計畫 之研究子題於第三年轉由總計畫執行。 碼擷取部分之研究成果已述於上節。碼 追蹤方面，在本計畫較早期的研究中，曾 考慮使用一種early-late 形式的迴路。此外 由於資料調變和通道變動等因素，使得訊 雜比低時，載波較不易估測，所以我們也 考 慮 採 用 非 同 調 方 式 。 模 擬 顯 示 其 在 AWGN 及時變通道下可獲不錯的效能。我 們亦曾使用C6201 定點 DSP 來作實現，但 沒有對程式碼作最佳化，亦未達到即時執 行的速度。後來碼擷取部分的方法改變， 最後的設計如前節所述。碼追蹤的方法亦 隨之更改。我們改用一個與碼擷取的方式 相 當 神 似 的 方 法 來 作 碼 追 蹤 。 此 法 較 early-late 迴路簡單，效果亦不輸。此方法 亦是在一個設定的延遲(delay)範圍內來搜 尋可能出現的新路徑(paths)。由於典型的路 徑分布機率是隨延遲時間呈指數遞減，所 以此方法在路徑出現機率高的延遲區間就 分配較多的時間來作搜尋，而出現機率低 的區間就分配較少的時間。其精度亦達1/4 chip。DSP 實現的結果，其速率超過即時 執行之所需。 至於多用戶信號檢測技術是用來解決 多使用者間訊號在同一頻帶相互重疊、干 擾，而劣化接收端性能表現的問題。傳統 接收機(即 rake receiver)受此干擾影響，而 有所謂的近遠效應。在第三代行動通訊 中，資料通道和導航通道是經由 QPSK 調 變同時傳送，且使用者訊號和導航訊號分 別位於I 和 Q 通道，所以在接收端解調時， 導航通道的訊號會透過其展頻碼與其他使 用者隻展頻碼之間的相關性而影響其他使 用者訊號的接收。為了要去除此不良影 響，我們提出結合通道估測的改良型平行 部分干擾消除法(modified partial parallel interference cancellation, MPPIC)，它有兩級 平行部分干擾消除器，其特點是接收訊號 在進入匹配濾波器及平行部分干擾消除器 前，就先做導航通道訊號的估測並減去 之。如此一來，導航通道訊號對於其他使 用者的干擾就能去除，而系統性能也可獲 得改善。另外，我們亦研究使用接續式干 擾消除(successive interference cancellation, SIC)以取代平行部分干擾消除之做法，也 研究干擾消除器硬體實現的管路式結構。 F. 子計畫五：無線通訊之時空域信號處理子計畫五：無線通訊之時空域信號處理子計畫五：無線通訊之時空域信號處理子計畫五：無線通訊之時空域信號處理 本子計畫研究無線通訊之一般時空域 信號處理與WCDMA 上鏈傳輸特用之時空 域信號處理技術，並負責傳收系統中一些 信號處理組件之DSP 實現與若干系統整合 工作。 在一般時空域信號處理技術方面，我們 研究有關時空域Viterbi 等化器之設計與效 能。我們探討訓練數列的設計以及傳輸信 號的結構的設計，以使在不增加接收器複 雜度之情形下，提升傳輸效能。我們也研 究等化器長度的選擇。因為在有通道雜訊 時，通道響應估計的精確度與在做通道估 計時所設定之通道長度有關(不是越長越 好)。這估計精確度會影響接收品質，而等 化器長度又會影響等化器複雜度。我們也 提出一個結合時空域濾波與時空域 Viterbi 等化器的混合式接收器架構。模擬結果顯 示其有不錯的效能。 在 WCDMA 上鏈傳輸特用之時空域信 號處理技術方面，我們考慮平行式干擾消 除(PIC)與接續式干擾消除(SIC)，及其與天 線陣列信號處理之結合。此外，我們亦探 討了3GPP WCDMA 的碼框同步信號的同 步效能。此部分之研究主題與子計畫四有 部分相關。首先，在 PIC 及其與天線陣列 之結合方面，我們研究各種不同之決策機 制對檢測品質的影響。此一接收器係利用 天線陣列所提供的空間自由度來提高初始 接收的正確率，再以 PIC 增加接收器輸出 的正確率。其次，我們亦試分析採硬式決 策(hard decision)之 PIC 的性能。這種 PIC 較簡單實用，但未曾有人做完整的分析。 我們也用DSP 試作了一個在天線陣列環境 下運作的簡單的軟體 PIC 接收器。最後， 在 SIC 方面，由於其架構會使得系統中的 用戶面臨大小不等的干擾量，因此，傳統 的等功率分配對其並非最佳的功率分配機 制。基於最小化平均錯誤率和最小化最大 錯誤率的原則，我們研究合適的功率分配 機制。我們亦進行SIC 接收技術的 DSP 實 現，發現由於signal regeneration 需要相當 大的計算量，故除最後一位用戶(不需作 signal regeneration)之外，其他用戶均需不 只一顆DSP 來處理其信號才能達到即時執 行。 在其他傳收系統組件方面，我們用DSP 實 現 了 資 料 多 工 組 合 器(multiplexer and framer)，並將其與 encryptor 及 error-control coder 整合在一塊 DSP 插板上；另亦實現 了 解 多 工 組 合 器 並 將 其 與 error-control
decoder 及 decryptor 整合在一塊 DSP 插板 上。我們依 3GPP WCDMA 的 transmitter power spectrum mask 設 計 了 transmitter RRC (root-raised-cosine) 及 receiver RRC filters，其中前者與 spectrum spreader 一同
實現在一顆DSP 上，後者則實現在另一顆 DSP 上(後者的運算量遠大於前者)。這些現 在幾全可即時執行。無線通道模擬器則是 運算量最大的部分。Fading 通道需要不只 一顆DSP 才能達到即時執行速度。但在單 一用戶、多路徑穩定通道的情形下，只用 一顆DSP 亦可達成即時執行。 G. 子計畫六：寬頻分碼多重進接系統中之子計畫六：寬頻分碼多重進接系統中之子計畫六：寬頻分碼多重進接系統中之子計畫六：寬頻分碼多重進接系統中之 媒介擷取控制與連線允諾控制研究與設計 媒介擷取控制與連線允諾控制研究與設計媒介擷取控制與連線允諾控制研究與設計 媒介擷取控制與連線允諾控制研究與設計 在第三代行動通訊系統中，提供更多樣 化的服務與提供更大的系統容量是幾項重 要課題。為了在同一系統中提供各式各樣 可能的應用，我們必須同時能整合對延遲 敏感(delay-sensitive)的語音服務、對資料遺 失敏感(loss-sensitive)的數據服務、以及二 者都必須兼顧的多媒體服務，確保各種應 用所需要的服務品質(quality of service)，並 提供更大的傳輸速率以符合某些服務的需 求。 WCDMA 技術具有多重進接干擾限制 (multiple-access-interference-limited) 的 特 性。因之在以往的應用中，這種系統較適 合於訊務較平緩的服務，例如線路交換式 (circuit switching)的語音服務；但是對於突 發性(burstiness)較大的服務，如數據服務， 將因瞬間多用戶干擾過大而造成所有使用 同一頻帶傳送的封包發生遺失，嚴重降低 系 統 的 訊 務 傳 送 量(throughput)與用戶人 數。這樣的問題在上鏈路尤其嚴重。在本 子計畫中，我們設計了一個具有良好彈性 與有效率的上鏈媒介擷取控制方法來支援 各式不同的服務類型，並保障它們的服務 品質。我們在接收端從通道整型器(如耙狀 接收器或多用戶信號檢測器)接收訊號，並 估測系統所接收到包括該細胞的多用戶干 擾與鄰近細胞的干擾，作為系統決定下一 個訊框(frame)中可要求取用資源的用戶之 計算。 另一方面，雖然透過良好的媒介擷取控 制可使已連線的用戶(active users)盡可能 達到系統能提供的最佳狀態，但是系統中 若有過多的用戶同時連線，則可能時常出 現同時有太多用戶要求傳送封包而造成媒 介擷取控制失去控制的問題。因此，本子 計畫亦設計了精緻有效的連線允諾控制機 制，來計算各用戶所要求的服務與品質， 是否為系統所能提供，又是否會影響到現 有已連線的用戶，以決定是否給予該用戶 連線允諾，而使系統能提供良好的整合性 服務。 本子計畫也研究功率控制的機制。我們 提出一個方法，是利用對通道衰落的觀 察，在通道良好的情形才做發送端的功率 調整，而當通道情形不良時則不做傳送， 如此各傳輸通道間的干擾情形將可以大幅 下降，進而提高系統整體的效能。 本子計畫亦完成一個以 DSP 與主電腦 GUI 聯合運作之無線資源管理模擬與展示 平台。 四、計畫成果自評 四、計畫成果自評四、計畫成果自評 四、計畫成果自評 研究內容與原計畫相符程度：整體標的 相符，即個別無線傳輸技術之研究與3GPP WCDMA 上鏈傳送器與接收器各組件之 DSP 軟體實現。由於係多年期計畫，在計 畫進行中有根據較早期的成果而調整細部 研究內容及時程。此為研究中常見之現象。 達成預期目標情況：總計畫主要達成者 為實驗原型之建立及人才培育。各子計畫 另有創新之發現、理論之推導、及計算機 模擬軟體之建立等成果。 成果之學術與應用價值等：總計畫本身 之價值，其中很重要的一點是在計畫進行 中所累積的經驗，可為後續研究工作之 用。各子計畫成果的學術價值高，在陸續 發表中。應用價值方面，最重要者為 DSP 軟體實現與 ASIC 硬體設計之方式與成 果，可為3GPP WCDMA 傳輸系統開發之 參考。 綜合評估：本計畫(含各子計畫)獲得不 少具有學術與應用價值的成果，達成三年 期 計 畫 中 無 線 傳 輸 技 術 之 研 究 與 3GPP WCDMA 上鏈傳收系統之 DSP 實現二目 標，並達人才培育之效。自評為「佳」。
五、圖表 五、圖表五、圖表 五、圖表
圖一：計畫架構
