垂直轉移矽奈米線陣列及其熱傳導係數量測技術開發研究

全文

(1)國立臺灣師範大學機電科技學系碩士論文. 指導教授：程金保博士垂直轉移矽奈米線陣列及其熱傳導係數量測技術開發研究 Development of vertical transfer technology and measuring method of thermal conductivity for silicon nanowire arrays. 研究生：簡仕奕. 撰. 中華民國 102 年 1 月.

(2) 誌謝一篇論文若有幸得以完成，該感謝的人實在太多，這兩年的研究生生涯，感謝我的指導教授程金保博士在學習和研究的過程中，時時地叮嚀與教誨，給予獨立自主學習的機會，讓我學習到對自己負責的重要性，並且提供優良的學習環境，在研究與論文的撰寫過程中，不時地給予指導與鼓勵且全力支持，使我求學生涯受益良多，感謝之意，溢於言表，在此獻上最誠摯的感激之情。此篇論文可以更加地完整，需感謝工業技術研究院電子與光電研究所簡恆傑博士，在量測熱傳導係數的研究上給予全力的指導與學習的機會，在工作之餘細心地教導我量測與模擬的技術並且在學習上給予許多寶貴的意見，令我收穫良多，備受感激，在此獻上由衷的感謝之意。感謝國立臺灣師範大學機電科技研究所鄭淳護博士在實驗研究上給予許多寶貴建議與方向，並且時時提醒與鼓勵，使論文可以更趨嚴謹與完整，令我不勝感激。同時感謝國立臺灣師範大學機電科技研究所楊啟榮博士、國立臺灣師範大學國際與僑教學院數理學科宋蕙伶博士與國立臺灣師範大學機電科技研究所張天立博士在學習上的教導與鼓勵，還有系上教授平時的指導與教誨，使我課業精進與待人處世上擁有正確的態度。另外感謝國立臺灣師範大學微光機電實驗室在研究過程設備儀器支援與分析。另外特別感謝工業技術研究院電子與光電研究所劉君愷博士、戴明吉大哥、李聖良大哥、廖莉菱學姊以及吳昇財大哥在研究上的指導並且提供寶貴的經驗與研究上的盲點，使論文可以順利完成，由衷地感謝。在研究生涯，感謝信良、釗宇、堯棊、于賢、俊良、昱綸、士祈、亦駿、福昇、長安、昂倖學長們在研究上的提攜與指點、經驗的傳承並給予許多建議。感謝實驗室夥伴永翔、郭翊、鈺翔、林利、俊宏，在生活與研究上互相支持與鼓勵，感謝顯傑的鼎力相助，感謝浩文與國威在 SEM 拍攝上的協助， I.

(3) 感謝舜南與家豪在研究上的幫忙與付出。感謝機電所碩士班同學們的互相陪伴，感謝專題生的學弟妹們帶給實驗室許多活潑的氣氛，感謝師大籃球場與籃球球友們陪我釋放研究上的壓力。感謝南港扶青團的搞笑陪伴與挑戰我跳舞的極限，感謝所有幫助過我的人，讓我的論文可以順利完成，感謝大家豐富了我的研究生生活。最後，感謝一直陪伴在我身邊的家人，感謝父親、母親、姐姐和哥哥，無悔的付出與支持是我前進的最大支柱，讓我能無後顧之憂順利完成學業，感謝女友育亭的體貼與照顧，讓我能專心於課業。謹以這份感謝與感動，獻給所有想感謝的人，也許謝辭中沒有提到您的名字，但感謝之意將永誌我心。. II.

(4) 摘要本研究利用金屬輔助無電蝕刻的方式製作大面積、低成本且長度為 200 m 以上之矽奈米線陣列，其蝕刻時間為 1 小時 50 分鐘，其蝕刻溶液為氫氟酸 HF [6M]和硝酸銀 AgNO3 [0.026M]。為了能將此矽奈米線陣列應用於熱電元件，本研究以鉻薄膜當蝕刻終止層，利用前述條件在薄化的矽晶圓上蝕刻出矽奈米線，再填入聚合物做支撐，來發展出矽奈米線陣列垂直轉移與圖案化技術。熱傳導性質為熱電元件重要性質之一，本研究以前述方法製作出矽奈米線陣列結構，再設計一方法量測其熱傳導係數，並配合模擬分析驗證量測數據之準確性。本研究首先建立單一矽奈米線模型，藉助 ANSYS Icepak 14.0 電腦軟體與傅立葉熱傳定律，模擬計算出單一矽奈米線模型的 xy 方向和 z 方向熱傳導係數。接著利用軸流法量測出聚合物之熱傳導係數以及矽與聚合物的界面熱阻。再利用 Icepak 模擬矽奈米線陣列模型，並搭配平行線法所衍生出的三線式金屬線結構，經過模擬與量測結果互相比對，最後得出本研究製備之矽奈米線陣列結構之熱傳導係數為 90 W / m  K ~ 120 W / m  K 之間，證實矽奈米線陣列的熱傳導係數低於矽塊材。. 關鍵字：矽奈米線陣列、垂直轉移、熱傳導係數、金屬輔助無電蝕刻 III.

(5) Abstract Fabrication of silicon nanowire arrays was presented by utilizing metal-assisted electroless etching in this study. Large-area and low cost silicon nanowire arrays with a length above 200 m was fabricated in an aqueous solution of AgNO3 (0.026 M) and HF (6M) for 110 minutes. Thinned silicon wafer has been etched to obtain nanowires array, and then filling in polymer to support the structure of nanowires. To develop a vertical transfer and patterned technology of silicon nanowires arrays and apply it in thermoelectric device, a method utilizing Cr thin film as stop-etching layer to terminate the etching process has been adapted in this study. Silicon nanowires structure has been prepared according to above process, and an innovative method was designed to measure its thermal conductivity, which is the one of important properties of thermoelectric device. Furthermore, simulation analysis by software was used to verify the accuracy of measuring data. To build a single silicon nanowire model to measure the thermal conductivity of silicon nanowire arrays, ANSYS Icepak 14.0 software and Fourier’s law of thermal conduction have been utilized in this study. The results of xy and z direction of thermal conductivity of single silicon nanowire model were simulated and calculated. Next, we utilized axial heat flow method to measure the thermal conductivity of polymer and the interface thermal resistance of Si/polymer. Finally, a sample of silicon nanowires array with three metal wires has been made to simulate and measure the thermal conductivity of silicon nanowires structure, which is about 90 W / m  K ~ 120 W / m  K . This result confirms that the thermal conductivity of silicon nanowire arrays is lower than silicon bulk’s.. Key word:. silicon nanowire arrays,. vertical transfer, thermal conductivity,. metal-assisted electroless etching IV.

(6) 目錄誌謝..................................................................................................................... I 摘要.................................................................................................................. III ABSTRACT ..................................................................................................... IV 目錄................................................................................................................... V 圖目錄 ............................................................................................................VIII 表目錄 ............................................................................................................. XII 第一章序論 ...................................................................................................... 1 1-1 前言 ................................................................................................. 1 1-2 研究動機與目的 .............................................................................. 2 第二章文獻回顧與理論探討 ........................................................................... 4 2-1 矽奈米線製作方式與機制簡介 ....................................................... 4 2-1-1 氣-液-固成長機制 .................................................................... 4 2-1-2 金屬輔助無電蝕刻原理 ........................................................... 5 2-2 矽奈米線陣列垂直轉移研究現況 ................................................... 8 2-3 熱電材料研究發展 .........................................................................11 2-3-1 熱電效應原理與熱電優值 ..................................................... 12 2-3-2 現今熱電材料的研究發展 ..................................................... 14 2-4 矽奈米線熱電材料研究現況 ........................................................ 16 2-5 熱傳導量測.................................................................................... 22 2-5-1 三倍頻法(3ω method) ............................................................ 22 2-5-2 平行線法 ................................................................................ 23 V.

(7) 第三章實驗方法與步驟 ................................................................................. 25 3-1 實驗流程規劃 ................................................................................ 25 3-2 實驗步驟 ....................................................................................... 27 3-2-1 晶圓薄化 ................................................................................ 27 3-2-2 試片清洗 ................................................................................ 27 3-2-3 金屬輔助無電蝕刻製備矽奈米線陣列.................................. 27 3-2-4 聚合物的製備與填入 ............................................................. 28 3-2-5 矽奈米陣列垂直轉移 ............................................................. 30 3-2-6 量測聚合物的熱傳導係數與介面熱阻.................................. 30 3-2-7 模擬分析與量測矽奈米線陣列 ............................................. 30 3-3 使用儀器與設備 ............................................................................ 31 3-3-1 掃描式電子顯微鏡 ................................................................ 31 3-3-2 感應耦合電漿離子蝕刻 ......................................................... 31 3-3-3 蒸鍍金屬沉積製程 ................................................................ 31 第四章製備與垂直轉移矽奈米線技術開發 .................................................. 33 4-1 不同濃度對矽奈米線形貌的影響 ................................................. 33 4-2 聚合物的製備與填充 .................................................................... 44 4-3 矽奈米線陣列垂直轉移技術 ........................................................ 50 4-3-1 矽奈米陣列垂直轉移 ............................................................. 50 4-3-2 矽奈米陣列圖案化 ................................................................ 51 第五章矽奈米線陣列熱傳導係數模擬分析與量測 ...................................... 59 5-1 樣品備製與試片規格 .................................................................... 59 5-2 模擬矽奈米線 XY 方向與 Z 方向熱傳性質 ................................... 62 5-3 聚合物的熱傳性質和矽-聚合物界面熱阻量測 ............................ 65 VI.

(8) 5-4 模擬矽奈米線陣列之熱傳導係數 ................................................. 68 5-5 製作與量測矽奈米線陣列 ............................................................ 70 第六章量測結果與討論 ................................................................................. 72 6-1 樣品製備結果 ................................................................................ 72 6-2 矽奈米線 XY 方向與 Z 方向熱傳模擬結果 ................................... 75 6-3 聚合物的熱傳性質和矽-聚合物界面熱阻量測結果 .................... 78 6-4 模擬矽奈米線陣列之熱傳導係數結果 ......................................... 81 6-5 製作與量測矽奈米線陣列結果 ..................................................... 84 第七章結論與未來展望 ................................................................................. 86 7-1 結論 ............................................................................................... 86 7-2 未來展望 ....................................................................................... 87 參考文獻 .......................................................................................................... 88. VII.

(9) 圖目錄圖 2-1 VLS 成長機制示意圖[28]...................................................................... 5 圖 2-2 金屬輔助無電蝕刻機制示意圖 ............................................................ 6 圖 2-3 PMMA 分離矽奈米線示意圖[18] ......................................................... 8 圖 2-4 轉移至玻璃基板 SEM 圖[18] ............................................................... 8 圖 2-5 二次蝕刻矽奈米線陣列產生水平裂縫示意圖與 SEM 圖[44] ............. 9 圖 2-6 分離矽奈米線陣列示意圖[45] ......................................................... 10 圖 2-7 轉移至 P3HT：PCBM 膜[45]............................................................. 10 圖 2-8 Seebeck 效應示意圖 ............................................................................ 12 圖 2-9 Peltier 效應示意圖 ............................................................................... 12 圖 2-10 COP 性能圖[49] ............................................................................... 13 圖 2-11 效率對照圖[49] ................................................................................. 13 圖 2-12 熱傳比值與直徑關係圖[55] .............................................................. 16 圖 2-13 實驗與理論對照圖[55] ...................................................................... 16 圖 2-14 參雜濃度比較圖[56] ......................................................................... 17 圖 2-15 摻雜濃度與 ZT 值關係圖[56]........................................................... 17 圖 2-16 無電蝕刻 SEM 圖[58] ..................................................................... 18 圖 2-17 奈米線量測示意圖[58] ..................................................................... 18 圖 2-18 VLS 與無電蝕刻 k 值比較[58] ........................................................ 18 圖 2-19 塊材與奈米線 k 值比較[58] ............................................................. 18 圖 2-20 同位素掺雜與 ZT 關係[62] ............................................................ 19 圖 2-21 載子濃度與 Ke 的關係圖[62] ............................................................ 19 圖 2-22 溫差與開路電壓關係圖[63] ............................................................. 20 圖 2-23 電流與功率關係圖[63] ..................................................................... 20 圖 2-24 矽奈米線熱電材料製程流程圖與 SEM 圖[63] ................................ 21 VIII.

(10) 圖 2-25 3ω method 量測示意圖 ..................................................................... 22 圖 2-26 平行線法量測原理示意圖[19] ......................................................... 24 圖 3-1 實驗流程圖 ......................................................................................... 25 圖 3-2 金屬輔助無電蝕刻實驗裝置圖 .......................................................... 28 圖 3-3 沉浸法填充 ......................................................................................... 29 圖 3-4 滴入法填充 ......................................................................................... 29 圖 3-5 掃描式電子顯微鏡 ............................................................................. 32 圖 3-6 蒸鍍機 ................................................................................................. 32 圖 4-1 HF [5M]和 AgNO3 [0.02M]蝕刻時間為：(a)10 分鐘；(b)20 分鐘； (c)30 分鐘；(d)40 分鐘；(e)50 分鐘；(f)60 分鐘 ............................... 35 圖 4-2 蝕刻時間與奈米線線長關係圖 .......................................................... 36 圖 4-3 HF [6.8M] 和 AgNO3 [0.027M] 蝕刻時間為 3 小時： (a)SEM 剖面圖；(b)SEM 上視圖 ........................................................ 37 圖 4-4 HF [5.8M] 和 AgNO3 [0.023M] 蝕刻時間為 2 小時： (a)SEM 剖面圖；(b)傾斜一角度 SEM 圖 ........................................... 38 圖 4-5 HF [6M] 和 AgNO3 [0.026M] 蝕刻時間為 1 小時： (a)SEM 剖面圖；(b)SEM 上視圖 ........................................................ 39 圖 4-6 HF [6M] 和 AgNO3 [0.026M] 蝕刻時間為 1 小時 20 分鐘： (a)SEM 剖面圖；(b)SEM 上視圖 ........................................................ 40 圖 4-7 HF [6M] 和 AgNO3 [0.026M] 蝕刻時間為 2 小時： (a)SEM 剖面圖；(b)SEM 上視圖 ........................................................ 41 圖 4-8 HF [5M] 和 H2O2 [0.12M] 蝕刻時間為 30 分鐘： (a)SEM 剖面圖；(b)SEM 上視圖 ........................................................ 42 圖 4-9 HF [5M] 和 H2O2 [0.12M] 蝕刻時間為 30 分鐘： (a)SEM 剖面圖；(b)SEM 上視圖 ........................................................ 43 IX.

(11) 圖 4-10 1st 3000 rpm & 2nd 4000 rpm： (a)SEM 剖面圖；(b)未旋塗之前 SEM 圖 ........................................... 45 圖 4-11 1200 rpm：(a)SEM 剖面圖；(b)未塗佈之前 .................................... 46 圖 4-12 500 rpm 5 次考乾再重複 3 次：(a)SEM 剖面圖；(b)未蝕刻之前 ... 47 圖 4-13 浸入法填充：(a)SEM 剖面圖；(b)SEM 上視圖.............................. 48 圖 4-14 滴入法填充：(a)SEM 剖面圖；(b)SEM 上視圖.............................. 49 圖 4-15 垂直轉移 SiNWs 流程圖 .................................................................. 51 圖 4-16 ICP RIE 之前，聚合物填充過後： (a)SEM 剖面圖；(b)傾斜一角度 SEM 圖 ........................................... 52 圖 4-17 使用 ICP RIE 蝕刻之後的試片背面： (a)SEM 上視圖；(b)局部放大 SEM 圖 ............................................... 53 圖 4-18 ICP RIE：(a)2000 倍 SEM 圖；(b)5000 倍 SEM 圖 ........................ 54 圖 4-19 ICE RIE 試片：(a)SEM 剖面圖； (b)ICE RIE 試片剖面圖局部放大 ....................................................... 55 圖 4-20 (a)使用鉻蝕刻終止層 SEM 剖面圖；(b)另一區域使用鉻蝕刻終止 SEM 剖面圖；(c)使用鉻蝕刻終止層傾斜角度 SEM 圖； (d)使用鉻蝕刻終止層大範圍區域 SEM 圖 ......................................... 56 圖 4-21 使用鉻蝕刻終止層底部：(a)SEM 圖；(b)放大 SEM 圖 ................. 57 圖 4-22 (a)圖案化 SEM 剖面圖；(b)面積 500m2 剖面圖； (c)圖案化試片局部放大 SEM 圖；(d)面積 300m2 剖面圖 ............... 58 圖 5-1 矽奈米線陣列熱傳導係數量測流程圖 .............................................. 60 圖 5-2 樣品規格示意圖 ................................................................................. 61 圖 5-3 樣品光罩圖 ......................................................................................... 61 圖 5-4 矽奈米線陣列等效單一根矽奈米線示意圖 ....................................... 63 圖 5-5 等效單一矽奈米線的 xy 方向模型 .................................................... 63 X.

(12) 圖 5-6 等效單一矽奈米線的 z 方向模型 ...................................................... 64 圖 5-7 kxy 與 kz 關係圖 ................................................................................. 64 圖 5-8 聚合物熱傳導係數與界面熱阻量測裝置示意圖 ................................ 67 圖 5-9 模型剖面示意圖 ................................................................................. 69 圖 5-10 試片完成樣品圖 ............................................................................... 71 圖 6-1 (a)量測試品 SEM 剖面圖；(b)試片矽奈米線陣列底端 SEM 圖； (c)試片矽奈米線陣列底端 SEM 圖；(d)不同區域矽奈米線陣列底端 SEM 圖；(e)試片大範圍區域傾斜角度 SEM 圖；(f)試片大範圍區域 SEM 剖面圖 ......................................................................................... 73 圖 6-2 (a)為金屬加熱線(heater) SEM 圖； (b)三條金屬線 SEM 圖；(c)為區域金屬線圖案 SEM 圖 ................... 74 圖 6-3 xy 方向模型切面等溫線圖 .................................................................. 77 圖 6-4 z 方向模型切面等溫線圖 .................................................................... 77 圖 6-5 量測聚合物熱傳試片： (a)聚合物厚度 6m；(b)聚合物厚度 9m；(c)聚合物厚度 11m..... 79 圖 6-6 熱阻-聚合物厚度曲線關係圖 ............................................................. 80 圖 6-7 聚合物熱傳量測裝置設備圖 .............................................................. 80 圖 6-8 模型模擬的基本參數圖 ...................................................................... 82 圖 6-9 距離與熱阻差曲線關係圖 .................................................................. 82 圖 6-10 sensor 1 為中心往右邊 70~130m 距離示意圖 ................................ 83 圖 6-11 heater 到 sensor 2 溫度分佈模擬結果................................................ 83 圖 6-12 量測試片照片 ................................................................................... 85 圖 6-13 量測數據與模擬數據比較圖 ............................................................ 85. XI.

(13) 表目錄表 3-1 使用化學藥品項目 ............................................................................. 26 表 6-1 矽奈米線的熱傳導係數對應 .............................................................. 76. XII.

(14) 第一章序論 1-1 前言近幾十年來，各國科學家無不致力於奈米科學的研究，不論是學術理論的研究，亦或是科學應用的層面，皆可以看到奈米科技的發展與影響。而奈米科技的蓬勃發展，將科學研究帶到了另一個階段。奈米科技主要是研究奈米材料的尺寸介於 1~100 nm 之間，包含材料的特性研究、應用發展與製造技術，還有新材料的開發，以及相關的製程設備與研究工具。奈米科學受到重視的原因在於當材料的尺寸微縮到奈米等級時，材料本身的特性將會產生巨大的變化，展現不同於宏觀下的特殊性質。原子間結構的改變、界面效應、量子的尺寸效應都可能因為材料尺寸的微縮，造成奈米材料其電性、磁性、光學、熱傳特性等物質特性的改變。奈米材料依結構尺寸上的限制有幾種常見的種類，零維的奈米粉末 (nano powder)、量子點(quantum dot)，一維的奈米柱(nano pillar)、奈米線(nano wire)、二維的奈米薄膜(nano film)等[1-6]。奈米材料的種類繁多，應用極廣，可用於材料表面上，增加其活性，亦或加強其力學性質使強度增加，或是改善其光學性能，發展光導電、發光等材料，還可以用於生醫或新興能源材料的開發。科學家將奈米材料的特性應用於產品上，研發出更耐熱和更抗腐蝕、高硬度、高性能等輕薄短小的產品，創造出更高的價值，也帶動了半導體與微電子業的發展。矽為半導體產業中最常見的材料，而矽奈米線(silicon nanowires, SiNWs) 與矽奈米線陣列其優異的深寬比與其特殊的物理特性，近年來被廣泛的應用在電子和光電元件，甚至是生物科技上。像是場效電晶體(field-effect transistor, FET)的研究，文獻提到雙閘矽奈米線結構的場效電晶體(dual-gate SiNW FET)，其電流斷通比(on/off current ratio)可達 3000 [7]，也有其他不同結構的 1.

(15) 研究[8-9]。矽奈米線陣列良好的抗反射效果，可將光線侷限在陣列之中，因此被用來製造太陽能電池(solar cell) [10-12]，提升光能轉換成電能的效率。矽奈米線陣列不僅可以提高光與材料的交互作用，也可用於熱能與電能的轉換，因此被用來製作光電探測器(photodetector) [13]，或研究其熱電性質應用於熱電致冷或溫差發電[14]。不同的 pH 值也會改變矽奈米線的電性，還有其對化學物質有良好的靈敏度與超高體表面積，因此常用來當作 pH 和生物和化學感測器 (biological sensor) [15] ，還有其他像是光致發光 (photoluminescence) [16]和高效率鋰電池(Lithium battery)的應用[17]。. 1-2 研究動機與目的以上的例子可以看出矽奈米線陣列被廣泛的運用在各個領域，但由於矽奈米線陣列的製程方式大約可以分成兩種，一種是由上往下(top-down)的蝕刻方式，另一種為由下往上(bottom-up)成長方式，使矽奈米線陣列被侷限於在矽基材之上。依附在矽基材之上的矽奈米線陣列，使矽奈米線陣列在製作成元件上受到了限制。大多只能用單根或少數幾根製成電晶體或生物感測器，或是用來做抗反射材料。如果矽奈米線陣列可以去除底部的矽基材轉移至其他基板，例如金屬、玻璃、塑膠或可撓式基板，將有利於各種不同的應用，帶動未來矽奈米線陣列的應用發展，例如可撓式的太陽能電池或鋰電池將可以更方便攜帶。又因為矽基材易脆，如果能轉移至堅固的金屬基板，應用於熱電致冷器或電子晶片將可以延長使用壽命。抑或是生物感測晶片，需要透明的外觀以方便檢測 [18]。由於矽奈米線的熱電特性優於矽塊材，因此矽奈米線底部的矽塊材會減弱熱電效能，詳細原因第二章會詳述，而實際應用需製作成陣列式的矽奈米線，因此本研究將使用鉻(Cr)當蝕刻阻障層，研究矽奈米線陣列的垂直轉移技術，將矽奈米線底部的矽基材去除，希望未來可以藉由此技術應用於製 2.

(16) 作矽奈米線熱電元件。根據摩爾定律(Moore’s Law)，積體電路上可容納的電晶體數目，每隔 18 個月便會增加一倍。中央通訊社報導 2011 年 10 月 24 日台積電宣布 28 奈米製程正式進入量產，聯合新聞網報導 2011 年 12 月初英特爾(Intel)發佈對 2012 年全球半導體產業的趨勢預測，包括製造技術將邁入 3D。以上告訴我們未來的趨勢電子與光電元件體積將縮得更小與效能提高，但伴隨的是高發熱密度、高熱流量、熱點(hot spot)等熱管理的重要性問題。因此在將矽奈米線陣列製成元件之前，必須先了解其熱傳特性。近來各國研究投入許多心力解決高密度元件散熱問題，致力於各種新型熱電材料的開發與研究，而熱傳導係數為評估熱電材料效率的重要因子，但由於材料的熱傳導係數侷限於量測上的困難，因此也是造成熱電元件發展的瓶頸之一。比起薄膜的結構，奈米線陣列結構的熱傳導係數在量測上顯得又更為困難。而三倍頻法(3 omega method) 所擷取的數據，只有在某一段特定的頻率範圍之內，才會得到合理的趨勢[19]。因此本研究不僅僅研究矽奈米線垂直轉移的技術，更提出一方法量測分析矽奈米線陣列的熱傳特性。本實驗將利用金屬輔助無電蝕刻的方式製作一維矽奈米線陣列，其反應屬於自發性電化學反應，無須通電，可降低成本、大面積、簡易的技術，製備出矽奈米線陣列，並研究矽奈米線陣列的垂直轉移技術。接著藉助模擬理論，同時設計實驗量測矽奈米線陣列、界面熱阻與實驗相關參數，而界面熱阻的量測，可大幅提升模擬的準確度。綜合上述分析，本研究目的希望製備均勻的矽奈米線陣列且參數最佳化，並且以鉻薄膜當蝕刻終止層發展矽奈米線陣列垂直轉移與圖案化技術，且希望提供一方法簡單，樣品製備容易的方式，能準確預測矽奈米線陣列的熱傳導係數。希望未來可以應用於矽奈米線熱電元件製作與各種奈米線陣列熱傳導係數的量測。. 3.

(17) 第二章文獻回顧與理論探討 2-1 矽奈米線製作方式與機制簡介一維矽奈米線製備的方式大約可以分為兩種方向，一種是由下往上 (bottom-up)成長方式，另一種為由上往下(top-down)的蝕刻方式。而 bottom-up 的成長方式又有化學氣相沉積法(chemical vapor deposition, CVD)、金屬有機物氣相磊晶、固液固相法 (solid-liquid-solid, SLS) 與氣 - 液 - 固相法 (vapor-liquid-solid, VLS) [20-25]，其中最被廣泛研究的是氣-液-固成長機制。而 top-down 的蝕刻方式，主要有濕式蝕刻的金屬輔助無電蝕刻 (metal-assisted electroless etching, MAEE) [26-28]和搭配蝕刻遮罩的感應耦合電漿離子蝕刻技術(inductively coupled plasma reactive ion etch, ICP RIE )。. 2-1-1 氣-液-固成長機制氣-液-固相法(vapor-liquid-solid, VLS)為現今研究一維奈米線結構常使用的一種技術。Wagner 等人利用 VLS 方法製備出矽奈米線並對形成的機制做解釋。VLS 成長機制為挑選適當材料如 Ag、Pt、Au 等做為成長矽奈米線的金屬催化劑(catalyst)，其主要功用為在爐管高溫下熔化，其溫度必須高於矽和金屬催化劑的共熔點，促使奈米線的成核成長。在反應的過程中，金屬催化劑會在高溫下變成熔融態如圖 2-1(a)，此時通入帶有矽的反應氣體，金屬的熔融態會吸附含有矽的反應氣體，當吸附的反應物的濃度到達過飽和狀態時，將會有固體不斷的析出，最後形成一維的矽奈米線，而金屬最後會留在奈米線的頂端，其示意圖如圖 2-1(b) [29]。簡單來說就是催化劑在高溫下熔化，引發反應物一連串吸附、熔化、過飽和進而成長成奈米線的過程。而奈米線的粗細決定於金屬催化劑顆粒的大小，反應氣體的多寡與反應時間的長短，則會影響到奈米線的長短。另外固液固相法也是用相似的機制成長矽 4.

(18) 奈米線，只是反應物使用含矽的固體[30]。. 圖 2-1 VLS 成長機制示意圖[29]. 2-1-2 金屬輔助無電蝕刻原理此化學反應為氧化還原反應，由於其還原電位值大於零，因此為自發性化學反應，不需要外加電壓，其反應機制如下：將矽基板放入調配好的銷酸銀(AgNO3)與氫氟酸(HF)的溶液之中，銀離子與矽基板反應示意圖如圖 2-2(a)，由矽基板提供電子給銀離子使之還原成銀原子，在矽表面析出，氫氟酸隨即將矽氧化之後變成的二氧化矽溶解帶走，接著銀持續析出，二氧化矽持續被溶解帶走，如圖 2-2(b)、圖 2-2(c)所示，最後留下來的便是一根根獨立的矽奈米線，如圖 2-2(d)所示[31-34]，最後使用硝酸清洗帶走銀原子。陰極反應為(2-1 式)，陽極反應為(2-2 式)，此反應式包含兩個半反應式如下 [35]： Ag+＋e →Ag0(s)（2-1）－. Si(s)＋2H2O→SiO2＋4H+＋4e－（2-2） SiO2(s)＋6HF→H2SiF6＋2H2O. 5. (2-3).

(19) 圖 2-2 金屬輔助無電蝕刻機制示意圖. 6.

(20) 另外有其他先利用圖案化再蝕刻或成長的方式製備矽奈米線陣列，像是用 superionic-solid-state-stamping (S4)方式排列銀的圖案[36]，陽極氧化鋁 (anodic aluminum oxide, AAO)製備出奈米孔洞[37,38]，或奈米球微影術 (nanosphere lithography, NSL) [39,40]、Langmuir-Blodgett method 排列奈米球圖案[41]，亦或是使用深紫外光微影(DUV lithography) [42]、電子束微影術 (electron beam lithography) [43]等等。以上方式其目的皆是先製作出奈米化的圖案，配合金屬沉積，利用濕式蝕刻、離子式反應蝕刻或成長的方式，製作出矽奈米線陣列，雖然排列較為規則有秩序，但皆手續繁複、設備昂貴且無法大面積製造。而使用氣-液-固相法機制成長，其方式需要準確控制溫度、位置還有反應物與生成物，耗工費時且其大面積的成長長度有一定的限制。因此本實驗使用金屬輔助無電蝕刻，成本低無須通電、可大面積製造，不到兩小時可製備 200 m 以上準直的矽奈米線陣列。. 7.

(21) 2-2 矽奈米線陣列垂直轉移研究現況矽奈米線陣列的轉移技術有許多不同的方式，以下為近年來的研究。 Shiu 等人的研究如圖 2-3 在欲轉移的基板之上鍍上一層 PMMA [poly(methyl methacrylate)]，PMMA 溶液組成為 PMMA/chloroform (CHCl3)，其濃度為 2.5 wt. %。接著利用旋轉塗佈法將 PMMA 的溶液塗佈在欲轉移的基板之上，其 PMMA 薄膜的厚度為 390 nm，然後加熱至 200 ℃高於 PMMA 的玻璃轉換溫度(glass transition temperature, Tg)為 105 ℃。接著將蝕刻完成的矽奈米線陣列和連接著的矽基材，面對著 PMMA 薄膜施加一壓力如圖 2-3(b)。接著等 PMMA 的溫度低於玻璃轉換溫度(Tg)，並且施ㄧ力量在矽基材的邊緣，最後就可以得到陣列式的矽奈米線轉移至其他基板如圖 2-4。當施加的壓力為 55 kg/cm2，將可以得到矽奈米線的密度為 3~5×107 NW/mm2 [18] 。. 圖 2-3 PMMA 分離矽奈米線示意圖[18]圖 2-4 轉移至玻璃基板 SEM 圖[18]. Weisse 等人首先將銀沉積在鋪有圖案化二氧化矽奈米球的矽基材之上，接著蝕刻矽奈米陣列，再將試片浸泡到 75 ℃的去離子水之中持續三小時，銀將會分層如圖 2-5(c)。緊接著第二次蝕刻，發現會有水平的裂縫產生如圖 2-(d)，但蝕刻會進續進行，使奈米線陣列隨著時間變得更長。最後準備欲轉移的基材，在上面旋塗 PMMA，將上述準備的矽奈米線陣列插入 8.

(22) PMMA 之中，加溫 210 ℃持溫一段時間。接著降溫之後，已經斷裂的矽基材就可以輕易的取下，整個製程如圖 2-5 所示[44]。. 圖 2-5 二次蝕刻矽奈米線陣列產生水平裂縫示意圖與 SEM 圖[44]. Huang 等人使用 ITO 玻璃(indium tin oxide coated glass)當基板，先將所準備的聚合物 PEDOT：PSS，利用旋轉塗佈 4000 rpm 然後在 80 ℃軟烤 10 分鐘，塗佈在 ITO 之上。將 P3HT：PCBM 膜加熱至 160 ℃持溫 5 分鐘並維持在 N2 的氣氛之下，接著將矽奈米線陣列施以一壓力壓進 P3HT：PCBM 膜，如圖 2-6(b)，並在 160 ℃持溫 10 分鐘，也要維持在 N2 的氣氛之下。等到冷卻到室溫之後，使用一機械力從試片側邊將矽基板從 P3HT：PCBM 膜分離，如圖 2-6(c)。最後蒸鍍金屬鋁(Al)當電極，如圖 2-6(a)。圖 2-7(a)為轉移之前，圖 2-7(b)為轉移至 P3HT：PCBM 膜的 SEM 圖[45]。. 9.

(23) 圖 2-6 分離矽奈米線陣列示意圖[45]. 圖 2-7 轉移至 P3HT：PCBM 膜[45]. 由上述的研究發現都有外加一側向力使矽基材與矽奈米線分離，由於樣品尺寸太小此側向力無法精確控制，容易造成良率不高。若設計夾具，試片是否足夠堅固承受，也是需要考慮的重要因素。另外使用聚合物當做轉移矽奈米線的媒介，當矽奈米線插入聚合物，必須保證係奈米線垂直插入，以免歪斜或斷裂。而矽奈米線是否有與基板作良好結合，並有良好的歐姆接觸且使接合處無聚合物留下，此種因素皆會使元件的性能受到影響。而 Shiu 等人使用的壓力過高(55 kg/cm2)也會造成操作上的困難[18]。. 10.

(24) 2-3 熱電材料研究發展熱電材料顧名思義就是能將熱能轉換成電能或是將電能轉換成熱能的一種材料，熱電材料不需要借助任何外力，即可以進行熱和電能量的交換。科學家早在 19 世紀初就發現了熱電材料與原理，卻因效能不彰未受到重視。直到俄國科學家 Ioffe 在 1931 年提出半導體材料可實際應用在熱電能量轉換的想法，隨後 Maslakovet 和 Ioffe 的實驗室用 PbS 和鐵組成了第一個熱電發電器(thermoelectric generators, TEG)[46]，接著 Goldsmid 和 Douglas 在 1954 年利用半導體材料 Bi2Te3 製作出的熱電致冷器(thermoelectric Cooler, TEC)，成功地將水冷卻至結冰[47]，帶動了各國科學家研究熱電材料的風潮。熱電材料能量轉換有兩種效應，一個是席貝克效應(Seebeck effect)，其反應為在一個兩種金屬組成的封閉線路中，當這兩個金屬的接合處溫度不同的時候，就會產生熱電動勢即電位差，熱電發電器就是利用此效應。另一個是 Peltier 效應，其效應為在一個兩種金屬組成的迴路中，通入電流造成電位差，在不同金屬的接合點上就會產生溫度差，熱電致冷器就是利用此原理。而物理學家 Thomson 整合 Seebeck 和 Peltier 兩個效應之間的關係，說明了在異質材料間有溫度梯度或電流時就會產生電位差或吸熱和放熱的效應，即為 Thomson Effect，此三種效應為熱電材料的基礎原理。熱電材料主要的應用分為回收廢熱用於發電的熱電發電器和用於散熱或降溫的熱電致冷器兩類，而熱電材料的種類眾多，目前依材料使用的溫度可分為低溫、中溫、高溫三種。而熱電材料的特性優劣以熱電優值(ZT 值) 評估，熱電轉換效率愈高，則 ZT 值愈大，目前常用的商用熱電材料為 Bi2Te3， ZT 值約 0.8~1 之間，其轉換效率約 0.7~0.8，比起太陽能電池 15 %以上、商用引擎效率約 20-40 %和理想卡洛引擎效率約 50 %，仍有一段不小的差距。此發展瓶頸已經維持數十年之久，近年來各方面科技發展迅速，各項製程和奈米材料理論的進展，提供了將 ZT 值大大提升的機會，現今各國科學家研 11.

(25) 究熱電材料的物理特性，嘗試在材料化合物的組成和結構奈米化的改變，致力於開發新熱電材料和提升熱電優值。. 2-3-1 熱電效應原理與熱電優值熱電效應為兩種不同金屬接合成的線路上，若兩接點間有溫差時，即會產生電位差。主要是因不同種類金屬擁有自由電子數不同，當兩金屬連接形成迴路時，溫度改變會造成接觸面之自由電子運動而使金屬間產生電位差，如圖2-8所示。這個現象即是熱電偶(thermal couples)原理，亦即Seebeck效應，圖2-8為Seebeck效應示意圖。而另一種為兩種不同金屬在接合成的電路上通電流，其中一接點會放熱而另一接點則會吸熱。原因是載子流動路徑產生電位差，一端載子為了克服電位差所造成的能障，需吸收熱能，進而使周圍溫度下降；而另一端載子由高能量往低能量流動時，放出熱量使周圍溫度升高，此為Peltier效應，如圖2-9所示。. 圖 2-8 Seebeck 效應示意圖. 圖 2-9 Peltier 效應示意圖. 理想的熱電材料必須具備高 Seebeck 係數和高導電性，但熱傳導性要低。熱電元件在熱管理系統可由 COP (coefficient of performance)與 ZT 值的關係表示式如 2-4 式，用來表示熱電元件的致冷效率。. TC [(1  ZTM )1 / 2  TH / TC ] COP   TH  TC [(1  ZTM )1 / 2  1] 12. (2-4).

(26) COP 的定義如 2-5 式，Q 為流過熱電元件的熱，W 為輸入的功率。而輸入熱電元件的熱量 Q 可以分為三項如 2-6 式[48]，第一項為熱傳導表示式， ΔT 為冷熱端的溫差 TH(熱端溫度)-TC(冷端溫度)，RT 為熱電材料的電阻阻抗。第二項為 Peltier 熱效應的吸收或釋放，α為 Seebeck 係數，T 為熱電材料接點的絕對溫度，q 為通過熱電材料的電荷數量。第三項為通過電流(I)的焦耳熱。最後經由數學推導即可以得到 2-4 式。而發電系統的效率 η (efficiency)可以表示如 2-7 式，COP 性能圖如圖 2-10，冷熱端溫差比值與發電效率對照圖如圖 2-11 [49]。. COP . Q. Q W. (2-5). T 1    T  q  I 2 RT RT 2. (2-6). TH  TC [(1  ZTM )1 / 2  1]   (2-7) TH [(1  ZTM )1 / 2  TC / TH ]. 圖 2-10 COP 性能圖[49]. 圖 2-11 效率對照圖[49]. 13.

(27) 2-3-2 現今熱電材料的研究發展目前常用的熱電材料依使用溫度可區分為三類：第一類的熱電材料為常溫到 200 ℃左右，以 Bi-Te 系的材料為主。第二類的熱電材料為範圍 400 ℃ 到 800 ℃左右，以 Pb-Te 系的材料為主。第三類的熱電材料為 800 ℃以上適用範圍，以 Si-Ge 系的的材料為主。常用熱電優值(ZT 值)來評估熱電材料的性質特性，從公式來看 ZT=α2 σT/κ，想要提升熱電優值，可以藉由提升分子項功率因子(α2σ, power factor)亦或降低熱的傳導性來著手。與功率因子相關的物理參數有散射參數、能態密度、載子移動率和費米能階等四種[48]，而材料的熱傳導性又分自由電子的熱傳導和聲子(phonon)在晶格中震動的熱傳導兩個部分，在奈米尺度下，對於材料熱的傳導，聲子的熱傳導性佔了絕大部分，因此想要提升熱電優值，可以藉著減少聲子的平均自由路徑，而減少聲子的自由平均路徑可以藉著增加材料中的缺陷、晶界或摻雜濃度。因為功率因子屬於材料本身的特性因素，改變增進的效果有限，因此目前的研究大多以降低熱的傳導性為主。而近年來研究指出，當材料元件的尺寸維度愈來愈小時，其本身的物理特性就會跟著改變，在奈米尺度下量子的尺寸效應，造成了聲子熱的傳導性的改變，提供了開發新型熱電材料的契機[50-53]，以下為近年來的研究： Venkatasubramanian 等人製作厚度為 1 nm/5 nm 的 Bi2Te3/Sb2Te3 超晶格薄膜，其利用控制聲子和電子在超晶格中傳輸的行為，提高了載子的移動率且在超短周期的超晶格結構中，降低了聲子的平均自由路徑造成聲子的散射機率提高，使熱傳導率大幅降低。此 p 型的 Bi2Te3/Sb2Te3 超晶格薄膜成功的在室溫中冷卻下降 32 K 且有潛力提供 700 W cm-2 的熱通量，並且使 ZT 值在室溫達到將近 2.4 的高峰[50]。 Bassi 等人利用了脈衝雷射鍍膜技術(pulsed laser deposition, PLD)製作出 BiTe 型的薄膜(Bi2Te3, BiTe 和 Bi4Te3)，PLD 技術可以合成多種化學計量 14.

(28) 成分的薄膜與製造多變的結構，例如非晶或多晶型薄膜結構，雖然複雜的晶界界面略為減少了導電率，但卻大幅提升了聲子在介面散射的機率，Bi2Te3 薄膜擁有最好的熱電性質，Seebeck 係數為 -175 ~ -250 V/k，功率因子約為 20 – 45 W/cm K2，其 ZT 值期望可以超過 1.5 [54]。就以上的文獻看來，雖然都有不錯的熱電優值，但 Bi 與 Te 都屬於重金屬、價格昂貴且具有毒性，用在消費性電子散熱時，有外露危害健康的疑慮，現今在重視環保的各種議題下，不易推廣。而超晶格薄膜製程複雜，費工費時，再現性不高；脈衝雷射鍍膜技術也是製程時間很長，也不適用於大面積生產。. 15.

(29) 2-4 矽奈米線熱電材料研究現況常見的熱電材料例如 Bi, Te, Pb, Sb 等，由於製造過於繁複且不易大面積製造，因此發展已久且價格便宜的矽材料，由於容易與現今熟悉的半導體製程結合並高效率大量生產，成為目前開發熱電材料的新目標。 2006 年 Liang 等人研究半導體奈米尺度下熱傳導性質與尺寸的關係，利用推估聲子的速度、界面散射效應、與尺寸的局限效應推導出一與尺寸相關的熱傳導率公式如 2-8 式，其中κ為熱傳導率，L 為奈米線的直徑或薄膜的厚度，b 為巨觀尺度下的尺寸，0 < p ≦ 1，比較大的 p 對應比較小表面的粗糙度，α為材料的常數，l0/L 為對應包括界面散射聲子運動的紐森數 (Knudsen number)。利用此方程式可以推估奈米尺度下奈米線或薄膜的熱傳導係數和塊材的比值，其推估的理論值與實驗數據相符合。圖 2-12 以矽的薄膜為例，可以看出粗糙度愈小(p=0.1)，其熱傳導率比值愈小，代表其熱傳導率越小。圖 2-13 所示曲線為理論值符號為實驗值，方塊的圖形為矽奈米線，圖形上三角、下三角和圓為矽的薄膜，可以看出矽奈米線線徑越小，其熱傳導率(κL)也就越小，而矽的薄膜厚度越小，其熱傳導率也越小[55]。 l L  (  1) 3 / 2  p exp( 0 )[exp( )] b L L / L0  1. 圖 2-12 熱傳比值與直徑關係圖[55] 16. (2-8). 圖 2-13 實驗與理論對照圖[55].

(30) 2008 年 Boukai 等人在 Nature 期刊發表矽在奈米尺度下具有發展熱電材料的潛力，利用矽奈米線的線徑與摻雜濃度的改變，發現摻雜濃度過高時其 Seebeck 係數比塊材還差(方型直線)，但適當的摻雜濃度可以大幅提升 Seebeck 係數如圖 2-14，因此我們知道摻雜濃度對矽奈米線的 Seebeck 係數有重大影響。在矽奈米線線徑為 20 奈米，摻雜濃度為 71019 cm-3 時，矽的奈米線其熱電優值在 200 K 時接近 1，如圖 2-15 [56]，比起矽的塊材在室溫下只有 0.01 [57]改善了將近兩個數量級。在低維度的奈米結構下，利用材料熱的傳導和聲子動力學等物理特性的改變，有助於有效地提升熱電效率。. 圖 2-14 參雜濃度比較圖[56]. 圖 2-15 摻雜濃度與 ZT 值關係圖[56]. 2008 年 Hochbaum 等人利用金屬輔助無電蝕刻的方式其奈米線外觀如圖 2-16，且量測單根奈米線性質如圖 2-17，並通過高濃度摻雜製備 P 型矽奈米線，發現雖然矽的塊材不是一個好的熱電材料，但是矽的奈米線的熱傳導率在奈米尺度下都能在大幅度的降低。文獻指出無電蝕刻製程出矽奈米線的表面粗糙度比氣-液-固成長法(VLS method)還粗糙，且作者提到在聲子傳輸上粗糙度扮演了很重要的角色[58]，在奈米尺寸下聲子的傳輸對熱傳導率影響顯著[50]，而實驗結果 VLS method 製作的矽奈米線其熱傳導率(κ) [59]較金屬輔助無電蝕刻的矽奈米線還高，如圖 2-18，根據 ZT 值公式證明 VLS 其熱 17.

(31) 電性質較差。其文獻指出在溫度 25 K 時，矽塊材與奈米線的熱傳導率的比值最高有 104，而在室溫時也有 102，如圖 2-19 所示，因此在室溫下 ZT 值可以增進至 0.6 [58]。. 圖 2-16 無電蝕刻 SEM 圖[58]. 圖 2-17 奈米線量測示意圖[58]. 圖 2-18 VLS 與無電蝕刻 k 值比較[58]. 圖 2-19 塊材與奈米線 k 值比較[58]. 2008 年 Vo 等人結合了第一原理的電子結構和波茲曼傳輸的計算，研究矽奈米線的晶格方向和表面改造對熱電優值的影響，且提出當矽奈米線的直徑為 1 或 3 奈米時，如果將離子的熱傳導率比起塊材下降 2 到 3 個數量級， ZT 值有機會超過 1。計算結果指出直徑 1.1 奈米的矽奈米線，在載子濃度為 1018 到 1020 cm-3 之間時，ZT 值的範圍從 0.25 增加到 2.5 [60]。 18.

(32) 2009 年 Shi 等人使用第一原理電子結構緊束法 (first-principles tight-binding electronic structure calculation)的材料計算方式和波茲曼傳輸方程式(Boltzmann transport equation) [61]，研究矽奈米線的尺寸與熱電特性的關係。其中發現當矽奈米線的直徑尺寸增加時，ZT 值會跟著下降是由於 Seebeck 係數會明顯的下降，而導電率會緩慢的上升，因此小的直徑尺寸的奈米線會有比較好的熱電特性。另外文獻中提到電子的熱傳導率(κe)其實比聲子的熱傳導率(κp)低很多，因此電子的熱傳導率大都忽略，而純粹的 SiNW 的κp=1.49 W/mK [61]。根據文獻指出，在 Shi 等人的預測下藉著矽的同位素的摻雜也可以調整奈米材料的熱傳導性質但並不會影響電子結構，因此可以提升熱電優值，在其計算預測下，矽奈米線(SiNW)同位素的摻雜達 50% (28Si0.5 29Si0.5 NW)時，熱電優值從 0.81 進步到 1.06，提升了 31%，如圖 2-20。載子濃度與 Ke 的關係圖如圖 2-21 [62]。. 圖 2-20 同位素掺雜與 ZT 關係[62]. 圖 2-21 載子濃度與 Ke 的關係圖[62]. 2011 年 Buddharaju 等人為首次發表高密度的矽奈米線熱電發電機，其利用 COMS 製程相關技術(thermoelectric generator, TEG)，使用深紫外光光學微影術(DUV lithography) 與乾式蝕刻方式將直徑約 100 nm 高度約 1 m 的矽奈米線陣列製作在 SOI(Silicon on insulator)晶片上，並使用離子植入方式 19.

(33) 摻雜 p 型和 n 型矽奈米線。其中提到其矽奈米線表面光滑如 VLS 的矽奈米線，因此估計κ值為 25 W/mk。使用 resistance temperature detector (RTD)量得當元件溫差為 70 k 時，開路電壓(Voc )為 1.5 mV，但實際上矽奈米線只有 0.12 K 的溫差，如圖 2-22，Seebeck 係數約為 29 V/K。當電壓操作在 0.75 V 與電流為 2 A 時，有最大功率為 1.5 nW，如圖 2-23。文中提到層層的電極與基板提高了界面熱阻，使得熱都消耗在界面之間，因此若能將超薄的熱電元件直接整合在晶片之中，將能省去這些熱阻提高熱電效率[63]。. 圖 2-22 溫差與開路電壓關係圖[63]. 圖 2-23 電流與功率關係圖[63]. 本研究使用金屬輔助無電蝕刻方式製作矽奈米線，捨去設備昂貴且製作複雜的深紫外光微影術，不僅僅矽奈米線密度遠高於深紫外光微影術製作出來的，且長度幾十m 以上也遠長於 DUV 技術圖 2-25(f) 約 1~2 m，並且離子植入方式也若要植入幾十m 長的奈米線，其均勻度與植入深度都有一定的困難度。而文獻中提到較長矽奈米線有較低的熱傳導率[64]，有助於提升熱電優值。且文獻 DUV 技術製程出的矽奈米線也比無電蝕刻的矽奈米線還光滑，光滑的矽奈米線熱傳導率也較大[58,63,65]，由 ZT 值公式得知熱傳導率上升會使 ZT 值下降，使熱電性質變差。且圖 2-24(d)其電極只有表面接觸並不是完整接觸，因此本實驗期望研究矽奈米線陣列的垂直轉移技術，能改進此項缺點。 20.

(34) 圖 2-24 矽奈米線熱電材料製程流程圖與 SEM 圖[63]. 根據以上文獻指出，藉由調整矽奈米線的線徑、摻雜濃度、摻雜矽的同位素、晶格方向或表面改造，可以有效地大幅度降低熱的傳導率卻不影響 Seebeck 係數或導電率。矽奈米線不僅僅有實驗結果證明 ZT 值已經接近 1，也有理論計算推估 ZT 值有望可以超過 2 甚至到達 2.5。矽奈米線非常有潛力成為高效率、高產能的熱電材料且可以整合至半導體製程。若矽奈米線陣列的垂直轉移技術能夠持續研究發展，將更有助於製成元件應用至各項產業，結合綠色能源、光電、生醫產業，用於廣大的民生產品。. 21.

(35) 2-5 熱傳導量測 2-5-1 三倍頻法(3ω method) 物體的熱傳導係數在熱傳學中是用 Fourier’s law 計算求得，使用 Fourier’s law 又必須知道兩個端點的溫度值。因此 Cahill [66]提出可以直接量測熱傳導薄膜的理論，利用細長金屬導線沉積於薄膜之上，提供週期性正弦波，輸入交流電訊號使試片產生 2ω 的頻率的溫度變化，相之對應的是 2ω 的頻率的電阻變化，最後會產生 3ω 的頻率的電壓變化。3ω method 的方式需要提供穩定的熱源，以求結果的準確性，示意圖如圖 2-25。假設薄膜與基板之間的溫度變化為 ΔTfilm，且設備量得金屬導線的溫度變化為 ΔTheat，因此兩者相減即可得知薄膜兩介面的溫度差，P 為加熱功率， κ 為熱傳導係數，A 為熱傳之截面積，Δx 為兩點之間的距離，利用 Fourier’s law: P = κAΔT/Δx. (2-8). 而 b 為加熱金屬線線寬的一半，d 為薄膜厚度，L 為金屬線長度。因此即可求得熱傳導係數為: . Pd 2b  L(Theat - Tfilm ). (2-9). 圖 2-25 3ω method 量測示意圖 22.

(36) 2-5-2 平行線法 1987 年 Swartz [67]最早使用平行線法量測不同材料的界面之間的邊界熱阻。而 Goodson [68]針對 Swartz 的研究所使用金屬線的排列方式，進行數學分析並量測介電薄膜。此方法適用量測的熱傳導係數範圍約 0~20 W / m  K ，薄膜厚度約為 50 nm ~ 2 m。. 假設在基板上沉積一條金屬線的加熱源，此金屬線的長寬比要非常大。藉由數值分析模擬觀察，若將此模型看成一個二維的熱傳導模式，可以得到一結果：若以加熱源的正中心為原點，在徑向距離( r )的範圍內( r1 < r <r2 )，其溫度的分布為完美的半圓型狀，且基板邊界條件的改變也不會造成影響。在這範圍( r1 < r <r2 )內，其熱傳行為皆符合一維圓柱座標的熱傳導方程式：. R. ln(r2 / r1 ) 2k s L. (2-10). 其中 R 為熱阻、 k s 為基板熱傳導係數，r2 和 r1 為範圍內橫軸方向上的距離。而平行線法的金屬線結構是將兩條金屬線平行沉積在待測的薄膜之上，將其中一條定義為熱源金屬線，另一條為感測溫度金屬線，量測原理示意圖如圖 2-27。在熱源金屬線通入定電流(I)，則可以利用熱源金屬線本身的溫度等於待測薄膜上的溫度，求出待測薄膜的溫度。而此溫度 Tav-f 可以利用金屬線本身溫度和電阻的關係式求出，並利用 Q=I2 R 算出熱源金屬線所產生的熱量。同樣地，感測溫度金屬線的溫度也可以利用金屬線的溫度與電阻關係式求出。而在 x=r，因為垂直方向的熱通量幾乎為零，因此 Ts=Tf，再利用圓柱座標熱阻公式 2-10 式，求得薄膜另一測溫度 Tav-s。最後代入傅立葉熱傳導定律 Q  k f  A . Tav f  Tav s t. ，即可求出待測薄膜的熱傳導係數[19]。. 23.

(37) 圖 2-26 平行線法量測原理示意圖[19]. 比起薄膜的結構，奈米線陣列結構的熱傳導係數，在量測上顯得又更為困難。而三倍頻法(3 omega method) 所擷取的數據，只有在某一段特定的頻率範圍之內，才會得到合理的趨勢，因此在判斷上容易造成數據上的誤差。由於本實驗的矽奈米線陣列沒有相關公式，可以直接推導求得熱傳導係數，因此藉由平行線法的金屬線結構，設計三線式的金屬線，可以更精確求出熱阻的比例，搭配計算模擬並考慮聚合物與矽的界面熱阻，以提高模擬的準確定，最後經由模擬與量測比對出矽奈米線陣列的熱傳導係數。. 24.

(38) 第三章實驗方法與步驟 3-1 實驗流程規劃首先使用薄化過的矽晶圓，其厚度為 100 m~200 m。接著調配蝕刻溶液，設計實驗裝置，然後進行金屬輔助無電蝕刻，找出蝕刻溶液與矽奈米線線長的最佳參數。然後調製聚合物溶液並利用不同方式將聚合物填入矽奈米線陣列之中。再利用鉻當蝕刻終止層，進行矽奈米線陣列垂直轉移技術開發。接著研究分析矽奈米線陣列的熱傳導係數，目前奈米線陣列的熱傳性質，量測上的困難度高也不易分析，因此藉助模擬理論，並同時設計實驗量測相關參數，並量測出聚合物與矽的介面熱阻，將大大提升模擬分析矽奈米線陣列熱傳導係數的準確度。實驗規劃流程圖如圖 3-1，本實驗所使用相關藥品，如表 3-1。 Wafer Thining. Wafer Cleaning. Etching for SiNWs. Filled with polymer Vertical Transfer of SiNWs. Pattern of SiNWs. Simulation of Thermal conductivity of SiNWS. 圖 3-1 實驗流程圖 25. Measurement of Thermal conductivity of SiNWs.

(39) 表 3-1 使用化學藥品項目 Chemical. Grade. manufacturer. HF. 50 %. ACROS ORGANICS. AgNO3. 99.80 %. ECHO CHEMICAL. H2SO4. 99.90%. J. T. BAKER. HNO3. 60~61%. SHOWA. H2 O2. 35%. SHOWA. ACETONE. 95 %. ECHO CHEMICAL. Isopropyl Alcohol. 99.8%. TEDIA. Poly(ethylene glycol) diacrylate. SIGMA-ALDRICH. Tetra(ethylene glycol) diacrylate. SIGMA-ALDRICH. Ethylene carbonate. ACROS ORGANICS. 26.

(40) 3-2 實驗步驟 3-2-1 晶圓薄化準備單面拋光且電阻為 1-5 ohm 的四吋矽晶圓，在正面的表面覆蓋上電子級膠膜(blue tape)，以防止薄化過程中進水或化學溶液傷害晶圓。接著進行晶圓薄化製程，先利用研磨方式將晶圓磨至 150 m-200 m 左右，接著利用化學機械研磨(chemical mechanical polishing, CMP)和化學蝕刻方式將晶圓薄化至所需參數 100 m、200 m。由於薄化製程涵蓋許多技術原理與機器設備，因此請昇陽國際半導體公司協助。. 3-2-2 試片清洗首先將矽基板放入裝有丙酮之容器，用超音波震盪器清洗矽基板上之油脂、有機物質等等，時間約為 20 分鐘，接著用去離子水配合超音波震盪快速清洗去除殘留之丙酮，再用異丙醇清洗約 20 分鐘，接著一樣用去離子水清洗殘留之異丙醇，最後用氮氣吹乾。基板清洗完畢之後將矽基板放入硫酸加雙氧水(體積 3:1 )溶液中，靜置十分鐘，由於硫酸混合雙氧水會產生放熱反應，溶液溫度會上升至 90 C 以上，目的在於清除基板表面上的有機物質，接著再以 BOE 去除矽基板的原生氧化層，因此矽基板表面會形成疏水性質，以方便接下來的蝕刻步驟能製備出均勻的矽奈米線。. 3-2-3 金屬輔助無電蝕刻製備矽奈米線陣列首先準備蝕刻溶液，蝕刻溶液的成份是主要是由氫氟酸(HF)和硝酸銀 (AgNO3)所組成的水溶液，一般氫氟酸的濃度為 5 M，硝酸銀的濃度為 0.02M，由此兩種化學溶液進行矽奈米線的無電鍍蝕刻。將處理清潔過後的矽基材放入蝕刻溶液中，此實驗在矽奈米線的蝕刻過 27.

(41) 程中，隔水加熱持溫 55 °C，分別在不同的時間下進行，控制蝕刻時間藉以控制奈米線長短，待時間結束後取出矽基板，接著以去離水沖洗，再將基板放入稀釋的硝酸中，靜置 2 至 3 分鐘，目的為去除表面上銀離子樹枝狀的沉積物，以去離子水再沖洗一次且以氮氣吹乾，即可得到表面為黑褐色或黑色的矽奈米線陣列。實驗裝置圖如圖 3-2 所示。. 圖 3-2 金屬輔助無電蝕刻實驗裝置圖. 3-2-4 聚合物的製備與填入為了加強矽奈米線陣列的機械性質與防止漏電流，因此填入不導電的聚合物(polymer)材料，希望聚合物溶液能均勻填入與完整包覆矽奈米線陣列。因此適用的聚合物材料有下列幾項考慮因素：(1)不導電；(2)在常溫下為液態，黏稠度不宜太高，以方便填入高密度的矽奈米線陣列；(3)可以使用非接觸式固化，例如加溫或光照；(4)去除容易。在此選擇使用的聚合物材料為 Poly(ethylene glycol) diacrylate (PEGDA)、Tetra(ethylene glycol) diacrylate (TEGDA)、Ethylene carbonate (EC)調配而成，此材料符合前三項條件。將 PEGDA 和 TEGDA 加入 EC 之中，均勻攪拌一小時後，放入真空烘箱去除水氣，即獲得澄清溶液，將此聚合物溶液填入矽奈米線陣列之中，加溫至 165 ℃可使聚合物溶液凝固。在此使用兩種方式填入聚合物，其中一種為沉 28.

(42) 浸法，將試片放入聚合物溶液中，利用攪拌的方式填入，另一種為滴入法，直接用定量滴管將溶液滴入試片中，實驗裝置圖如圖 3-3 與 3-4。. 圖 3-3 沉浸法填充. 圖 3-4 滴入法填充. 29.

(43) 3-2-5 矽奈米陣列垂直轉移本研究利用了兩種方式，為了讓矽奈米線能脫離本身底部的塊材，使奈米線的兩端能與電極作良好的結合，因此同時使用了濕式蝕刻與乾式蝕刻兩種方式，使矽奈米線能夠垂直轉移至其他基材。濕式蝕刻為金屬輔助無電蝕刻法，並使用鉻(Cr)當蝕刻阻擋層。而乾式蝕刻為使用感應耦合電漿離子蝕刻技術(Inductively Coupled Plasma Reactive Ion Etch, ICP RIE)。. 3-2-6 量測聚合物的熱傳導係數與介面熱阻兩個不同性質的界面上存在著界面熱阻(interfacial thermal resistance)，界面熱阻的存在會影響整個物質的熱傳導率，尤其當尺寸縮到微奈米等級時，尺度效應對界面熱阻的影響也就越來越明顯。界面熱阻在熱傳性質的研究上重要且不可忽略，尤其是在探討微奈米結構的熱傳問題。因此在模擬分析時，將考慮矽與聚合物之間的界面熱阻與聚合物的熱傳性質，將大幅提升模擬的準確度，所以規劃了聚合物的熱傳與界面熱阻的量測。. 3-2-7 模擬分析與量測矽奈米線陣列熱流分析管理軟體 ANSYS Icepak 來輔助模擬矽奈米線陣列熱傳導係數的研究。利用模擬分析預測矽奈米線熱傳導係數 xy 方向與 z 方向的關係式，並建立矽奈米線陣列的量測模型，可以求出熱阻與距離的關係式。最後設計實驗量測矽奈米陣列的熱傳性質，藉由實際實驗量測的溫差推算熱阻，可以求出正確的 kz，再經由熱傳導係數 xy 方向與 z 方向的關係式，得到 xy 方向的熱傳導係數，再比對 kz 與矽熱傳導係數的關係式，即可以得到矽奈米陣列的熱傳導係數。. 30.

(44) 3-3 使用儀器與設備本實驗主要使用到的技術有黃光微影製程、濕式蝕刻製程、乾式蝕刻製程和物理氣相沉積製程如蒸鍍，以及熱傳導係數量測相關技術。用掃描式電子顯微鏡、原子力顯微鏡觀察試片的外觀結構與表面形貌。熱傳特性量測由工業技術研究院電子與光電研究所提供。. 3-3-1 掃描式電子顯微鏡使用型號 JEOL JSM-6360LV 掃描式電子顯微鏡，進行矽奈米線陣列表面形貌的觀察。藉此判斷矽奈米線線長與蝕刻溶液濃度的關係做比較，期望得到最佳參數，設備如圖 3-5。. 3-3-2 感應耦合電漿離子蝕刻感應耦合電漿離子蝕刻為目前做矽深蝕刻最主要的技術之一，其利用電將進行乾式蝕刻，有良好的非等向性蝕刻特性，可以製作出高深寬比的單晶矽結構，在微機電製程有良好的應用。在本實驗中用來當作蝕刻矽塊材，使矽奈米線陣列顯露出來。. 3-3-3 蒸鍍金屬沉積製程蒸鍍機利用高度真空的環境，將金屬材料加熱至汽化昇華，藉此使金屬附著在基板的表面上，本實驗所使用到的金屬材料有鉻與銅，將利用此製程來製作電極，如圖 3-6。. 31.

(45) 圖 3-5 掃描式電子顯微鏡. 圖 3-6 蒸鍍機. 32.

(46) 第四章製備與垂直轉移矽奈米線技術開發本研究使用金屬輔助無電鍍蝕刻方式製備矽奈米線陣列，使用不同蝕刻溶液配合不同的時間與濃度，還有嘗試兩階段的蝕刻方式，希望製備均勻且長度 100 m 以上的矽奈米線並尋找最佳化的參數。製備出的矽奈米線可應用於矽奈米線的垂直轉移技術的開發。並在陣列中填入聚合物，為了在陣列式的奈米線中方便鍍上電極且增加整體元件的機械性質，因此希望聚合物能均勻且完整包覆住矽奈米線，並且圖案化蝕刻矽奈米線陣列。. 4-1 不同濃度對矽奈米線形貌的影響蝕刻溶液的成份主要是由氫氟酸(HF)和硝酸銀(AgNO3)所組成的水溶液，氫氟酸的濃度為 5 M，硝酸銀的濃度為 0.02 M，由此兩種化學溶液進行矽奈米線的無電鍍蝕刻。將處理清洗潔淨後的矽基材放入蝕刻溶液中，此實驗在蝕刻矽奈米線的過程中，隔水加熱持溫 50 ºC，分別進行 10~60 分鐘共六次，每次間隔十分鐘，待時間結束後取出矽基板，接著以去離水沖洗，再將基板放入稀釋的硝酸中，靜置 2 至 3 分鐘，目的為去除表面上銀原子樹枝狀的沉積物，稀釋後硝酸的濃度可以控制去除銀原子沉澱物的快慢，以去離水再沖洗一次且以氮氣吹乾，即可得到表面為黑褐色或黑色的矽奈米線陣列。如 SEM 圖 4-1(a)~4-1(f)，蝕刻時間從 10~60 分鐘，間隔十分鐘，所獲得之矽奈米線線長最長為 40 m，蝕刻時間與奈米線長度的關係圖，如圖 4-2。為了得到更好的長寬比，因此改變蝕刻溶液的濃度，當氫氟酸的濃度為 6.8 M，硝酸銀的濃度為 0.027 M 時，蝕刻時間為 3 小時。矽奈米線的剖面圖外觀形貌如 SEM 圖 4-3(a)，奈米線長度最長約為 250~260 m，可以看出奈米線各有長短密度不均勻。由 SEM 上視圖可以看出，矽奈米線陣列稀疏零落，如圖 4-3(b)，推測 HF 濃度較高，氧化還原反應較為劇烈。因此稍微 33.

(47) 降低溶液濃度，使得氫氟酸的濃度為 5.8 M，硝酸銀的濃度為 0.023 M 時，蝕刻時間為 2 小時，矽奈米線長度最長約為 80 m，矽奈米線的剖面圖外觀形貌如圖 4-4，依舊可以看出奈米線的密度不均，推測是化學反應較為激烈，造成奈米線不均的現象。當氫氟酸的濃度為 6 M，硝酸銀的濃度為 0.026 M 時，蝕刻時間分別為 1 小時、1 小時 20 分鐘、2 小時，分別可以得到奈米線長度約為 100 m、130 m、210 m，如圖 4-5~4-7，從剖面圖來看，矽奈米線陣列均勻且長度一致，但從上視圖來看，矽奈米線有叢聚的現象，也可以發現蝕刻時間較短的在單位面積內，矽奈米線的數量密度較高。因此最佳參數為氫氟酸 6 M、硝酸銀 0.026 M，可以得到均勻也長度長達 200 m 以上，本研究不同濃度的蝕刻時間與線長關係比較如圖 4-2。而文獻 Chen 等人研究，2 小時矽奈米線長度約為 100 m，而線長 200 m 至少需要 4 個半小時以上[64]，因此本實驗在蝕刻同等長度的矽奈米線上較為省時。由以上實驗，可以得到一些經驗的歸納，時間與奈米線的長度不成正比，蝕刻時間拉長時，奈米線不一定會越長。因為有可能析出的銀原子太多，包覆住整個試片，使蝕刻溶液不容易進入產生反應，亦或反應時間太久，反應物消耗殆盡；而時間、蝕刻溶液濃度、溫度、蝕刻的面積，都有可能影響矽奈米線的線長、外觀形貌、線徑粗細與密度均勻性，因此掌控最佳化參數才能得到均勻的矽奈米線陣列。根據文獻指出的金屬輔助無電蝕刻矽奈米線的原理[69]，氧化還原反應正在進行的時候，當銀離子還原成銀原子析出時，矽會氧化形成二氧化矽，此時扮演氧化劑的角色就不一定要是氫氟酸(HF)，也可以是其他的氧化劑，因此使用了強氧化劑過氧化氫(H2O2)。當氫氟酸的濃度為 5 M，H2O2 的濃度為 0.12 M 時，由 SEM 圖可以看出，蝕刻區域非常凌亂，如圖 4-8。當降低蝕刻濃度 H2O2 的濃度為 0.08 M 時，可以得到較為整齊的矽奈米線陣列。如 34.

(48) 圖 4-9。由於過氧化氫為強氧化劑，在反應過程中較為激列且氣泡生成很快，因此濃度不可以太高。. (a). (b). (c). (d). (e). (f). 圖 4-1 HF [5 M]和 AgNO3 [0.02 M]蝕刻時間為：(a)10 分鐘；(b)20 分鐘；(c)30 分鐘；(d)40 分鐘；(e)50 分鐘；(f)60 分鐘. 35.

(49) 250. Length (10-6m). HF[5M], AgNO3[0.02M]. 200 HF[6M], AgNO3[0.026M]. 150 100 50 0 0. 20. 40. 60. 80. 100. Etching time (min) 圖 4-2 蝕刻時間與奈米線線長關係圖. 36. 120.

(50) (a). (b). 圖 4-3 HF [6.8 M] 和 AgNO3 [0.027 M] 蝕刻時間為 3 小時：(a)SEM 剖面圖； (b)SEM 上視圖. 37.

(51) (a). (b). 圖 4-4 HF [5.8 M] 和 AgNO3 [0.023 M] 蝕刻時間為 2 小時：(a)SEM 剖面圖； (b)傾斜一角度 SEM 圖. 38.

(52) (a). (b). 圖 4-5 HF [6 M] 和 AgNO3 [0.026 M] 蝕刻時間為 1 小時：(a)SEM 剖面圖； (b)SEM 上視圖. 39.

(53) (a). (b). 圖 4-6 HF [6 M] 和 AgNO3 [0.026 M] 蝕刻時間為 1 小時 20 分鐘：(a)SEM 剖面圖；(b)SEM 上視圖. 40.

(54) (a). (b). 圖 4-7 HF [6 M] 和 AgNO3 [0.026 M] 蝕刻時間為 2 小時：(a)SEM 剖面圖； (b)SEM 上視圖. 41.

(55) (a). (b). 圖 4-8 HF [5 M] 和 H2O2 [0.12 M] 蝕刻時間為 30 分鐘：(a)SEM 剖面圖； (b)SEM 上視圖. 42.

(56) (a). (b). 圖 4-9 HF [5 M] 和 H2O2 [0.12 M] 蝕刻時間為 30 分鐘：(a)SEM 剖面圖； (b)SEM 上視圖. 43.

(57) 4-2 聚合物的製備與填充本研究在此所選用的聚合物材料為 Poly(ethylene glycol) diacrylate (PEGDA)、Tetra(ethylene glycol) diacrylate (TEGDA)與 Ethylene carbonate (EC) 等三種化學材料。PEGDA 一般保存在 4℃冰箱冷藏下為白色固體，在使用前必須退冰一小時，EC 在室溫下也是結晶固體，須先加熱使之融化。在製備聚合物溶液的過程中，先將各 5 ml 的 PEGDA 與 TEGDA 等量均勻混合，然後再將 PEGDA 和 TEGDA 的混合溶液加入 EC 之中，利用磁石均勻攪拌一小時，使之不凝固變稠，然後放入真空烘箱去除水氣，即獲得澄清透明無色溶液[70]。在製備完成聚合物溶液之後，一開始先嘗試了旋轉塗佈(spin coating)的方式填充矽奈米線陣列，第一步先利用低轉速使聚合物溶液能均勻散開分布於陣列之中，接著再使用高轉速將多餘的溶液甩掉，最後將填入聚合物的奈米線陣列試片放入 165 ℃烤箱烘乾去除水氣，並使聚合物溶液固化。旋轉塗佈參數如第一階段使用 3000 rpm 進行了 10 秒，第二階段高轉速為 4000 rpm 同樣 10 秒，由 SEM 圖發現奈米線之間的頂部和底部皆有聚合物，如圖 4-10(a)，未塗佈之前 SEM 圖如圖 4-10(b)，但叢聚之間並無聚合物，推測為毛細現象使聚合物溶液留在奈米線之間，但黏稠度似水的聚合物溶液因轉速過快而被甩掉。因此接下來降低了轉速並只用一個階段旋轉塗佈，使用 1200 rpm 進行了 10 秒，結果如 SEM 圖 4-11(a)，未塗佈之前 SEM 圖如圖 4-11(b)，結果同樣為只有奈米線之間填有聚合物。接著又降低了轉速為 500 rpm，並反覆進行了 5 次旋轉塗佈，送進烤箱烤乾 165℃十分鐘，再旋轉塗佈 3 次，再烤乾十分鐘，結果如 SEM 圖 4-12(a)，填充效果並無顯著提升。推測為聚合物的黏稠度太低，旋轉塗佈的離心力使之無法留住。接著試著將蝕刻過後的試片浸入裝有聚合物溶液的容器並利用磁石攪拌，結果如圖 4-18，可以由圖觀察發現奈米線與叢聚之間皆有聚合物填入， 44.

(58) 但卻沒有填滿，由上視圖可以清楚看到有透明聚合物將矽奈米線包覆住。不過此方式容易造成試片底部留有聚合物不好處理。因此嘗試使用定量滴管每次吸取 0.5~3 L，利用毛細管現象將聚合物溶液滴入進矽奈米線陣列，加入的量依試片的大小不同而有所變化，並同時加溫使聚合物固化，如圖 4-19。由圖可以發現聚合物均勻地填入矽奈米線陣列之中，可以看出完全填滿。而且高度一致，頂端多餘的奈米線可以利用研磨磨平，以方便鍍上電極。 (a). (b). 圖 4-10 1st 3000 rpm & 2nd 4000 rpm：(a)SEM 剖面圖； (b)未旋塗之前 SEM 圖. 45.

(59) (a). (b). 圖 4-11 1200 rpm：(a)SEM 剖面圖；(b)未塗佈之前. 46.

(60) (a). (b). 圖 4-12 500 rpm 5 次考乾再重複 3 次：(a)SEM 剖面圖；(b)未蝕刻之前. 47.

(61) (a). (b). 圖 4-13 浸入法填充：(a)SEM 剖面圖；(b)SEM 上視圖. 48.

(62) 圖 4-14 滴入法填充：(a)SEM 剖面圖；(b)SEM 上視圖. 49.

(63) 4-3 矽奈米線陣列垂直轉移技術 4-3-1 矽奈米陣列垂直轉移矽奈米線陣列垂直轉移流程圖如圖 4-15，流程(1)先使用金屬輔助無電蝕刻法製備矽奈米線陣列，(a)在厚度為 100 m 矽基材的拋光面蝕刻矽奈米線長約 50 m，(b)然後再填充聚合物，其 SEM 圖如圖 4-16。(c)再利用光阻當遮罩，(d)最後使用感應耦合電漿離子蝕刻技術(Inductively Coupled Plasma Reactive Ion Etch, ICP RIE)，在矽基材的背面蝕刻 1 小時，其深度大約為 50 m，蝕刻的面積約為 0.7 mm2。由於矽和聚合物的蝕刻選擇比夠大，因此將蝕刻的時間拉長，使得矽奈米線陣列可以完整顯露出來，如圖 4-17(a)。可以看出矽奈米線的根部仍填有聚合物如圖 4-17(b)。將試片剖面觀察試片，發現聚合物確實發揮了提高矽奈米線陣列機械性質的作用，使得在矽奈米線陣列在失去了底部的支撐卻不會因此而崩解，成功地將底部的矽基材去除，且留下完整的矽奈米線陣列，如圖 4-18(a)、4-18(b)。而圖 4-19(a)、4-19(b)矽奈米線陣列因為沾黏到拍攝 SEM 所需的銅膠帶而有些變形。而 ICP RIE 蝕刻的面積可由蝕刻的時間所控制，蝕刻愈大的面積與愈深的寬度，所需的時間也就越長由於如果需要大面積的矽奈米線陣列時，將 ICP RIE 的蝕刻面積提高到 1 cm2 且蝕刻深度為 50 m 時，其蝕刻時間至少 3 小時以上，此方式將耗時費工且不符合經濟效益。而且如果要鍍上電極，50 m 的深度勢必要使用電鍍法進行金屬沉積，也是相當耗時費工。但也可以結合 TSV (through-silicon via)封裝技術，製作成 3D IC。圖 4-15 流程(2)，根據文獻[71]提到金屬鉻(Cr)能阻擋 HF 的蝕刻，因此想到了利用蝕刻終止的方式，(a)準備厚度為 200 m 的矽基材，利用蒸鍍機在試片的背面鍍上一層鉻，其厚度約為 80 nm。(b)再配合蝕刻溶液氫氟酸 6 M，硝酸銀 0.026 M，在 55 ℃的熱水中進行 1 小時 55 分鐘的金屬輔助無電 50.

(64) 蝕刻。蝕刻時間為 1 小時 50 分鐘時，矽奈米線長度可達 200 m，因此延長了蝕刻時間至 1 小時 55 分鐘，其 SEM 剖面圖如圖 4-20(a)、4-20(b)其長度約為 200 m，(c)可發現矽塊材全部變成矽奈米線，證明了鉻的確扮演了蝕刻終止層的角色，避免 HF 蝕刻穿透整個矽塊材，使矽塊材崩解在蝕刻溶液之中。圖 4-21 為試片底部，由圖可以發現並無矽塊材留下。因此矽奈米線陣列已經成功獨立出來，且試片底部已經有金屬鉻，適合直接接上電極或轉移至其他基板上做應用。 4-3-2 矽奈米陣列圖案化成功將矽奈米線陣列垂直轉移之後，利用鉻當蝕刻遮罩，將矽奈米線陣列進行圖案化，如圖 4-22。所使用蝕刻溶液濃度為 HF(5 M)，H2O2(0.8 M)，由於使用硝酸銀會長出銀的樹枝狀結構，會破壞蝕刻遮罩，因此使用過氧化氫當氧化劑，希望未來可以應用於熱電材料上，p-n 對的圖案化。. 圖 4-15 垂直轉移 SiNWs 流程圖 51.

(65) (a). (b). 圖 4-16 ICP RIE 之前，聚合物填充過後：(a)SEM 剖面圖； (b)傾斜一角度 SEM 圖. 52.

(66) (a). (b). 圖 4-17 使用 ICP RIE 蝕刻之後的試片背面：(a)SEM 上視圖； (b)局部放大 SEM 圖. 53.

(67) (a). (b). 圖 4-18 ICP RIE：(a)2000 倍 SEM 圖；(b)5000 倍 SEM 圖. 54.