具輔助預測電路之逐漸趨近式類比數位轉換器及其方法

(1)

【11】證書號數：I454064

【45】公告日：中華民國 103 (2014) 年 09 月 21 日【51】Int. Cl.： H03M1/18 (2006.01)

發明　　　　　全 8 頁　【54】名　　稱：具輔助預測電路之逐漸趨近式類比數位轉換器及其方法

SUCCESSIVE APPROXIMATION ANALOG-TO-DIGITAL CONVERTER HAVING AUXILIARY PREDICTION CIRCUIT AND METHOD THEREOF 【21】申請案號：099144331 【22】申請日：中華民國 99 (2010) 年 12 月 16 日【11】公開編號：201228244 【43】公開日期：中華民國 101 (2012) 年 07 月 01 日【72】發明人：張順志 (TW) CHANG, SOON JYH；劉純成 (TW) LIU, CHUN CHENG；黃冠

穎 (TW) HUANG, GUAN YING

【71】申請人：國立成功大學 NATIONAL CHENG KUNG

UNIVERSITY 臺南市東區大學路 1 號【74】代理人：蔡清福【56】參考文獻： TW 201015870A TW 201036339A1 US 2009/0135041A1 TW 201027928A1 EP 2053748A1 US 2009/0167587A1 審查人員：潘耿儀 [57]申請專利範圍 1.　一種逐漸趨近式類比數位之轉換器，包含：一電容陣列，具自一最高有效位元(MSB)至一最低有效位元(LSB)之複數個位元，其中各該位元上連接至少一具一第一端與一第二端之電容，該第一端連接於一輸入訊號之一正輸入端或一負輸入端，且該第二端切換連接於一第一參考電壓源與一第二參考電壓源，以分別接收一第一參考電壓或一第二參考電壓；一第一比較器，接收一可調變的第三參考電壓與連接該正輸入端，其中當逐一調整自該 MSB 至該 LSB 的一預定數目之各該位元之一電位水準，且該正、負輸入端間之一電壓差大於該第三參考電壓時，切換該被調整之位元上該至少一電容之該第二端的一連接；以及一第二比較器，接收該第三參考電壓與連接該負輸入端，其中當逐一調整該預定數目之各該位元之該電位水準，且該電壓差小於該第三參考電壓之一負值時，切換該被調整之位元上該至少一電容之該第二端的一連接。 2.　如申請專利範圍第 1 項所述之轉換器更包括一第一與一第二升壓開關(bootstrapped switch)、一數位控制電路、一錯誤校正電路、一連接該正、負輸入端之第三比較器與一副數位類比轉換器(Sub-DAC)，其中該輸入訊號為一差動訊號，該第一與該第二升壓開關分別連接於該正、負輸入端與該第三比較器之間，用於讓該差動訊號完全通過該正、負輸入端；該第三比較器用於調整該預定數目以外的其餘各該位元之一電位水準；該 Sub-DAC 產生該可調變的第三參考電壓；該數位控制電路及該錯誤校正電路連接於該第一、該第二與該第三比較器和該 Sub-DAC，且產生與該輸入訊號相匹配之一數位碼。 3.　如申請專利範圍第 2 項所述之轉換器，其中該第三比較器之一比較結果及一二元搜索演算法被用以調整該預定數目以外的其餘各該位元之該電位水準，以產生該數位碼，且當該比較結果產生後，即將該第三參考電壓調整為一現有值的二分之一，直至該預定數目之各該位元均各被調整一次後，即將該第三參考電壓恢復為一初始值。

(2)

4.　如申請專利範圍第 1 項所述之轉換器，其中該預定數目為 K，K 為一整數，K 小於等於 N，N 為該轉換器之一輸出位元數，且該第一至該第 K 位元均各包括四個等值之電容。 5.　如申請專利範圍第 4 項所述之轉換器更包括 K 個三位元的全加器，其中各該全加器用於產生該第一至該第 K+1 位元之至少一數位碼，當計算該第 K+1 輸出位元時，該第 K 全加器使該第一比較器之一第一輸出訊號、與該第二比較器之一第二輸出訊號之一反相值、以及該第 K+1 位元之一第三輸出訊號相加以產生該第 K+1 位元之該數位碼。當計算該第 K 輸出位元時，該第 K-1 全加器使該第一比較器之一第一輸出訊號、與該第二比較器之一第二輸出訊號之一反相值、以及該第 K 全加器之進位訊號相加以產生該第 K 位元之該數位碼，如此重覆至，當計算該第二輸出位元時，該第一全加器使該第一比較器之一第一輸出訊號、與該第二比較器之一第二輸出訊號之一反相值、以及該第二全加器之進位訊號相加以產生該第二位元之該數位碼，且該第一全加器之進位訊號即為第一位元之該數位碼。 6.　一種逐漸趨近式類比數位之轉換器，包含：一電容陣列，具複數位元，其中各該位元連接至少一具一第一端與一第二端之電容，該第一端接收一輸入訊號，且該第二端選擇性接收一第一參考電壓或一第二參考電壓；以及一第一比較器，接收一可調變的第三參考電壓與該輸入訊號所產生之一第一電壓值，其中當該第一電壓值大於該第三參考電壓時，執行電容陣列之各該電容之該第二端的一連接之切換。 7.　如申請專利範圍第 6 項所述之轉換器更包括一第二比較器，接收該可調變的第三參考電壓與該輸入訊號所產生之一第二電壓值，其中當該第二電壓值大於該第三參考電壓時，執行電容陣列之各該電容之該第二端的一連接之切換。 8.　一種調整一逐漸趨近式類比數位轉換器之方法，包含下列之步驟：提供複數位元，其中各該位元連接至少一具一第一端與一第二端之一電容，該第一端接收一輸入訊號，且該第二端選擇性接收一第一參考電壓或一第二參考電壓；比較該輸入訊號所產生之一電壓值與一第三參考電壓；當該電壓值大於該第三參考電壓或小於該第三參考電壓之一負值時，執行各該電容之該第二端的一連接之切換；以及每當執行該電壓值與該第三參考電壓之比較後，調整該第三參考電壓。 9.　如申請專利範圍第 8 項所述之方法更包括一步驟：當執行該比較後，即將該第三參考電壓調整為一現有值的二分之一，直至一預定數目之各該位元均各被調整一次後，即將該第三參考電壓恢復為一初始值。 10. 如申請專利範圍第 8 項所述之方法，其中該輸入訊號為一差動訊號，該轉換器具有一正輸入端與一負輸入端以接收該差動訊號，該電壓值即為該正輸入端與該負輸入端間之一電壓差，且該轉換器用於產生與該差動訊號相匹配之一數位碼。圖式簡單說明

第一圖：其係顯示一依據傳統之 SAR ADC 與依據本發明構想之第一較佳實施例的 SAR ADC 之趨近示意圖；第二圖：其係顯示一依據本發明構想之第一較佳實施例的方法以避免不必要電容切換之概念示意圖；第三圖：其係顯示一依據本發明構想之第二較佳實施例的 SAR ADC 之電路圖；第四圖(a)至(d)：其係分別顯示一依據本發明構想之第二較佳實施例的維持共模電壓穩定之電容切換機制的範例；第五圖(a)與(b)：其係分別顯示一依據本發明構想之第一較佳實施例的可變視窗功能(variable window function)及 V_r 電壓變化之示意圖；第六圖(a)與 (b)：其係分別顯示一依據本發明構想之第二較佳實施例的 SAR ADC 之四個三位元加法器的運作原理與其數位校正邏輯的示意圖；第七圖(a)與(b)：其係分別顯示一依據傳統之 SAR ADC 與依據本發明構想之第一較佳實施例的 SAR ADC 之 DNL 的平均標準偏移之示意圖；以及第七圖(c)與(d)：其係分別顯示一依據傳統之 SAR ADC 與依據本發明構想之第一較佳實施例的 SAR ADC 之 INL 的平均標準偏移之示意圖。

(2)

(3)

(4)

-(4)

(5)

(6)

-(6)

(7)

(8)

-(8)