以堆疊式pHEMT架構設計L頻段低雜訊放大器

行政院國家科學委員會專題研究計畫 成果報告

以堆疊式 pHEMT 架構設計 L 頻段低雜訊放大器

計畫類別： 個別型計畫 計畫編號： NSC94-2622-E-009-003-CC3 執行期間： 94 年 05 月 01 日至 95 年 04 月 30 日 執行單位： 國立交通大學材料科學與工程學系(所) 計畫主持人： 張翼 報告類型： 精簡報告 處理方式： 本計畫為提升產業技術及人才培育研究計畫，不提供公開查詢

中 華 民 國 95 年 7 月 11 日

國科會補助提升產業技術及人才培育研究計畫成果精簡報告

學門領域：電機、電信(微波、通訊、網路、訊號處理)

計畫名稱：以堆疊式 pHEMT 架構設計 L 頻段低雜訊放大器

計畫編號：NSC 94-2622-E-009-003-CC3

執行期間：94 年 05 月 01 日 至 95 年 04 月 30 日

執行單位：國立交通大學材料科學與工程學系(所)

主 持 人：張翼

參與學生：

姓 名

年 級

(大學部、碩

士班、博士

班)

已發表論文或已申請之專利

(含大學部專題研究論文、碩博

士論文)

工作內容

褚立新

博士班

PHEMT 晶片製備、量

測及電路設計

合作企業簡介

合作企業名稱：垠旺精密股份有限公司

計畫聯絡人：王森露

資本額：新台幣 5,800 萬

產品簡介：微波同軸接頭，微波天線，微波同軸纜線組，GPS 主動天線

網址：www.inputoutput.com.tw 電話：02-29177528

研究摘要(500 字以內)：如所附精簡報告

人才培育成果說明：學習到微波元件應用及構裝之實務知識與經驗。

技術研發成果說明：利用汎用於 Ku 頻段之低雜訊 pHEMT 元件，設計並製作出

L 頻段低雜訊放大器組件，雜訊指數低於 0.53 dB, 且具良好駐波比與穩定性，

易於與其他微波零件，如濾波器、混波器與天線等直接串接整合。

技術特點說明：將汎用於 Ku 頻段之低雜訊 pHEMT 元件，於 L 頻段用堆疊式架

構配以源極電感回授及電感匹配電路， 同時得到低雜訊與良好駐波比特性。

可利用之產業及可開發之產品： GPS、SDARS 主動式接收天線及 Booster 等。

推廣及運用的價值：本項技術及相關衍生產品，每年可增加營收約台幣 200

萬。

以堆疊式pHEMT架構設計L頻段低雜訊放大器

NSC 94-2622-E-009-003-CC3 張 翼

edc@mail.nctu.edu.tw

國立交通大學材料科學與工程學系(所)

汎用於Ku頻段衛星電視接收LNB(Low Noise Down Block)中的假晶高速電子遷移率電晶體 (pHEMT)，具優越的雜訊指數特性，且因市場應用量大，具經濟規模的產量得使單位價格 極具競爭力。一般LNB用的低雜訊pHEMT 元件多用於4GHz 以上，於較低頻的L頻段，雖 具極低雜訊的優勢，但因先天不穩定及放大器駐波比不佳，鮮少被應用，而該頻段亦有衛 星信號接收的應用，如GPS與SDARS (Satellite Digital Audio Radio Service)等，需要性能良 好的低雜訊放大器。本報告是應用pHEMT元件，採用堆疊式電路架購，設計並實現L 頻段 低雜訊放大器並展示一些測試結果，於1.6GHz得到雜訊指數0.53 dB，折返損失優於12 dB 的良好特性。

1

低雜訊

pHEMT 元件佈局及一些相關製程技術

1•1 一些相關製程技術 低雜訊HEMT或HJFET的關鍵製程技術之一為閘極，先進微影製程可製出極細的閘 極，有效降低閘極與源極間的寄生電容( Cgs)，有利於提高轉導 (gm)(Transconductance)及益 於雜訊指數，但相對的極細閘極導體增大閘極電阻Rg，卻不利於雜訊指數，遂有T 型閘極 技術克服此問題，圖1為一典型T型閘極照片，小面積的底部降低Cgs, 較大截面積的頂部有 助降低Rg。此外電極導體交錯部分會採用空氣橋(Air Bridge)技術以減少寄生電容，圖2為 一空氣橋照片。此外每一段單位閘極寬度也不宜太大，除雜訊指數考慮外，過長的單位閘 極寬度(Unit Gate Width)會降低增益。關於寄生效應對特性的影響可參考 H. Fukui, “Design of Microwave GaAs MESFETs for Broad-Band Low Noise Amplifiers”, IEEE Trans. Microwave Theory and Techniques, Vol. 27, pp643-650, July,1979。

圖1 典型的T型閘極SEM照片 圖2 典型的空氣橋照片

1•2 低雜訊HEMT元件佈局

對雜訊指數與增益的影響，佈局亦需與製程密切配合。兩種佈局方式為低雜訊元件的廣泛 採用，其一為交指型如圖3所示，另一為Pi型閘極如圖4所示。為能應用到Ku頻段，單位閘 極寬度通常小於75um。為增加元件輸出功率，一折衷方法為並聯適當數目閘極。交指型現 行常採用元件單位閘極寬度為40 – 50 um，四個閘極並聯，總閘極寬度為160 – 200 um。元 件三個電極的金屬，有少數位置得交錯，就採用空氣橋(Air Bridge)技術，以減少寄生電容， 圖3(a)為源極與汲極交錯，圖3(b)為源極與閘極交錯。 圖3(a) 閘極交指式佈局，源極(Source)與汲極(Drain) 導體交錯 圖3(b) 閘極交指式佈局，源極(Source)與閘極 (Gate)導體交錯 圖4 Pi型閘極佈局 圖5 構裝內部打線與腳位示意圖

2 元件構裝

2•1 低雜訊元件Micro-X型式構裝 Micro-X 型式為現形微波頻低雜訊放大器的標準之一，四個焊接端子及導線架相戶垂 直，可有效減少寄生電容。依需求有陶磁與塑膠等選擇，即使是塑膠構裝，也不用射出成

型，而是用中空塑膠蓋覆蓋，為Air Cavity方式，以減少寄生效應。晶片黏著可用共融合金 (AuGe)或用成本較低的銀膠，打線通常為直徑0.7 – 1.0 mil 的金線，每個源極通常用兩條 線，如圖5所示。打線及導線架會產生寄生電感，Ls約0.1 nH, Lg約 0.6 nH, Ld 約0.6 nH。 完成構裝的尺寸參考圖6。

Millimeters Inches Min. Nom. Max. Min. Nom. Max. A 0.92 1.02 1.12 0.036 0.040 0.044 B 0.40 0.50 0.60 0.016 0.020 0.024 C 1.73 1.78 1.83 0.068 0.070 0.072 D 4.73 4.83 4.93 0.186 0.190 0.194 E 1.22 Max. 048 Max. F 0.071 0.100 0.152 0.0028 0.0040 0.0060 G 4.73 4.83 4.93 0.186 0.190 0.194 L 1.42 1.52 1.62 0.056 0.060 0.064

圖6: 70 mil Micro-X 構裝尺寸

3 L 頻段低雜訊放大器設計

目前普遍應用的各類微波元件中，pHEMT 具有最佳的雜訊指數特性。就 L 頻段觀察， 矽鍺電晶體(SiGe BJT)IC 配以外接匹配電感，且同時獲得良好駐波比獲得 1.5 dB 雜訊指數 表現[2]，而 pHEMT 有 0.5 dB 潛力。泛用低雜訊 pHEMT，其總閘極寬度通常在 160um 到 250um 範圍，設計頻率低於 2GHz 低雜訊放大器有兩個基本困難處，其一是不易兼顧最佳 雜訊指數與輸入端駐波比，再是穩定度，一些元件供應商甚至不提供2GHz 以下的射頻參 數。諸多實際電路是在穩定度，輸入端駐波比，雜訊指數與增益等項目的特性作取捨[4]， 但往往這些項目須同兼顧，雜訊指數對接收靈敏度相當重要，頻帶內或頻帶外的振盪對系 統會有不可預期的影響，至於不良的端口駐波比，除了會增加放大器本身特性量測的不準 確度，也會增加系統整合特性的變異性，此外更會惡化與其相聯濾波器的性能，因pHEMT 元件在L 頻段增益相當高，是較能作取捨犧牲的項目。 3•1 pHMT 低雜訊放大器匹配電路分析 簡化的低雜訊pHEMT 共源極等效電路，其輸入端主要是電阻 Rg 與電容 Cgs 串聯， Rg 通常小於 10 Ohm，Cgs 約在 0.1 pF 等級，在 L 頻段，Cgs 的阻抗值非常高，在史密斯 圖上， 其阻抗距離 50 Ohm 非常遠，一般慣用的阻抗匹配會利用源極電感回授[3,4,5,7]，可 補償部份輸入端因Cgs 產生過大的阻抗，也可增加有效輸入電阻，輸入阻抗往Γopt 的共軛 點(Complex Conjugate)趨近，極有助阻抗匹配。根據 Nyquist 理論，理想的源極電感不會增 加雜訊指數，此外Γopt 也不會有明顯變動，故源極電感回授具有相當多優點。負面作用有 因負回授約降低數分貝(dB)功率增益，另一影響是會增大 S21，可能招致 pHEMT 放大器產

生20GHz 附近的振盪[4]。 源極電感回授方法在實際應用上仍有輸入駐波比不佳的困擾，如Agilent Application Note 1076 [4]的放大器在 1.6GHz 輸入端回返損失僅 7-8dB，文獻[1]用共源極加上源極電感 回授電路在2GHz 的輸入駐波比為 3.35。 為解決上述低雜訊放大器阻抗匹配問題，文獻[1]提出了數種架構如圖 7 所示，其原為 用於微波單石積體電路(MMIC)的構想，亦可套用於分離式元件組成的放大器。諸種電路在 2GHz 做的電路模擬解果簡單歸納如表 1[1]。”Case 8”及” Case 11”顯示較佳的綜合特性, 兩 者都可看成是共源極與共柵極串接而成，基本上是疊接(Cascode)架構，而疊接放大器的隔 離度極優越，改善了因源極電感變大的S12，因而得到很好的穩定度因子(K)，也有不錯的 輸入駐波比。僅雜訊指數較”Case 3”略高。對於分離式元件放大器，pHEMT 封裝有對稱的 兩個源極，共柵極時電路板佈局(Layout)會有困擾。

( a ) CCPF - Cascode resistive Parallel Feedback

( b ) CGPF – Common-Gate inductive Parallel Feedack

( c ) CCPF + CGPF – Cascode resistive parallel feedback with Common-Gate inductive Feedack

( d ) CCSF – Cascode Series Feedback ( e ) CSSL + CGPF- Common Source

Series Feedback and Common-Gate inductive Parallel Feedback

( f ) CSSL – 一般共源級及電感回授 圖7. 六種兼顧雜訊與輸入阻抗匹配的低雜訊放大器構想電路圖[1]

表1: 各種匹配電路在頻率 2GHz 的特性比較: 元件- 0.5um x 300 um GaAs MESFET [1]

Case

No

Topologies K

MAG

( dB )

Nfmin

( dB )

Rn Mmin

Input

VSWR*

1 CS

0.133

17.343 0.570 0.850 0.144 --

2 CSRL

1.048 15.998 1.313 2.855 0.420

23.20

3 CSSF

(4nH)

1.004 12.625 0.543 0.686 0.144

3.35

4

CSSF(4.2nH&600

Ω

)

1.273

9.699

0.668 0.810 0.187 1.54

5 CG

0.963 9.370 0.526 0.675 --

--

6 CGPF(75

nH)

1.005

9.106

0.516 0.673 0.144 1.36

7 Cascode

0.099

26.711 0.626 0.868 -- --

8

CCSF(2.4 nH &1.2k

Ω

) 2.361 17.662 0.661 0.792 0.166 1.84

9

CCPF (2 k

Ω

)

1.077 15.808

1.478

0.912 0.417 1.31

10

CCPF+CGPF(2 k

Ω

&75nH)

1.077 15.808

1.477

0.912 0.417 1.33

11 CSSL+CGPF(2nH&10nH) 1.599 17.472 0.610 0.770 0.154 1.45

* Input VSWR with the input noise-matched and the output gain-matched

3•2 堆疊式共源極 pHEMT 低雜訊放大器電路分析

本計畫用另一種電路架構設計L頻段低雜訊放大器，可同時兼顧雜訊指數，輸入端駐波 比及穩定度。該電路為堆疊式共源極(Stacked Common Source)加上電感回授。因用micro-X 型式的封裝，兩個源極端子(Lead)為對稱，組裝時兩個電晶體可底部對底部疊合起來，在下 一節有較詳細描述。 圖8是堆疊式架構與輸入端匹配電路簡圖。圖9用pHEMT元件(柵極寬度160um)數據模 擬的結果，顯示輸入端阻抗變化的過程，為便於觀察僅標示了1-2GHz。圖7線段A為單一電 晶體共源極的S11，兩個電晶體堆疊後S11呈現為線段B，再加上些許源極電感後，曲線段B 則移到曲線段C，此時線段C接近電晶體Γopt 的共軛複數，此為重點之一；然後再利兩個電 感作匹配，這兩個電感一方面將輸入端自50 Ohm 轉到Γopt附近，另一方面將圖 7 中的線 段C轉到接近50 Ohm，即同時兼顧了雜訊與駐波比的匹配。此電路的另一優點是兩電晶體 堆疊後之S11在線段B位置，,轉到線段C所須要的電感量較小，不僅功率增益退化較低，也 減少S12的增加量，有助穩定度的改善。此電路於1.6GHz模擬結果整理在表2，與表1的數據 比較，呈現較佳的特性。該架構唯一缺點是增加了組裝複雜度。 表2 用兩個 pHEMT(柵級長度~0.2um，寬度柵級 160um)採堆疊加上源極電感電路糢擬數據 (1.6GHz) 電路型態 K MAG ( dB ) Nfmin ( dB ) Rn Mmin Input VSWR* Stacked CS+Source FB 1.433 18.75 0.401 2.361 0.0980 1.25 本計畫將著重在 1.6 GHz GPS 頻段。藉由改變圖 6 電路的 L1，L2 及 L3 三個電感量， 可將此放大器調整到1-2.5 GHz 範圍內的任何段落。電路偏壓電路用自偏方式以求簡化， 微許犧牲一點雜訊。電感L2 將用鍍銀銅線自製，以期得到較佳的 Q 值，有利於雜訊指數 特性。

圖

8: 堆疊式架構及輸入端匹配電路圖 圖 9: 圖 8 電路輸入阻抗轉變過程

4 1.6GHz低雜訊組件製作

4•1

1.6GHz兩級堆疊示架構低雜訊放大器 本放大器設計及製作的中心頻率為1575 MHZ，零件及匹配電路大部份採用Discrete元 件，電路板為厚度31 mil FR4。圖10是兩級放大器模擬結果，模擬增益偏高，此問題尚待探 討。圖11為實體照片，機殼由鋁合金加工成形，整體尺寸30.0mm X 20.0mm X 12.0mm，接 頭為SMA(F)形式，電源由輸出端同軸街頭饋入，於機殼壁與上蓋適當位置黏貼吸波材料， 以抑制金屬空腔效應導致的震盪，測試顯示自100K到18GHz均無寄生震盪。圖12為用網路 分析儀量測的測試記錄。主要電性特性如下: Gain: 31 dB (Typ.) Input Return Loss: 15 dB min Output Return Loss 12 dB min Noise Figure: 0.53 dB P1dB: 9 dBm Bias: 5VDC/40 mA 圖10 堆疊示架構兩級放大器的模擬結 果，輸入端具良好的特性，模擬的雜訊指 數約 0.5 dB 圖11 L 頻段兩級堆疊示架構低雜訊方大器實 體照片 圖12(a) 圖11 放大器增益及輸入端折返損失 圖12(b) 圖11 放大器測試反向增益及輸出

記錄，測試頻寬3GHz。 端折返損失記錄，測試頻寬3GHz。 圖12(c) 圖 11 放 大 器 增 益 記 錄 ， 測 試 頻 寬 1.5GHz。 圖12(d) 圖 11 放 大 器 增 益 記 錄 ， 測 試 頻 寬 200MHz。 4•2 內嵌濾波器的低雜訊放大器 上述堆疊式架構pHEMT放大器不僅具良好的雜訊指數特性，也有良好的駐波比，其前 後端都可簡單的與其他元件及模組串接，例如濾波器，負載阻抗對其特性影響甚劇。圖13 照 片為兩級放大器之間嵌入一陶磁帶通濾波器；圖14照片為兩級放大器之間嵌入一表面聲波 帶通濾波器，且第一級之前再加入一低通濾波器，以有效抑制使用頻帶外的干擾信號。兩 者的測試結果如圖15及圖16所示。

GPS-Amp-Project\GPS-LNA-CSIST-Failure GPS-Amp-Proj\Scan LNA 圖13 內嵌陶磁帶通濾波器的兩級堆疊式低雜 訊放大器實體照片 圖14 內嵌低通濾波器與表面聲波(SAW)帶 通濾波器的兩級堆疊式低雜訊放大器實體 照片 圖15 圖13放大器的增益及折返損失 圖16 圖14放大器的增益及折返損失，測試頻寬 300MHz 4•3內嵌濾波器與具高輸出P1dB能力的低雜訊放大器

有些應用需要較高的P1dB輸出能力，且要抑制帶外(Out Band)干擾信號。BJT的寬頻放 大器積體電路可配於第二級，其頻寬較HBT或HEMT寬頻方大器為低，對帶外信號較少額 外放大之虞，且具適當 P1dB，Si MMIC雜訊指數於1.6GHz雖近4dB，但第一級有良好特性， 整體雜訊指數影響不大。圖17照片為內嵌兩個低通濾波器，第一級為堆疊式pHEMT架構， 第二級為Si BJT 放大器MMIC，其測試如圖18 所示，於1.6GHz增益約39dB, 雜訊指數1.4 dB(含前端低通濾波器，差入損失約0.8 dB)，輸出P1dB 達18.6dBm，輸入與輸出端均維維 持良好的駐駐波比，對2.2-2.3GHz 帶外信號的拒斥大於45 dB。 主要電性特性簡述如下: Center Frequency: 1.575GHz Gain: 39 dB (Typ.) Noise Figure: 1.4 dB (Include a LPF in Front End)

Input Return Loss: 20 dB min Output Return Loss: 13 dB min. Rejection in 2.2-2.3 GHz: 45 dB min. Bias: 5VDC/100 mA 小產學-06-Jun\Reference\LNA-Assy-2-Zoom 圖17 內嵌兩個低通濾波器，前級為堆疊式架構放大器，後級為Si MMIC，兼顧了雜訊指數，抗S頻段及C頻段干擾，高增益及高P1dB等特 性。 圖18(a) 圖17測試記錄。輸出端有20 dB 衰減 器，測試頻寬300MHz。 圖18(b) 圖17 測試記錄。輸出端有20 dB 衰 減器，測試頻寬1.5GHz，顯示高於2.2GHz時， 抑制量大於45dB。

小產學-06-Jun\Reference\LNA-24 圖18( c ) 圖17測試記錄。輸入端有20 dB 衰 減器，測試頻寬300MHz。 圖18(d) 圖17放大器的輸入功率掃描(Power Sweep) 測試，輸出端有20 dB 衰減器。Mark 2 的增益為39 dB (19 dB + 20dB), 並顯示 P1dB 為18.6 dBm (-1.4 dBm + 20 dB)

5 參考資料

[1] Beom Kyu Ko, Kwyro Lee, “A Comaparative Study on the Various Monolithic Low Noise Amplifier Circuit Topologies for RF and Microwave Applications”, IEEE JSSC,Vol. 31, No.8, pp. 1220-1225, Aug., 1996

[2] H. Schul, et. al, “GPS low noise amplifier with high immunity to wireless jamming signals and power control option”, Advances in Radio Science, Vol. 2, p195-197, 2004

[3] Hossein Hashemi,Ali Hajimiri,, “Concurrent Multiband Low-Noise Amplifiers—Theory, Design, and Applications”,IEEE Ttrans. MTT, V50, No. 1, pp288-301, Jan. 2002

[4 ] Agilent AN1128, L Band Amplifier using the ATF-36077 Low Noise PHEMT, Publication No. 5966-0783E (11/99)

[5 ] Agilent AN1076, “Using the ATF-10236 in Low Noise Amplifier Applications in the UHF Through 1.7 GHz Frequency Range”, Publication No. 5966-0166E ,Nov. 1999

[ 6] Derek K. Shaeffer, Thomas H. Lee, “A 1.5V, 1.5GHz CMOS Low Noise Amplifier”, IEEE JSSC, Vol. 32, No. 5, pp. 745-759, May 1997

[7] Dale D. Henkes, “LNA Design Uses Series Feedback to Achieve Simultaneous Low Input VSWR and Low Noise”, Applied Microwave & Wireless, Vol. 10, No. 8, pp. 26-32, Oct. 1998

附件 一 交通大學化合物半導體元件實驗室(CSD Lab.)

“低雜訊 pHEMT 晶片”特性概述

Preliminary Data Sheet

C to Ku Band Low Noise pHEMT (HJ FET)

Features:

Low noise Figure: 0.57dB@12GHz Associated Gain: 12dB@12GHz IP3: 12.58dBm

Lg < 0 .3μm ， Wg = 160μm

Electrical Characteristic

Limit Item Symbol Test condiction

Min Typ Max unit

Saturated Drain current Idss Vds=1.5V ,Vgs=0V 40/(250) 72/(450) 83/(518) mA/(mA/mm)

Transconductance gm Vds=1.5V ,Vgs=-.5V 40/(250) 74/(460) 80/(500) mS/(mS/mm)

Pinch- off Voltage Vp Vds=1.5V, Ids=0.5mA -1 -1.2 -1.4

Breakdown Voltage VB Ig=160μA 6 V

Noise Figure NF Vds=2V, Ids=20mA@12GHz .42 .57 dB

0.0 0.5 1.0 1.5 2.0 0 100 200 300 400 500 600 -0.8V L_g= 0.25µm

I_DS-V_DS Curves for the 0.25-µm-gate PHEMT

-1V -0.6V -0.4V -0.2V Vgs=0.0V Drai n-source C urrent I DS (m A/ mm ) Drain-source Voltage V_DS (V) -1.6 -1.4 -1.2 -1.0 -0.8 -0.6 -0.4 -0.2 0.0 0.2 0.4 0.6 0.8 1.0 0 200 400 600 800

g_m and I_Ds against V_GS at V_DS= 1.5 (V) for the PHEMT

VDS= 2.0 V g_m,max= 620 mS/mm Gate-source Voltage V_GS (V) Drai n-so ur ce Curre nt IDS (m A /mm ) 0 200 400 600 800 T ran sc on du ct an ce g m (m S/ mm ) 1 10 100 1000 0 10 20 30 40 50 H21 MAG/MSG Frequency f(GHz) Ga in (d B )

Gain vs. Frequency for the PHEMT Vds=1.5V Vgs=-0.5V 0 10 20 30 40 50 0.0 0.5 1.0 1.5 2.0 NF Polynomial Fit of NF Drain current No ise F igu r N F (d B) 0 5 10 15 Ga Polynomial Fit of Ga A ssocia

ted Gain Ga(d

B

)

NF and Ga vs. Drain current for PHEMT f=12GHz Vd=2V 1 2 3 4 5 6 7 8 9 10 20 30 0 1 2 3 Frequency(GHz) Noise F igur NF (dB) Ga NF 0 5 10 15 20 25 As soc iat ed G a in G a (dB)

NF and Ga vs. Frequency for PHEMT Vds=2V Ids=20mA

-35 -30 -25 -20 -15 -10 -5 0 5 10 -8 -6 -4 -2 0 2 4 6 8 10 12 14 16 18 20 22 24 26 Pout Gain PAE

Input power Pin(dBm)

Gai n( dB ) Po ut (d B m ) 0 10 20 30 40 50

Gain, Pout and PAE, VS. Pin Vds=2V Idss=20mA P o we r Add Ef fici ency PA E(%)

Noise Parameters

Freq (GHz) F(min) Fitted (dB) Rn Fitted (Ohms) Gamma Opt Fitted Mag Gamma Opt Fitted Angle Associated Gain (dB) Fitted F(50) Fitted (dB) 1 0.38 13.96 0.675 13.4 24.12 1.05 2 0.38 12.91 0.659 17.5 22.45 1 3 0.35 12.63 0.663 24.2 21.03 0.97 4 0.42 12.28 0.659 30.5 19.38 1.03 5 0.4 12.64 0.666 36.7 17.78 1.05 6 0.37 11.73 0.672 43.5 16.59 1.02 7 0.38 11.48 0.677 49.4 15.39 1.05 8 0.39 11.2 0.683 56.4 14.58 1.08 9 0.54 11.69 0.694 61.1 13.42 1.27 10 0.53 11.61 0.696 65.7 12.53 1.3 11 0.49 11.32 0.697 71.8 12.07 1.3 12 0.57 11.03 0.698 76.1 11.2 1.39 13 0.55 11.26 0.695 81.2 10.78 1.43 14 0.55 10.6 0.68 87.1 10.62 1.44 15 0.71 11.56 0.664 89.1 9.81 1.63 16 0.74 12.63 0.669 93.7 9.51 1.82 17 0.93 9.33 0.623 103.8 10.35 1.77 18 1.09 10.35 0.613 104.3 9.41 1.97